Hilscher netX microcontroller driver  V0.0.5.0
Documentation of the netX driver package
Data Structures | Macros | Typedefs | Enumerations
netx90_app.h File Reference
#include "core_cm4.h"
#include "system_netx.h"
Include dependency graph for netx90_app.h:
This graph shows which files directly or indirectly include this file:

Go to the source code of this file.

Data Structures

struct  cm4_scs_Type
 cm4_scs (cm4_scs) More...
 
struct  cm4_misc_ctrl_Type
 cm4_misc_ctrl (cm4_misc_ctrl) More...
 
struct  idpm_com_Type
 idpm_com (idpm_com) More...
 
struct  hash_Type
 hash (hash) More...
 
struct  hash_ctx_sha_Type
 hash_ctx_sha (hash_ctx_sha) More...
 
struct  hash_ctx_md5_Type
 hash_ctx_md5 (hash_ctx_md5) More...
 
struct  aes_Type
 aes (aes) More...
 
struct  random_Type
 random (random) More...
 
struct  mtgy_Type
 mtgy (mtgy) More...
 
struct  nfifo_Type
 nfifo (nfifo) More...
 
struct  pad_ctrl_Type
 pad_ctrl (pad_ctrl) More...
 
struct  asic_ctrl_Type
 asic_ctrl (asic_ctrl) More...
 
struct  mmio_ctrl_Type
 mmio_ctrl (mmio_ctrl) More...
 
struct  iflash_cfg2_Type
 iflash_cfg2 (iflash_cfg2) More...
 
struct  hif_io_ctrl_Type
 hif_io_ctrl (hif_io_ctrl) More...
 
struct  hif_asyncmem_ctrl_Type
 hif_asyncmem_ctrl (hif_asyncmem_ctrl) More...
 
struct  hif_sdram_ctrl_Type
 hif_sdram_ctrl (hif_sdram_ctrl) More...
 
struct  hifmem_priority_ctrl_Type
 hifmem_priority_ctrl (hifmem_priority_ctrl) More...
 
struct  sqi_Type
 sqi (sqi) More...
 
struct  uart_Type
 uart (uart) More...
 
struct  ahb_abort_Type
 abort (ahb_abort) More...
 
struct  sample_at_porn_stat_Type
 sample_at_porn_stat (sample_at_porn_stat) More...
 
struct  slave_firewall_ctrl_Type
 slave_firewall_ctrl (slave_firewall_ctrl) More...
 
struct  module_firewall_ctrl_Type
 module_firewall_ctrl (module_firewall_ctrl) More...
 
struct  ecc_ctrl_Type
 ecc_ctrl (ecc_ctrl) More...
 
struct  madc_Type
 madc (madc) More...
 
struct  madc_seq0_Type
 madc_seq0 (madc_seq0) More...
 
struct  madc_seq1_Type
 madc_seq1 (madc_seq1) More...
 
struct  madc_seq2_Type
 madc_seq2 (madc_seq2) More...
 
struct  madc_seq3_Type
 madc_seq3 (madc_seq3) More...
 
struct  eth_Type
 eth (eth) More...
 
struct  dmac_app_ch_Type
 dmac_app_ch0 (dmac_app_ch) More...
 
struct  dmac_app_reg_Type
 dmac_app_reg (dmac_app_reg) More...
 
struct  dmac_mux_app_Type
 dmac_mux_app (dmac_mux_app) More...
 
struct  uart_app_Type
 uart_app (uart_app) More...
 
struct  i2c_app_Type
 i2c_app (i2c_app) More...
 
struct  spi0_app_Type
 spi0_app (spi0_app) More...
 
struct  spi1_app_Type
 spi1_app (spi1_app) More...
 
struct  spi2_app_Type
 spi2_app (spi2_app) More...
 
struct  sqi0_app_Type
 sqi0_app (sqi0_app) More...
 
struct  sqi1_app_Type
 sqi1_app (sqi1_app) More...
 
struct  can_ctrl0_app_Type
 can_ctrl0_app (can_ctrl0_app) More...
 
struct  can_ctrl1_app_Type
 can_ctrl1_app (can_ctrl1_app) More...
 
struct  mled_ctrl_app_Type
 mled_ctrl_app (mled_ctrl_app) More...
 
struct  gpio_app_Type
 gpio_app (gpio_app) More...
 
struct  pio_app_Type
 pio_app (pio_app) More...
 
struct  timer_app_Type
 timer_app (timer_app) More...
 
struct  systime_lt_app_Type
 systime_lt_app (systime_lt_app) More...
 
struct  systime_app_Type
 systime_app (systime_app) More...
 
struct  mcp_app_Type
 mcp_app (mcp_app) More...
 
struct  wdg_app_Type
 wdg_app (wdg_app) More...
 
struct  trigger_irq_app_Type
 trigger_irq_app (trigger_irq_app) More...
 
struct  ecc_ctrl_app_Type
 ecc_ctrl_app (ecc_ctrl_app) More...
 
struct  endat0_app_Type
 endat0_app (endat0_app) More...
 
struct  endat1_app_Type
 endat1_app (endat1_app) More...
 
struct  endat_ctrl0_app_Type
 endat_ctrl0_app (endat_ctrl0_app) More...
 
struct  endat_ctrl1_app_Type
 endat_ctrl1_app (endat_ctrl1_app) More...
 
struct  biss_ctrl0_app_Type
 biss_ctrl0_app (biss_ctrl0_app) More...
 
struct  biss_ctrl1_app_Type
 biss_ctrl1_app (biss_ctrl1_app) More...
 
struct  biss0_app_Type
 biss0_app (biss0_app) More...
 
struct  biss1_app_Type
 biss1_app (biss1_app) More...
 
struct  menc_app_Type
 menc_app (menc_app) More...
 
struct  mpwm_app_Type
 mpwm_app (mpwm_app) More...
 
struct  xpic_app_regs_Type
 xpic_app_regs (xpic_app_regs) More...
 
struct  xpic_app_debug_Type
 xpic_app_debug (xpic_app_debug) More...
 
struct  vic_xpic_app_Type
 vic_xpic_app (vic_xpic_app) More...
 
struct  timer_xpic_app_Type
 timer_xpic_app (timer_xpic_app) More...
 
struct  wdg_xpic_app_Type
 wdg_xpic_app (wdg_xpic_app) More...
 
struct  mcp_xpic_app_Type
 mcp_xpic_app (mcp_xpic_app) More...
 
struct  systime_lt_xpic_app_Type
 systime_lt_xpic_app (systime_lt_xpic_app) More...
 
struct  gpio_xpic_app_Type
 gpio_xpic_app (gpio_xpic_app) More...
 
struct  uart_xpic_app_Type
 uart_xpic_app (uart_xpic_app) More...
 
struct  i2c_xpic_app_Type
 i2c_xpic_app (i2c_xpic_app) More...
 
struct  spi_xpic_app_Type
 spi_xpic_app (spi_xpic_app) More...
 
struct  xlink0_Type
 xlink0 (xlink0) More...
 
struct  xlink1_Type
 xlink1 (xlink1) More...
 
struct  xlink2_Type
 xlink2 (xlink2) More...
 
struct  xlink3_Type
 xlink3 (xlink3) More...
 
struct  xlink4_Type
 xlink4 (xlink4) More...
 
struct  xlink5_Type
 xlink5 (xlink5) More...
 
struct  xlink6_Type
 xlink6 (xlink6) More...
 
struct  xlink7_Type
 xlink7 (xlink7) More...
 
struct  io_link_irq_Type
 io_link_irq (io_link_irq) More...
 

Macros

#define __CM4_REV   0x0001U
 
#define __NVIC_PRIO_BITS   4
 
#define __Vendor_SysTickConfig   0
 
#define __MPU_PRESENT   1
 
#define __FPU_PRESENT   1
 
#define cm4_scs_BASE   0xE000E000UL
 
#define cm4_misc_ctrl_BASE   0xE0043000UL
 
#define idpm_com_BASE   0xFF001B00UL
 
#define hash_BASE   0xFF080000UL
 
#define hash_ctx_sha_BASE   0xFF080100UL
 
#define hash_ctx_md5_BASE   0xFF080200UL
 
#define aes_BASE   0xFF080300UL
 
#define random_BASE   0xFF080340UL
 
#define mtgy_BASE   0xFF082000UL
 
#define nfifo_BASE   0xFF400000UL
 
#define pad_ctrl_BASE   0xFF401000UL
 
#define asic_ctrl_BASE   0xFF401200UL
 
#define mmio_ctrl_BASE   0xFF401300UL
 
#define iflash_cfg2_BASE   0xFF401400UL
 
#define hif_io_ctrl_BASE   0xFF401480UL
 
#define hif_asyncmem_ctrl_BASE   0xFF401500UL
 
#define hif_sdram_ctrl_BASE   0xFF401540UL
 
#define hifmem_priority_ctrl_BASE   0xFF401580UL
 
#define sqi_BASE   0xFF401640UL
 
#define uart_BASE   0xFF401680UL
 
#define ahb_abort_BASE   0xFF4016C0UL
 
#define sample_at_porn_stat_BASE   0xFF4016D0UL
 
#define slave_firewall_ctrl_BASE   0xFF401700UL
 
#define module_firewall_ctrl_BASE   0xFF401740UL
 
#define ecc_ctrl_BASE   0xFF401780UL
 
#define madc_BASE   0xFF4017E0UL
 
#define madc_seq0_BASE   0xFF401800UL
 
#define madc_seq1_BASE   0xFF401900UL
 
#define madc_seq2_BASE   0xFF401A00UL
 
#define madc_seq3_BASE   0xFF401B00UL
 
#define eth_BASE   0xFF480000UL
 
#define dmac_app_ch_BASE   0xFF800100UL
 
#define dmac_app_reg_BASE   0xFF800800UL
 
#define dmac_mux_app_BASE   0xFF801000UL
 
#define uart_app_BASE   0xFF801040UL
 
#define i2c_app_BASE   0xFF801080UL
 
#define spi0_app_BASE   0xFF8010C0UL
 
#define spi1_app_BASE   0xFF801100UL
 
#define spi2_app_BASE   0xFF801140UL
 
#define sqi0_app_BASE   0xFF801180UL
 
#define sqi1_app_BASE   0xFF8011C0UL
 
#define can_ctrl0_app_BASE   0xFF801200UL
 
#define can_ctrl1_app_BASE   0xFF801280UL
 
#define mled_ctrl_app_BASE   0xFF801300UL
 
#define gpio_app_BASE   0xFF801400UL
 
#define pio_app_BASE   0xFF801500UL
 
#define timer_app_BASE   0xFF801600UL
 
#define systime_lt_app_BASE   0xFF801680UL
 
#define systime_app_BASE   0xFF8016C0UL
 
#define mcp_app_BASE   0xFF8016E0UL
 
#define wdg_app_BASE   0xFF801700UL
 
#define trigger_irq_app_BASE   0xFF801720UL
 
#define ecc_ctrl_app_BASE   0xFF801800UL
 
#define endat0_app_BASE   0xFF802000UL
 
#define endat1_app_BASE   0xFF802040UL
 
#define endat_ctrl0_app_BASE   0xFF802080UL
 
#define endat_ctrl1_app_BASE   0xFF802090UL
 
#define biss_ctrl0_app_BASE   0xFF8020A0UL
 
#define biss_ctrl1_app_BASE   0xFF8020C0UL
 
#define biss0_app_BASE   0xFF802100UL
 
#define biss1_app_BASE   0xFF802200UL
 
#define menc_app_BASE   0xFF802300UL
 
#define mpwm_app_BASE   0xFF802400UL
 
#define xpic_app_regs_BASE   0xFF884000UL
 
#define xpic_app_debug_BASE   0xFF884080UL
 
#define vic_xpic_app_BASE   0xFF900000UL
 
#define timer_xpic_app_BASE   0xFF900100UL
 
#define wdg_xpic_app_BASE   0xFF900180UL
 
#define mcp_xpic_app_BASE   0xFF9001A0UL
 
#define systime_lt_xpic_app_BASE   0xFF9001C0UL
 
#define gpio_xpic_app_BASE   0xFF900200UL
 
#define uart_xpic_app_BASE   0xFF900300UL
 
#define i2c_xpic_app_BASE   0xFF900340UL
 
#define spi_xpic_app_BASE   0xFF900380UL
 
#define xlink0_BASE   0xFF900400UL
 
#define xlink1_BASE   0xFF900410UL
 
#define xlink2_BASE   0xFF900420UL
 
#define xlink3_BASE   0xFF900430UL
 
#define xlink4_BASE   0xFF900440UL
 
#define xlink5_BASE   0xFF900450UL
 
#define xlink6_BASE   0xFF900460UL
 
#define xlink7_BASE   0xFF900470UL
 
#define io_link_irq_BASE   0xFF900480UL
 
#define cm4_scs   ((cm4_scs_Type*) cm4_scs_BASE)
 
#define cm4_misc_ctrl   ((cm4_misc_ctrl_Type*) cm4_misc_ctrl_BASE)
 
#define idpm_com   ((idpm_com_Type*) idpm_com_BASE)
 
#define hash   ((hash_Type*) hash_BASE)
 
#define hash_ctx_sha   ((hash_ctx_sha_Type*) hash_ctx_sha_BASE)
 
#define hash_ctx_md5   ((hash_ctx_md5_Type*) hash_ctx_md5_BASE)
 
#define aes   ((aes_Type*) aes_BASE)
 
#define random   ((random_Type*) random_BASE)
 
#define mtgy   ((mtgy_Type*) mtgy_BASE)
 
#define nfifo   ((nfifo_Type*) nfifo_BASE)
 
#define pad_ctrl   ((pad_ctrl_Type*) pad_ctrl_BASE)
 
#define asic_ctrl   ((asic_ctrl_Type*) asic_ctrl_BASE)
 
#define mmio_ctrl   ((mmio_ctrl_Type*) mmio_ctrl_BASE)
 
#define iflash_cfg2   ((iflash_cfg2_Type*) iflash_cfg2_BASE)
 
#define hif_io_ctrl   ((hif_io_ctrl_Type*) hif_io_ctrl_BASE)
 
#define hif_asyncmem_ctrl   ((hif_asyncmem_ctrl_Type*) hif_asyncmem_ctrl_BASE)
 
#define hif_sdram_ctrl   ((hif_sdram_ctrl_Type*) hif_sdram_ctrl_BASE)
 
#define hifmem_priority_ctrl   ((hifmem_priority_ctrl_Type*) hifmem_priority_ctrl_BASE)
 
#define sqi   ((sqi_Type*) sqi_BASE)
 
#define uart   ((uart_Type*) uart_BASE)
 
#define ahb_abort   ((ahb_abort_Type*) ahb_abort_BASE)
 
#define sample_at_porn_stat   ((sample_at_porn_stat_Type*) sample_at_porn_stat_BASE)
 
#define slave_firewall_ctrl   ((slave_firewall_ctrl_Type*) slave_firewall_ctrl_BASE)
 
#define module_firewall_ctrl   ((module_firewall_ctrl_Type*) module_firewall_ctrl_BASE)
 
#define ecc_ctrl   ((ecc_ctrl_Type*) ecc_ctrl_BASE)
 
#define madc   ((madc_Type*) madc_BASE)
 
#define madc_seq0   ((madc_seq0_Type*) madc_seq0_BASE)
 
#define madc_seq1   ((madc_seq1_Type*) madc_seq1_BASE)
 
#define madc_seq2   ((madc_seq2_Type*) madc_seq2_BASE)
 
#define madc_seq3   ((madc_seq3_Type*) madc_seq3_BASE)
 
#define eth   ((eth_Type*) eth_BASE)
 
#define dmac_app_ch   ((dmac_app_ch_ARRAYType*) dmac_app_ch_BASE)
 
#define dmac_app_reg   ((dmac_app_reg_Type*) dmac_app_reg_BASE)
 
#define dmac_mux_app   ((dmac_mux_app_Type*) dmac_mux_app_BASE)
 
#define uart_app   ((uart_app_Type*) uart_app_BASE)
 
#define i2c_app   ((i2c_app_Type*) i2c_app_BASE)
 
#define spi0_app   ((spi0_app_Type*) spi0_app_BASE)
 
#define spi1_app   ((spi1_app_Type*) spi1_app_BASE)
 
#define spi2_app   ((spi2_app_Type*) spi2_app_BASE)
 
#define sqi0_app   ((sqi0_app_Type*) sqi0_app_BASE)
 
#define sqi1_app   ((sqi1_app_Type*) sqi1_app_BASE)
 
#define can_ctrl0_app   ((can_ctrl0_app_Type*) can_ctrl0_app_BASE)
 
#define can_ctrl1_app   ((can_ctrl1_app_Type*) can_ctrl1_app_BASE)
 
#define mled_ctrl_app   ((mled_ctrl_app_Type*) mled_ctrl_app_BASE)
 
#define gpio_app   ((gpio_app_Type*) gpio_app_BASE)
 
#define pio_app   ((pio_app_Type*) pio_app_BASE)
 
#define timer_app   ((timer_app_Type*) timer_app_BASE)
 
#define systime_lt_app   ((systime_lt_app_Type*) systime_lt_app_BASE)
 
#define systime_app   ((systime_app_Type*) systime_app_BASE)
 
#define mcp_app   ((mcp_app_Type*) mcp_app_BASE)
 
#define wdg_app   ((wdg_app_Type*) wdg_app_BASE)
 
#define trigger_irq_app   ((trigger_irq_app_Type*) trigger_irq_app_BASE)
 
#define ecc_ctrl_app   ((ecc_ctrl_app_Type*) ecc_ctrl_app_BASE)
 
#define endat0_app   ((endat0_app_Type*) endat0_app_BASE)
 
#define endat1_app   ((endat1_app_Type*) endat1_app_BASE)
 
#define endat_ctrl0_app   ((endat_ctrl0_app_Type*) endat_ctrl0_app_BASE)
 
#define endat_ctrl1_app   ((endat_ctrl1_app_Type*) endat_ctrl1_app_BASE)
 
#define biss_ctrl0_app   ((biss_ctrl0_app_Type*) biss_ctrl0_app_BASE)
 
#define biss_ctrl1_app   ((biss_ctrl1_app_Type*) biss_ctrl1_app_BASE)
 
#define biss0_app   ((biss0_app_Type*) biss0_app_BASE)
 
#define biss1_app   ((biss1_app_Type*) biss1_app_BASE)
 
#define menc_app   ((menc_app_Type*) menc_app_BASE)
 
#define mpwm_app   ((mpwm_app_Type*) mpwm_app_BASE)
 
#define xpic_app_regs   ((xpic_app_regs_Type*) xpic_app_regs_BASE)
 
#define xpic_app_debug   ((xpic_app_debug_Type*) xpic_app_debug_BASE)
 
#define vic_xpic_app   ((vic_xpic_app_Type*) vic_xpic_app_BASE)
 
#define timer_xpic_app   ((timer_xpic_app_Type*) timer_xpic_app_BASE)
 
#define wdg_xpic_app   ((wdg_xpic_app_Type*) wdg_xpic_app_BASE)
 
#define mcp_xpic_app   ((mcp_xpic_app_Type*) mcp_xpic_app_BASE)
 
#define systime_lt_xpic_app   ((systime_lt_xpic_app_Type*) systime_lt_xpic_app_BASE)
 
#define gpio_xpic_app   ((gpio_xpic_app_Type*) gpio_xpic_app_BASE)
 
#define uart_xpic_app   ((uart_xpic_app_Type*) uart_xpic_app_BASE)
 
#define i2c_xpic_app   ((i2c_xpic_app_Type*) i2c_xpic_app_BASE)
 
#define spi_xpic_app   ((spi_xpic_app_Type*) spi_xpic_app_BASE)
 
#define xlink0   ((xlink0_Type*) xlink0_BASE)
 
#define xlink1   ((xlink1_Type*) xlink1_BASE)
 
#define xlink2   ((xlink2_Type*) xlink2_BASE)
 
#define xlink3   ((xlink3_Type*) xlink3_BASE)
 
#define xlink4   ((xlink4_Type*) xlink4_BASE)
 
#define xlink5   ((xlink5_Type*) xlink5_BASE)
 
#define xlink6   ((xlink6_Type*) xlink6_BASE)
 
#define xlink7   ((xlink7_Type*) xlink7_BASE)
 
#define io_link_irq   ((io_link_irq_Type*) io_link_irq_BASE)
 
#define cm4_scs_cm4_scs_actlr_bf_align0_Pos   (0UL)
 
#define cm4_scs_cm4_scs_actlr_bf_align0_Msk   (0xffffffffUL)
 
#define cm4_scs_cm4_scs_stcsr_bf_align0_Pos   (0UL)
 
#define cm4_scs_cm4_scs_stcsr_bf_align0_Msk   (0xffffffffUL)
 
#define cm4_scs_cm4_scs_strvr_bf_align0_Pos   (0UL)
 
#define cm4_scs_cm4_scs_strvr_bf_align0_Msk   (0xffffffffUL)
 
#define cm4_scs_cm4_scs_stcvr_bf_align0_Pos   (0UL)
 
#define cm4_scs_cm4_scs_stcvr_bf_align0_Msk   (0xffffffffUL)
 
#define cm4_scs_cm4_scs_stcr_bf_align0_Pos   (0UL)
 
#define cm4_scs_cm4_scs_stcr_bf_align0_Msk   (0xffffffffUL)
 
#define cm4_scs_cm4_scs_nvic_iser0_setena_Pos   (0UL)
 
#define cm4_scs_cm4_scs_nvic_iser0_setena_Msk   (0xffffffffUL)
 
#define cm4_scs_cm4_scs_nvic_iser1_setena_Pos   (0UL)
 
#define cm4_scs_cm4_scs_nvic_iser1_setena_Msk   (0xffffffffUL)
 
#define cm4_scs_cm4_scs_nvic_iser2_setena_Pos   (0UL)
 
#define cm4_scs_cm4_scs_nvic_iser2_setena_Msk   (0xffffffffUL)
 
#define cm4_scs_cm4_scs_nvic_icer0_clrena_Pos   (0UL)
 
#define cm4_scs_cm4_scs_nvic_icer0_clrena_Msk   (0xffffffffUL)
 
#define cm4_scs_cm4_scs_nvic_icer1_clrena_Pos   (0UL)
 
#define cm4_scs_cm4_scs_nvic_icer1_clrena_Msk   (0xffffffffUL)
 
#define cm4_scs_cm4_scs_nvic_icer2_clrena_Pos   (0UL)
 
#define cm4_scs_cm4_scs_nvic_icer2_clrena_Msk   (0xffffffffUL)
 
#define cm4_scs_cm4_scs_nvic_ispr0_setpend_Pos   (0UL)
 
#define cm4_scs_cm4_scs_nvic_ispr0_setpend_Msk   (0xffffffffUL)
 
#define cm4_scs_cm4_scs_nvic_ispr1_setpend_Pos   (0UL)
 
#define cm4_scs_cm4_scs_nvic_ispr1_setpend_Msk   (0xffffffffUL)
 
#define cm4_scs_cm4_scs_nvic_ispr2_setpend_Pos   (0UL)
 
#define cm4_scs_cm4_scs_nvic_ispr2_setpend_Msk   (0xffffffffUL)
 
#define cm4_scs_cm4_scs_nvic_icpr0_clrpend_Pos   (0UL)
 
#define cm4_scs_cm4_scs_nvic_icpr0_clrpend_Msk   (0xffffffffUL)
 
#define cm4_scs_cm4_scs_nvic_icpr1_clrpend_Pos   (0UL)
 
#define cm4_scs_cm4_scs_nvic_icpr1_clrpend_Msk   (0xffffffffUL)
 
#define cm4_scs_cm4_scs_nvic_icpr2_clrpend_Pos   (0UL)
 
#define cm4_scs_cm4_scs_nvic_icpr2_clrpend_Msk   (0xffffffffUL)
 
#define cm4_scs_cm4_scs_nvic_iabr0_active_Pos   (0UL)
 
#define cm4_scs_cm4_scs_nvic_iabr0_active_Msk   (0xffffffffUL)
 
#define cm4_scs_cm4_scs_nvic_iabr1_active_Pos   (0UL)
 
#define cm4_scs_cm4_scs_nvic_iabr1_active_Msk   (0xffffffffUL)
 
#define cm4_scs_cm4_scs_nvic_iabr2_active_Pos   (0UL)
 
#define cm4_scs_cm4_scs_nvic_iabr2_active_Msk   (0xffffffffUL)
 
#define cm4_scs_cm4_scs_nvic_ipr0_pri_n3_Pos   (24UL)
 
#define cm4_scs_cm4_scs_nvic_ipr0_pri_n3_Msk   (0xff000000UL)
 
#define cm4_scs_cm4_scs_nvic_ipr0_pri_n2_Pos   (16UL)
 
#define cm4_scs_cm4_scs_nvic_ipr0_pri_n2_Msk   (0xff0000UL)
 
#define cm4_scs_cm4_scs_nvic_ipr0_pri_n1_Pos   (8UL)
 
#define cm4_scs_cm4_scs_nvic_ipr0_pri_n1_Msk   (0xff00UL)
 
#define cm4_scs_cm4_scs_nvic_ipr0_pri_n0_Pos   (0UL)
 
#define cm4_scs_cm4_scs_nvic_ipr0_pri_n0_Msk   (0xffUL)
 
#define cm4_scs_cm4_scs_nvic_ipr1_pri_n3_Pos   (24UL)
 
#define cm4_scs_cm4_scs_nvic_ipr1_pri_n3_Msk   (0xff000000UL)
 
#define cm4_scs_cm4_scs_nvic_ipr1_pri_n2_Pos   (16UL)
 
#define cm4_scs_cm4_scs_nvic_ipr1_pri_n2_Msk   (0xff0000UL)
 
#define cm4_scs_cm4_scs_nvic_ipr1_pri_n1_Pos   (8UL)
 
#define cm4_scs_cm4_scs_nvic_ipr1_pri_n1_Msk   (0xff00UL)
 
#define cm4_scs_cm4_scs_nvic_ipr1_pri_n0_Pos   (0UL)
 
#define cm4_scs_cm4_scs_nvic_ipr1_pri_n0_Msk   (0xffUL)
 
#define cm4_scs_cm4_scs_nvic_ipr2_pri_n3_Pos   (24UL)
 
#define cm4_scs_cm4_scs_nvic_ipr2_pri_n3_Msk   (0xff000000UL)
 
#define cm4_scs_cm4_scs_nvic_ipr2_pri_n2_Pos   (16UL)
 
#define cm4_scs_cm4_scs_nvic_ipr2_pri_n2_Msk   (0xff0000UL)
 
#define cm4_scs_cm4_scs_nvic_ipr2_pri_n1_Pos   (8UL)
 
#define cm4_scs_cm4_scs_nvic_ipr2_pri_n1_Msk   (0xff00UL)
 
#define cm4_scs_cm4_scs_nvic_ipr2_pri_n0_Pos   (0UL)
 
#define cm4_scs_cm4_scs_nvic_ipr2_pri_n0_Msk   (0xffUL)
 
#define cm4_scs_cm4_scs_nvic_ipr3_pri_n3_Pos   (24UL)
 
#define cm4_scs_cm4_scs_nvic_ipr3_pri_n3_Msk   (0xff000000UL)
 
#define cm4_scs_cm4_scs_nvic_ipr3_pri_n2_Pos   (16UL)
 
#define cm4_scs_cm4_scs_nvic_ipr3_pri_n2_Msk   (0xff0000UL)
 
#define cm4_scs_cm4_scs_nvic_ipr3_pri_n1_Pos   (8UL)
 
#define cm4_scs_cm4_scs_nvic_ipr3_pri_n1_Msk   (0xff00UL)
 
#define cm4_scs_cm4_scs_nvic_ipr3_pri_n0_Pos   (0UL)
 
#define cm4_scs_cm4_scs_nvic_ipr3_pri_n0_Msk   (0xffUL)
 
#define cm4_scs_cm4_scs_nvic_ipr4_pri_n3_Pos   (24UL)
 
#define cm4_scs_cm4_scs_nvic_ipr4_pri_n3_Msk   (0xff000000UL)
 
#define cm4_scs_cm4_scs_nvic_ipr4_pri_n2_Pos   (16UL)
 
#define cm4_scs_cm4_scs_nvic_ipr4_pri_n2_Msk   (0xff0000UL)
 
#define cm4_scs_cm4_scs_nvic_ipr4_pri_n1_Pos   (8UL)
 
#define cm4_scs_cm4_scs_nvic_ipr4_pri_n1_Msk   (0xff00UL)
 
#define cm4_scs_cm4_scs_nvic_ipr4_pri_n0_Pos   (0UL)
 
#define cm4_scs_cm4_scs_nvic_ipr4_pri_n0_Msk   (0xffUL)
 
#define cm4_scs_cm4_scs_nvic_ipr5_pri_n3_Pos   (24UL)
 
#define cm4_scs_cm4_scs_nvic_ipr5_pri_n3_Msk   (0xff000000UL)
 
#define cm4_scs_cm4_scs_nvic_ipr5_pri_n2_Pos   (16UL)
 
#define cm4_scs_cm4_scs_nvic_ipr5_pri_n2_Msk   (0xff0000UL)
 
#define cm4_scs_cm4_scs_nvic_ipr5_pri_n1_Pos   (8UL)
 
#define cm4_scs_cm4_scs_nvic_ipr5_pri_n1_Msk   (0xff00UL)
 
#define cm4_scs_cm4_scs_nvic_ipr5_pri_n0_Pos   (0UL)
 
#define cm4_scs_cm4_scs_nvic_ipr5_pri_n0_Msk   (0xffUL)
 
#define cm4_scs_cm4_scs_nvic_ipr6_pri_n3_Pos   (24UL)
 
#define cm4_scs_cm4_scs_nvic_ipr6_pri_n3_Msk   (0xff000000UL)
 
#define cm4_scs_cm4_scs_nvic_ipr6_pri_n2_Pos   (16UL)
 
#define cm4_scs_cm4_scs_nvic_ipr6_pri_n2_Msk   (0xff0000UL)
 
#define cm4_scs_cm4_scs_nvic_ipr6_pri_n1_Pos   (8UL)
 
#define cm4_scs_cm4_scs_nvic_ipr6_pri_n1_Msk   (0xff00UL)
 
#define cm4_scs_cm4_scs_nvic_ipr6_pri_n0_Pos   (0UL)
 
#define cm4_scs_cm4_scs_nvic_ipr6_pri_n0_Msk   (0xffUL)
 
#define cm4_scs_cm4_scs_nvic_ipr7_pri_n3_Pos   (24UL)
 
#define cm4_scs_cm4_scs_nvic_ipr7_pri_n3_Msk   (0xff000000UL)
 
#define cm4_scs_cm4_scs_nvic_ipr7_pri_n2_Pos   (16UL)
 
#define cm4_scs_cm4_scs_nvic_ipr7_pri_n2_Msk   (0xff0000UL)
 
#define cm4_scs_cm4_scs_nvic_ipr7_pri_n1_Pos   (8UL)
 
#define cm4_scs_cm4_scs_nvic_ipr7_pri_n1_Msk   (0xff00UL)
 
#define cm4_scs_cm4_scs_nvic_ipr7_pri_n0_Pos   (0UL)
 
#define cm4_scs_cm4_scs_nvic_ipr7_pri_n0_Msk   (0xffUL)
 
#define cm4_scs_cm4_scs_nvic_ipr8_pri_n3_Pos   (24UL)
 
#define cm4_scs_cm4_scs_nvic_ipr8_pri_n3_Msk   (0xff000000UL)
 
#define cm4_scs_cm4_scs_nvic_ipr8_pri_n2_Pos   (16UL)
 
#define cm4_scs_cm4_scs_nvic_ipr8_pri_n2_Msk   (0xff0000UL)
 
#define cm4_scs_cm4_scs_nvic_ipr8_pri_n1_Pos   (8UL)
 
#define cm4_scs_cm4_scs_nvic_ipr8_pri_n1_Msk   (0xff00UL)
 
#define cm4_scs_cm4_scs_nvic_ipr8_pri_n0_Pos   (0UL)
 
#define cm4_scs_cm4_scs_nvic_ipr8_pri_n0_Msk   (0xffUL)
 
#define cm4_scs_cm4_scs_nvic_ipr9_pri_n3_Pos   (24UL)
 
#define cm4_scs_cm4_scs_nvic_ipr9_pri_n3_Msk   (0xff000000UL)
 
#define cm4_scs_cm4_scs_nvic_ipr9_pri_n2_Pos   (16UL)
 
#define cm4_scs_cm4_scs_nvic_ipr9_pri_n2_Msk   (0xff0000UL)
 
#define cm4_scs_cm4_scs_nvic_ipr9_pri_n1_Pos   (8UL)
 
#define cm4_scs_cm4_scs_nvic_ipr9_pri_n1_Msk   (0xff00UL)
 
#define cm4_scs_cm4_scs_nvic_ipr9_pri_n0_Pos   (0UL)
 
#define cm4_scs_cm4_scs_nvic_ipr9_pri_n0_Msk   (0xffUL)
 
#define cm4_scs_cm4_scs_nvic_ipr10_pri_n3_Pos   (24UL)
 
#define cm4_scs_cm4_scs_nvic_ipr10_pri_n3_Msk   (0xff000000UL)
 
#define cm4_scs_cm4_scs_nvic_ipr10_pri_n2_Pos   (16UL)
 
#define cm4_scs_cm4_scs_nvic_ipr10_pri_n2_Msk   (0xff0000UL)
 
#define cm4_scs_cm4_scs_nvic_ipr10_pri_n1_Pos   (8UL)
 
#define cm4_scs_cm4_scs_nvic_ipr10_pri_n1_Msk   (0xff00UL)
 
#define cm4_scs_cm4_scs_nvic_ipr10_pri_n0_Pos   (0UL)
 
#define cm4_scs_cm4_scs_nvic_ipr10_pri_n0_Msk   (0xffUL)
 
#define cm4_scs_cm4_scs_nvic_ipr11_pri_n3_Pos   (24UL)
 
#define cm4_scs_cm4_scs_nvic_ipr11_pri_n3_Msk   (0xff000000UL)
 
#define cm4_scs_cm4_scs_nvic_ipr11_pri_n2_Pos   (16UL)
 
#define cm4_scs_cm4_scs_nvic_ipr11_pri_n2_Msk   (0xff0000UL)
 
#define cm4_scs_cm4_scs_nvic_ipr11_pri_n1_Pos   (8UL)
 
#define cm4_scs_cm4_scs_nvic_ipr11_pri_n1_Msk   (0xff00UL)
 
#define cm4_scs_cm4_scs_nvic_ipr11_pri_n0_Pos   (0UL)
 
#define cm4_scs_cm4_scs_nvic_ipr11_pri_n0_Msk   (0xffUL)
 
#define cm4_scs_cm4_scs_nvic_ipr12_pri_n3_Pos   (24UL)
 
#define cm4_scs_cm4_scs_nvic_ipr12_pri_n3_Msk   (0xff000000UL)
 
#define cm4_scs_cm4_scs_nvic_ipr12_pri_n2_Pos   (16UL)
 
#define cm4_scs_cm4_scs_nvic_ipr12_pri_n2_Msk   (0xff0000UL)
 
#define cm4_scs_cm4_scs_nvic_ipr12_pri_n1_Pos   (8UL)
 
#define cm4_scs_cm4_scs_nvic_ipr12_pri_n1_Msk   (0xff00UL)
 
#define cm4_scs_cm4_scs_nvic_ipr12_pri_n0_Pos   (0UL)
 
#define cm4_scs_cm4_scs_nvic_ipr12_pri_n0_Msk   (0xffUL)
 
#define cm4_scs_cm4_scs_nvic_ipr13_pri_n3_Pos   (24UL)
 
#define cm4_scs_cm4_scs_nvic_ipr13_pri_n3_Msk   (0xff000000UL)
 
#define cm4_scs_cm4_scs_nvic_ipr13_pri_n2_Pos   (16UL)
 
#define cm4_scs_cm4_scs_nvic_ipr13_pri_n2_Msk   (0xff0000UL)
 
#define cm4_scs_cm4_scs_nvic_ipr13_pri_n1_Pos   (8UL)
 
#define cm4_scs_cm4_scs_nvic_ipr13_pri_n1_Msk   (0xff00UL)
 
#define cm4_scs_cm4_scs_nvic_ipr13_pri_n0_Pos   (0UL)
 
#define cm4_scs_cm4_scs_nvic_ipr13_pri_n0_Msk   (0xffUL)
 
#define cm4_scs_cm4_scs_nvic_ipr14_pri_n3_Pos   (24UL)
 
#define cm4_scs_cm4_scs_nvic_ipr14_pri_n3_Msk   (0xff000000UL)
 
#define cm4_scs_cm4_scs_nvic_ipr14_pri_n2_Pos   (16UL)
 
#define cm4_scs_cm4_scs_nvic_ipr14_pri_n2_Msk   (0xff0000UL)
 
#define cm4_scs_cm4_scs_nvic_ipr14_pri_n1_Pos   (8UL)
 
#define cm4_scs_cm4_scs_nvic_ipr14_pri_n1_Msk   (0xff00UL)
 
#define cm4_scs_cm4_scs_nvic_ipr14_pri_n0_Pos   (0UL)
 
#define cm4_scs_cm4_scs_nvic_ipr14_pri_n0_Msk   (0xffUL)
 
#define cm4_scs_cm4_scs_nvic_ipr15_pri_n3_Pos   (24UL)
 
#define cm4_scs_cm4_scs_nvic_ipr15_pri_n3_Msk   (0xff000000UL)
 
#define cm4_scs_cm4_scs_nvic_ipr15_pri_n2_Pos   (16UL)
 
#define cm4_scs_cm4_scs_nvic_ipr15_pri_n2_Msk   (0xff0000UL)
 
#define cm4_scs_cm4_scs_nvic_ipr15_pri_n1_Pos   (8UL)
 
#define cm4_scs_cm4_scs_nvic_ipr15_pri_n1_Msk   (0xff00UL)
 
#define cm4_scs_cm4_scs_nvic_ipr15_pri_n0_Pos   (0UL)
 
#define cm4_scs_cm4_scs_nvic_ipr15_pri_n0_Msk   (0xffUL)
 
#define cm4_scs_cm4_scs_nvic_ipr16_pri_n3_Pos   (24UL)
 
#define cm4_scs_cm4_scs_nvic_ipr16_pri_n3_Msk   (0xff000000UL)
 
#define cm4_scs_cm4_scs_nvic_ipr16_pri_n2_Pos   (16UL)
 
#define cm4_scs_cm4_scs_nvic_ipr16_pri_n2_Msk   (0xff0000UL)
 
#define cm4_scs_cm4_scs_nvic_ipr16_pri_n1_Pos   (8UL)
 
#define cm4_scs_cm4_scs_nvic_ipr16_pri_n1_Msk   (0xff00UL)
 
#define cm4_scs_cm4_scs_nvic_ipr16_pri_n0_Pos   (0UL)
 
#define cm4_scs_cm4_scs_nvic_ipr16_pri_n0_Msk   (0xffUL)
 
#define cm4_scs_cm4_scs_nvic_ipr17_pri_n3_Pos   (24UL)
 
#define cm4_scs_cm4_scs_nvic_ipr17_pri_n3_Msk   (0xff000000UL)
 
#define cm4_scs_cm4_scs_nvic_ipr17_pri_n2_Pos   (16UL)
 
#define cm4_scs_cm4_scs_nvic_ipr17_pri_n2_Msk   (0xff0000UL)
 
#define cm4_scs_cm4_scs_nvic_ipr17_pri_n1_Pos   (8UL)
 
#define cm4_scs_cm4_scs_nvic_ipr17_pri_n1_Msk   (0xff00UL)
 
#define cm4_scs_cm4_scs_nvic_ipr17_pri_n0_Pos   (0UL)
 
#define cm4_scs_cm4_scs_nvic_ipr17_pri_n0_Msk   (0xffUL)
 
#define cm4_scs_cm4_scs_nvic_ipr18_pri_n3_Pos   (24UL)
 
#define cm4_scs_cm4_scs_nvic_ipr18_pri_n3_Msk   (0xff000000UL)
 
#define cm4_scs_cm4_scs_nvic_ipr18_pri_n2_Pos   (16UL)
 
#define cm4_scs_cm4_scs_nvic_ipr18_pri_n2_Msk   (0xff0000UL)
 
#define cm4_scs_cm4_scs_nvic_ipr18_pri_n1_Pos   (8UL)
 
#define cm4_scs_cm4_scs_nvic_ipr18_pri_n1_Msk   (0xff00UL)
 
#define cm4_scs_cm4_scs_nvic_ipr18_pri_n0_Pos   (0UL)
 
#define cm4_scs_cm4_scs_nvic_ipr18_pri_n0_Msk   (0xffUL)
 
#define cm4_scs_cm4_scs_nvic_ipr19_pri_n3_Pos   (24UL)
 
#define cm4_scs_cm4_scs_nvic_ipr19_pri_n3_Msk   (0xff000000UL)
 
#define cm4_scs_cm4_scs_nvic_ipr19_pri_n2_Pos   (16UL)
 
#define cm4_scs_cm4_scs_nvic_ipr19_pri_n2_Msk   (0xff0000UL)
 
#define cm4_scs_cm4_scs_nvic_ipr19_pri_n1_Pos   (8UL)
 
#define cm4_scs_cm4_scs_nvic_ipr19_pri_n1_Msk   (0xff00UL)
 
#define cm4_scs_cm4_scs_nvic_ipr19_pri_n0_Pos   (0UL)
 
#define cm4_scs_cm4_scs_nvic_ipr19_pri_n0_Msk   (0xffUL)
 
#define cm4_scs_cm4_scs_cpuid_bf_align0_Pos   (0UL)
 
#define cm4_scs_cm4_scs_cpuid_bf_align0_Msk   (0xffffffffUL)
 
#define cm4_scs_cm4_scs_icsr_bf_align0_Pos   (0UL)
 
#define cm4_scs_cm4_scs_icsr_bf_align0_Msk   (0xffffffffUL)
 
#define cm4_scs_cm4_scs_vtor_tbloff_Pos   (7UL)
 
#define cm4_scs_cm4_scs_vtor_tbloff_Msk   (0xffffff80UL)
 
#define cm4_scs_cm4_scs_vtor_bf_align0_Pos   (0UL)
 
#define cm4_scs_cm4_scs_vtor_bf_align0_Msk   (0x7fUL)
 
#define cm4_scs_cm4_scs_aircr_vectkey_Pos   (16UL)
 
#define cm4_scs_cm4_scs_aircr_vectkey_Msk   (0xffff0000UL)
 
#define cm4_scs_cm4_scs_aircr_endianness_Pos   (15UL)
 
#define cm4_scs_cm4_scs_aircr_endianness_Msk   (0x8000UL)
 
#define cm4_scs_cm4_scs_aircr_bf_align1_Pos   (11UL)
 
#define cm4_scs_cm4_scs_aircr_bf_align1_Msk   (0x7800UL)
 
#define cm4_scs_cm4_scs_aircr_prigroup_Pos   (8UL)
 
#define cm4_scs_cm4_scs_aircr_prigroup_Msk   (0x700UL)
 
#define cm4_scs_cm4_scs_aircr_bf_align0_Pos   (3UL)
 
#define cm4_scs_cm4_scs_aircr_bf_align0_Msk   (0xf8UL)
 
#define cm4_scs_cm4_scs_aircr_sysresetreq_Pos   (2UL)
 
#define cm4_scs_cm4_scs_aircr_sysresetreq_Msk   (0x4UL)
 
#define cm4_scs_cm4_scs_aircr_vectclractive_Pos   (1UL)
 
#define cm4_scs_cm4_scs_aircr_vectclractive_Msk   (0x2UL)
 
#define cm4_scs_cm4_scs_aircr_vectreset_Pos   (0UL)
 
#define cm4_scs_cm4_scs_aircr_vectreset_Msk   (0x1UL)
 
#define cm4_scs_cm4_scs_scr_bf_align0_Pos   (0UL)
 
#define cm4_scs_cm4_scs_scr_bf_align0_Msk   (0xffffffffUL)
 
#define cm4_scs_cm4_scs_ccr_bf_align0_Pos   (0UL)
 
#define cm4_scs_cm4_scs_ccr_bf_align0_Msk   (0xffffffffUL)
 
#define cm4_scs_cm4_scs_shpr1_bf_align0_Pos   (0UL)
 
#define cm4_scs_cm4_scs_shpr1_bf_align0_Msk   (0xffffffffUL)
 
#define cm4_scs_cm4_scs_shpr2_bf_align0_Pos   (0UL)
 
#define cm4_scs_cm4_scs_shpr2_bf_align0_Msk   (0xffffffffUL)
 
#define cm4_scs_cm4_scs_shpr3_bf_align0_Pos   (0UL)
 
#define cm4_scs_cm4_scs_shpr3_bf_align0_Msk   (0xffffffffUL)
 
#define cm4_scs_cm4_scs_shcsr_bf_align0_Pos   (0UL)
 
#define cm4_scs_cm4_scs_shcsr_bf_align0_Msk   (0xffffffffUL)
 
#define cm4_scs_cm4_scs_cfsr_bf_align4_Pos   (26UL)
 
#define cm4_scs_cm4_scs_cfsr_bf_align4_Msk   (0xfc000000UL)
 
#define cm4_scs_cm4_scs_cfsr_ufsr_divbyzero_Pos   (25UL)
 
#define cm4_scs_cm4_scs_cfsr_ufsr_divbyzero_Msk   (0x2000000UL)
 
#define cm4_scs_cm4_scs_cfsr_ufsr_unaligned_Pos   (24UL)
 
#define cm4_scs_cm4_scs_cfsr_ufsr_unaligned_Msk   (0x1000000UL)
 
#define cm4_scs_cm4_scs_cfsr_bf_align3_Pos   (20UL)
 
#define cm4_scs_cm4_scs_cfsr_bf_align3_Msk   (0xf00000UL)
 
#define cm4_scs_cm4_scs_cfsr_ufsr_nocp_Pos   (19UL)
 
#define cm4_scs_cm4_scs_cfsr_ufsr_nocp_Msk   (0x80000UL)
 
#define cm4_scs_cm4_scs_cfsr_ufsr_invpc_Pos   (18UL)
 
#define cm4_scs_cm4_scs_cfsr_ufsr_invpc_Msk   (0x40000UL)
 
#define cm4_scs_cm4_scs_cfsr_ufsr_invstate_Pos   (17UL)
 
#define cm4_scs_cm4_scs_cfsr_ufsr_invstate_Msk   (0x20000UL)
 
#define cm4_scs_cm4_scs_cfsr_ufsr_undefinstr_Pos   (16UL)
 
#define cm4_scs_cm4_scs_cfsr_ufsr_undefinstr_Msk   (0x10000UL)
 
#define cm4_scs_cm4_scs_cfsr_bfsr_bfarvalid_Pos   (15UL)
 
#define cm4_scs_cm4_scs_cfsr_bfsr_bfarvalid_Msk   (0x8000UL)
 
#define cm4_scs_cm4_scs_cfsr_bf_align2_Pos   (14UL)
 
#define cm4_scs_cm4_scs_cfsr_bf_align2_Msk   (0x4000UL)
 
#define cm4_scs_cm4_scs_cfsr_bfsr_lsperr_Pos   (13UL)
 
#define cm4_scs_cm4_scs_cfsr_bfsr_lsperr_Msk   (0x2000UL)
 
#define cm4_scs_cm4_scs_cfsr_bfsr_stkerr_Pos   (12UL)
 
#define cm4_scs_cm4_scs_cfsr_bfsr_stkerr_Msk   (0x1000UL)
 
#define cm4_scs_cm4_scs_cfsr_bfsr_unstkerr_Pos   (11UL)
 
#define cm4_scs_cm4_scs_cfsr_bfsr_unstkerr_Msk   (0x800UL)
 
#define cm4_scs_cm4_scs_cfsr_bfsr_impreciserr_Pos   (10UL)
 
#define cm4_scs_cm4_scs_cfsr_bfsr_impreciserr_Msk   (0x400UL)
 
#define cm4_scs_cm4_scs_cfsr_bfsr_preciserr_Pos   (9UL)
 
#define cm4_scs_cm4_scs_cfsr_bfsr_preciserr_Msk   (0x200UL)
 
#define cm4_scs_cm4_scs_cfsr_bfsr_ibuserr_Pos   (8UL)
 
#define cm4_scs_cm4_scs_cfsr_bfsr_ibuserr_Msk   (0x100UL)
 
#define cm4_scs_cm4_scs_cfsr_mmfsr_mmarvalid_Pos   (7UL)
 
#define cm4_scs_cm4_scs_cfsr_mmfsr_mmarvalid_Msk   (0x80UL)
 
#define cm4_scs_cm4_scs_cfsr_bf_align1_Pos   (6UL)
 
#define cm4_scs_cm4_scs_cfsr_bf_align1_Msk   (0x40UL)
 
#define cm4_scs_cm4_scs_cfsr_mmfsr_lsperr_Pos   (5UL)
 
#define cm4_scs_cm4_scs_cfsr_mmfsr_lsperr_Msk   (0x20UL)
 
#define cm4_scs_cm4_scs_cfsr_mmfsr_mstkerr_Pos   (4UL)
 
#define cm4_scs_cm4_scs_cfsr_mmfsr_mstkerr_Msk   (0x10UL)
 
#define cm4_scs_cm4_scs_cfsr_mmfsr_munstkerr_Pos   (3UL)
 
#define cm4_scs_cm4_scs_cfsr_mmfsr_munstkerr_Msk   (0x8UL)
 
#define cm4_scs_cm4_scs_cfsr_bf_align0_Pos   (2UL)
 
#define cm4_scs_cm4_scs_cfsr_bf_align0_Msk   (0x4UL)
 
#define cm4_scs_cm4_scs_cfsr_mmfsr_daccviol_Pos   (1UL)
 
#define cm4_scs_cm4_scs_cfsr_mmfsr_daccviol_Msk   (0x2UL)
 
#define cm4_scs_cm4_scs_cfsr_mmfsr_iaccviol_Pos   (0UL)
 
#define cm4_scs_cm4_scs_cfsr_mmfsr_iaccviol_Msk   (0x1UL)
 
#define cm4_scs_cm4_scs_hfsr_bf_align0_Pos   (0UL)
 
#define cm4_scs_cm4_scs_hfsr_bf_align0_Msk   (0xffffffffUL)
 
#define cm4_scs_cm4_scs_dfsr_bf_align0_Pos   (5UL)
 
#define cm4_scs_cm4_scs_dfsr_bf_align0_Msk   (0xffffffe0UL)
 
#define cm4_scs_cm4_scs_dfsr_external_Pos   (4UL)
 
#define cm4_scs_cm4_scs_dfsr_external_Msk   (0x10UL)
 
#define cm4_scs_cm4_scs_dfsr_vcatch_Pos   (3UL)
 
#define cm4_scs_cm4_scs_dfsr_vcatch_Msk   (0x8UL)
 
#define cm4_scs_cm4_scs_dfsr_dwttrap_Pos   (2UL)
 
#define cm4_scs_cm4_scs_dfsr_dwttrap_Msk   (0x4UL)
 
#define cm4_scs_cm4_scs_dfsr_bkpt_Pos   (1UL)
 
#define cm4_scs_cm4_scs_dfsr_bkpt_Msk   (0x2UL)
 
#define cm4_scs_cm4_scs_dfsr_halted_Pos   (0UL)
 
#define cm4_scs_cm4_scs_dfsr_halted_Msk   (0x1UL)
 
#define cm4_scs_cm4_scs_mmfar_bf_align0_Pos   (0UL)
 
#define cm4_scs_cm4_scs_mmfar_bf_align0_Msk   (0xffffffffUL)
 
#define cm4_scs_cm4_scs_bfar_bf_align0_Pos   (0UL)
 
#define cm4_scs_cm4_scs_bfar_bf_align0_Msk   (0xffffffffUL)
 
#define cm4_scs_cm4_scs_afsr_bf_align0_Pos   (0UL)
 
#define cm4_scs_cm4_scs_afsr_bf_align0_Msk   (0xffffffffUL)
 
#define cm4_scs_cm4_scs_cpacr_bf_align0_Pos   (0UL)
 
#define cm4_scs_cm4_scs_cpacr_bf_align0_Msk   (0xffffffffUL)
 
#define cm4_scs_cm4_scs_dhcsr_bf_align3_Pos   (26UL)
 
#define cm4_scs_cm4_scs_dhcsr_bf_align3_Msk   (0xfc000000UL)
 
#define cm4_scs_cm4_scs_dhcsr_s_reset_st_Pos   (25UL)
 
#define cm4_scs_cm4_scs_dhcsr_s_reset_st_Msk   (0x2000000UL)
 
#define cm4_scs_cm4_scs_dhcsr_s_retire_st_Pos   (24UL)
 
#define cm4_scs_cm4_scs_dhcsr_s_retire_st_Msk   (0x1000000UL)
 
#define cm4_scs_cm4_scs_dhcsr_bf_align2_Pos   (20UL)
 
#define cm4_scs_cm4_scs_dhcsr_bf_align2_Msk   (0xf00000UL)
 
#define cm4_scs_cm4_scs_dhcsr_s_lockup_Pos   (19UL)
 
#define cm4_scs_cm4_scs_dhcsr_s_lockup_Msk   (0x80000UL)
 
#define cm4_scs_cm4_scs_dhcsr_s_sleep_Pos   (18UL)
 
#define cm4_scs_cm4_scs_dhcsr_s_sleep_Msk   (0x40000UL)
 
#define cm4_scs_cm4_scs_dhcsr_s_halt_Pos   (17UL)
 
#define cm4_scs_cm4_scs_dhcsr_s_halt_Msk   (0x20000UL)
 
#define cm4_scs_cm4_scs_dhcsr_s_regrdy_Pos   (16UL)
 
#define cm4_scs_cm4_scs_dhcsr_s_regrdy_Msk   (0x10000UL)
 
#define cm4_scs_cm4_scs_dhcsr_bf_align1_Pos   (6UL)
 
#define cm4_scs_cm4_scs_dhcsr_bf_align1_Msk   (0xffc0UL)
 
#define cm4_scs_cm4_scs_dhcsr_c_snapstall_Pos   (5UL)
 
#define cm4_scs_cm4_scs_dhcsr_c_snapstall_Msk   (0x20UL)
 
#define cm4_scs_cm4_scs_dhcsr_bf_align0_Pos   (4UL)
 
#define cm4_scs_cm4_scs_dhcsr_bf_align0_Msk   (0x10UL)
 
#define cm4_scs_cm4_scs_dhcsr_c_maskints_Pos   (3UL)
 
#define cm4_scs_cm4_scs_dhcsr_c_maskints_Msk   (0x8UL)
 
#define cm4_scs_cm4_scs_dhcsr_c_step_Pos   (2UL)
 
#define cm4_scs_cm4_scs_dhcsr_c_step_Msk   (0x4UL)
 
#define cm4_scs_cm4_scs_dhcsr_c_halt_Pos   (1UL)
 
#define cm4_scs_cm4_scs_dhcsr_c_halt_Msk   (0x2UL)
 
#define cm4_scs_cm4_scs_dhcsr_c_debugen_Pos   (0UL)
 
#define cm4_scs_cm4_scs_dhcsr_c_debugen_Msk   (0x1UL)
 
#define cm4_scs_cm4_scs_dcrsr_bf_align1_Pos   (17UL)
 
#define cm4_scs_cm4_scs_dcrsr_bf_align1_Msk   (0xfffe0000UL)
 
#define cm4_scs_cm4_scs_dcrsr_regwnr_Pos   (16UL)
 
#define cm4_scs_cm4_scs_dcrsr_regwnr_Msk   (0x10000UL)
 
#define cm4_scs_cm4_scs_dcrsr_bf_align0_Pos   (7UL)
 
#define cm4_scs_cm4_scs_dcrsr_bf_align0_Msk   (0xff80UL)
 
#define cm4_scs_cm4_scs_dcrsr_regsel_Pos   (0UL)
 
#define cm4_scs_cm4_scs_dcrsr_regsel_Msk   (0x7fUL)
 
#define cm4_scs_cm4_scs_dcrdr_dbgtmp_Pos   (0UL)
 
#define cm4_scs_cm4_scs_dcrdr_dbgtmp_Msk   (0xffffffffUL)
 
#define cm4_scs_cm4_scs_demcr_bf_align3_Pos   (25UL)
 
#define cm4_scs_cm4_scs_demcr_bf_align3_Msk   (0xfe000000UL)
 
#define cm4_scs_cm4_scs_demcr_trcena_Pos   (24UL)
 
#define cm4_scs_cm4_scs_demcr_trcena_Msk   (0x1000000UL)
 
#define cm4_scs_cm4_scs_demcr_bf_align2_Pos   (20UL)
 
#define cm4_scs_cm4_scs_demcr_bf_align2_Msk   (0xf00000UL)
 
#define cm4_scs_cm4_scs_demcr_mon_req_Pos   (19UL)
 
#define cm4_scs_cm4_scs_demcr_mon_req_Msk   (0x80000UL)
 
#define cm4_scs_cm4_scs_demcr_mon_step_Pos   (18UL)
 
#define cm4_scs_cm4_scs_demcr_mon_step_Msk   (0x40000UL)
 
#define cm4_scs_cm4_scs_demcr_mon_pend_Pos   (17UL)
 
#define cm4_scs_cm4_scs_demcr_mon_pend_Msk   (0x20000UL)
 
#define cm4_scs_cm4_scs_demcr_mon_en_Pos   (16UL)
 
#define cm4_scs_cm4_scs_demcr_mon_en_Msk   (0x10000UL)
 
#define cm4_scs_cm4_scs_demcr_bf_align1_Pos   (11UL)
 
#define cm4_scs_cm4_scs_demcr_bf_align1_Msk   (0xf800UL)
 
#define cm4_scs_cm4_scs_demcr_vc_harderr_Pos   (10UL)
 
#define cm4_scs_cm4_scs_demcr_vc_harderr_Msk   (0x400UL)
 
#define cm4_scs_cm4_scs_demcr_vc_interr_Pos   (9UL)
 
#define cm4_scs_cm4_scs_demcr_vc_interr_Msk   (0x200UL)
 
#define cm4_scs_cm4_scs_demcr_vc_buserr_Pos   (8UL)
 
#define cm4_scs_cm4_scs_demcr_vc_buserr_Msk   (0x100UL)
 
#define cm4_scs_cm4_scs_demcr_vc_staterr_Pos   (7UL)
 
#define cm4_scs_cm4_scs_demcr_vc_staterr_Msk   (0x80UL)
 
#define cm4_scs_cm4_scs_demcr_vc_chkerr_Pos   (6UL)
 
#define cm4_scs_cm4_scs_demcr_vc_chkerr_Msk   (0x40UL)
 
#define cm4_scs_cm4_scs_demcr_vc_nocperr_Pos   (5UL)
 
#define cm4_scs_cm4_scs_demcr_vc_nocperr_Msk   (0x20UL)
 
#define cm4_scs_cm4_scs_demcr_vc_mmerr_Pos   (4UL)
 
#define cm4_scs_cm4_scs_demcr_vc_mmerr_Msk   (0x10UL)
 
#define cm4_scs_cm4_scs_demcr_bf_align0_Pos   (1UL)
 
#define cm4_scs_cm4_scs_demcr_bf_align0_Msk   (0xeUL)
 
#define cm4_scs_cm4_scs_demcr_vc_corereset_Pos   (0UL)
 
#define cm4_scs_cm4_scs_demcr_vc_corereset_Msk   (0x1UL)
 
#define cm4_scs_cm4_scs_pidr4_bf_align0_Pos   (0UL)
 
#define cm4_scs_cm4_scs_pidr4_bf_align0_Msk   (0xffffffffUL)
 
#define cm4_scs_cm4_scs_pidr0_bf_align0_Pos   (0UL)
 
#define cm4_scs_cm4_scs_pidr0_bf_align0_Msk   (0xffffffffUL)
 
#define cm4_scs_cm4_scs_pidr1_bf_align0_Pos   (0UL)
 
#define cm4_scs_cm4_scs_pidr1_bf_align0_Msk   (0xffffffffUL)
 
#define cm4_scs_cm4_scs_pidr2_bf_align0_Pos   (0UL)
 
#define cm4_scs_cm4_scs_pidr2_bf_align0_Msk   (0xffffffffUL)
 
#define cm4_scs_cm4_scs_pidr3_bf_align0_Pos   (0UL)
 
#define cm4_scs_cm4_scs_pidr3_bf_align0_Msk   (0xffffffffUL)
 
#define cm4_scs_cm4_scs_cidr0_bf_align0_Pos   (8UL)
 
#define cm4_scs_cm4_scs_cidr0_bf_align0_Msk   (0xffffff00UL)
 
#define cm4_scs_cm4_scs_cidr0_prmbl_0_Pos   (0UL)
 
#define cm4_scs_cm4_scs_cidr0_prmbl_0_Msk   (0xffUL)
 
#define cm4_scs_cm4_scs_cidr1_bf_align0_Pos   (8UL)
 
#define cm4_scs_cm4_scs_cidr1_bf_align0_Msk   (0xffffff00UL)
 
#define cm4_scs_cm4_scs_cidr1_cclass_Pos   (4UL)
 
#define cm4_scs_cm4_scs_cidr1_cclass_Msk   (0xf0UL)
 
#define cm4_scs_cm4_scs_cidr1_prmbl_1_Pos   (0UL)
 
#define cm4_scs_cm4_scs_cidr1_prmbl_1_Msk   (0xfUL)
 
#define cm4_scs_cm4_scs_cidr2_bf_align0_Pos   (8UL)
 
#define cm4_scs_cm4_scs_cidr2_bf_align0_Msk   (0xffffff00UL)
 
#define cm4_scs_cm4_scs_cidr2_prmbl_2_Pos   (0UL)
 
#define cm4_scs_cm4_scs_cidr2_prmbl_2_Msk   (0xffUL)
 
#define cm4_scs_cm4_scs_cidr3_bf_align0_Pos   (8UL)
 
#define cm4_scs_cm4_scs_cidr3_bf_align0_Msk   (0xffffff00UL)
 
#define cm4_scs_cm4_scs_cidr3_prmbl_3_Pos   (0UL)
 
#define cm4_scs_cm4_scs_cidr3_prmbl_3_Msk   (0xffUL)
 
#define cm4_misc_ctrl_cm4_misc_ctrl_cpu_info_bf_align0_Pos   (2UL)
 
#define cm4_misc_ctrl_cm4_misc_ctrl_cpu_info_bf_align0_Msk   (0xfffffffcUL)
 
#define cm4_misc_ctrl_cm4_misc_ctrl_cpu_info_fpu_Pos   (1UL)
 
#define cm4_misc_ctrl_cm4_misc_ctrl_cpu_info_fpu_Msk   (0x2UL)
 
#define cm4_misc_ctrl_cm4_misc_ctrl_cpu_info_id_Pos   (0UL)
 
#define cm4_misc_ctrl_cm4_misc_ctrl_cpu_info_id_Msk   (0x1UL)
 
#define cm4_misc_ctrl_cm4_misc_ctrl_fpu_irq_raw_bf_align0_Pos   (6UL)
 
#define cm4_misc_ctrl_cm4_misc_ctrl_fpu_irq_raw_bf_align0_Msk   (0xffffffc0UL)
 
#define cm4_misc_ctrl_cm4_misc_ctrl_fpu_irq_raw_idc_Pos   (5UL)
 
#define cm4_misc_ctrl_cm4_misc_ctrl_fpu_irq_raw_idc_Msk   (0x20UL)
 
#define cm4_misc_ctrl_cm4_misc_ctrl_fpu_irq_raw_ioc_Pos   (4UL)
 
#define cm4_misc_ctrl_cm4_misc_ctrl_fpu_irq_raw_ioc_Msk   (0x10UL)
 
#define cm4_misc_ctrl_cm4_misc_ctrl_fpu_irq_raw_dzc_Pos   (3UL)
 
#define cm4_misc_ctrl_cm4_misc_ctrl_fpu_irq_raw_dzc_Msk   (0x8UL)
 
#define cm4_misc_ctrl_cm4_misc_ctrl_fpu_irq_raw_ofc_Pos   (2UL)
 
#define cm4_misc_ctrl_cm4_misc_ctrl_fpu_irq_raw_ofc_Msk   (0x4UL)
 
#define cm4_misc_ctrl_cm4_misc_ctrl_fpu_irq_raw_ufc_Pos   (1UL)
 
#define cm4_misc_ctrl_cm4_misc_ctrl_fpu_irq_raw_ufc_Msk   (0x2UL)
 
#define cm4_misc_ctrl_cm4_misc_ctrl_fpu_irq_raw_ixc_Pos   (0UL)
 
#define cm4_misc_ctrl_cm4_misc_ctrl_fpu_irq_raw_ixc_Msk   (0x1UL)
 
#define cm4_misc_ctrl_cm4_misc_ctrl_fpu_irq_masked_bf_align0_Pos   (6UL)
 
#define cm4_misc_ctrl_cm4_misc_ctrl_fpu_irq_masked_bf_align0_Msk   (0xffffffc0UL)
 
#define cm4_misc_ctrl_cm4_misc_ctrl_fpu_irq_masked_idc_Pos   (5UL)
 
#define cm4_misc_ctrl_cm4_misc_ctrl_fpu_irq_masked_idc_Msk   (0x20UL)
 
#define cm4_misc_ctrl_cm4_misc_ctrl_fpu_irq_masked_ioc_Pos   (4UL)
 
#define cm4_misc_ctrl_cm4_misc_ctrl_fpu_irq_masked_ioc_Msk   (0x10UL)
 
#define cm4_misc_ctrl_cm4_misc_ctrl_fpu_irq_masked_dzc_Pos   (3UL)
 
#define cm4_misc_ctrl_cm4_misc_ctrl_fpu_irq_masked_dzc_Msk   (0x8UL)
 
#define cm4_misc_ctrl_cm4_misc_ctrl_fpu_irq_masked_ofc_Pos   (2UL)
 
#define cm4_misc_ctrl_cm4_misc_ctrl_fpu_irq_masked_ofc_Msk   (0x4UL)
 
#define cm4_misc_ctrl_cm4_misc_ctrl_fpu_irq_masked_ufc_Pos   (1UL)
 
#define cm4_misc_ctrl_cm4_misc_ctrl_fpu_irq_masked_ufc_Msk   (0x2UL)
 
#define cm4_misc_ctrl_cm4_misc_ctrl_fpu_irq_masked_ixc_Pos   (0UL)
 
#define cm4_misc_ctrl_cm4_misc_ctrl_fpu_irq_masked_ixc_Msk   (0x1UL)
 
#define cm4_misc_ctrl_cm4_misc_ctrl_fpu_irq_msk_set_bf_align0_Pos   (6UL)
 
#define cm4_misc_ctrl_cm4_misc_ctrl_fpu_irq_msk_set_bf_align0_Msk   (0xffffffc0UL)
 
#define cm4_misc_ctrl_cm4_misc_ctrl_fpu_irq_msk_set_idc_Pos   (5UL)
 
#define cm4_misc_ctrl_cm4_misc_ctrl_fpu_irq_msk_set_idc_Msk   (0x20UL)
 
#define cm4_misc_ctrl_cm4_misc_ctrl_fpu_irq_msk_set_ioc_Pos   (4UL)
 
#define cm4_misc_ctrl_cm4_misc_ctrl_fpu_irq_msk_set_ioc_Msk   (0x10UL)
 
#define cm4_misc_ctrl_cm4_misc_ctrl_fpu_irq_msk_set_dzc_Pos   (3UL)
 
#define cm4_misc_ctrl_cm4_misc_ctrl_fpu_irq_msk_set_dzc_Msk   (0x8UL)
 
#define cm4_misc_ctrl_cm4_misc_ctrl_fpu_irq_msk_set_ofc_Pos   (2UL)
 
#define cm4_misc_ctrl_cm4_misc_ctrl_fpu_irq_msk_set_ofc_Msk   (0x4UL)
 
#define cm4_misc_ctrl_cm4_misc_ctrl_fpu_irq_msk_set_ufc_Pos   (1UL)
 
#define cm4_misc_ctrl_cm4_misc_ctrl_fpu_irq_msk_set_ufc_Msk   (0x2UL)
 
#define cm4_misc_ctrl_cm4_misc_ctrl_fpu_irq_msk_set_ixc_Pos   (0UL)
 
#define cm4_misc_ctrl_cm4_misc_ctrl_fpu_irq_msk_set_ixc_Msk   (0x1UL)
 
#define cm4_misc_ctrl_cm4_misc_ctrl_fpu_irq_msk_reset_bf_align0_Pos   (6UL)
 
#define cm4_misc_ctrl_cm4_misc_ctrl_fpu_irq_msk_reset_bf_align0_Msk   (0xffffffc0UL)
 
#define cm4_misc_ctrl_cm4_misc_ctrl_fpu_irq_msk_reset_idc_Pos   (5UL)
 
#define cm4_misc_ctrl_cm4_misc_ctrl_fpu_irq_msk_reset_idc_Msk   (0x20UL)
 
#define cm4_misc_ctrl_cm4_misc_ctrl_fpu_irq_msk_reset_ioc_Pos   (4UL)
 
#define cm4_misc_ctrl_cm4_misc_ctrl_fpu_irq_msk_reset_ioc_Msk   (0x10UL)
 
#define cm4_misc_ctrl_cm4_misc_ctrl_fpu_irq_msk_reset_dzc_Pos   (3UL)
 
#define cm4_misc_ctrl_cm4_misc_ctrl_fpu_irq_msk_reset_dzc_Msk   (0x8UL)
 
#define cm4_misc_ctrl_cm4_misc_ctrl_fpu_irq_msk_reset_ofc_Pos   (2UL)
 
#define cm4_misc_ctrl_cm4_misc_ctrl_fpu_irq_msk_reset_ofc_Msk   (0x4UL)
 
#define cm4_misc_ctrl_cm4_misc_ctrl_fpu_irq_msk_reset_ufc_Pos   (1UL)
 
#define cm4_misc_ctrl_cm4_misc_ctrl_fpu_irq_msk_reset_ufc_Msk   (0x2UL)
 
#define cm4_misc_ctrl_cm4_misc_ctrl_fpu_irq_msk_reset_ixc_Pos   (0UL)
 
#define cm4_misc_ctrl_cm4_misc_ctrl_fpu_irq_msk_reset_ixc_Msk   (0x1UL)
 
#define idpm_com_idpm_cfg0x0_bf_align1_Pos   (6UL)
 
#define idpm_com_idpm_cfg0x0_bf_align1_Msk   (0xffffffc0UL)
 
#define idpm_com_idpm_cfg0x0_endian_Pos   (4UL)
 
#define idpm_com_idpm_cfg0x0_endian_Msk   (0x30UL)
 
#define idpm_com_idpm_cfg0x0_bf_align0_Pos   (1UL)
 
#define idpm_com_idpm_cfg0x0_bf_align0_Msk   (0xeUL)
 
#define idpm_com_idpm_cfg0x0_enable_Pos   (0UL)
 
#define idpm_com_idpm_cfg0x0_enable_Msk   (0x1UL)
 
#define idpm_com_idpm_addr_cfg_bf_align1_Pos   (6UL)
 
#define idpm_com_idpm_addr_cfg_bf_align1_Msk   (0xffffffc0UL)
 
#define idpm_com_idpm_addr_cfg_cfg_win_addr_cfg_Pos   (4UL)
 
#define idpm_com_idpm_addr_cfg_cfg_win_addr_cfg_Msk   (0x30UL)
 
#define idpm_com_idpm_addr_cfg_bf_align0_Pos   (0UL)
 
#define idpm_com_idpm_addr_cfg_bf_align0_Msk   (0xfUL)
 
#define idpm_com_idpm_status_bf_align0_Pos   (1UL)
 
#define idpm_com_idpm_status_bf_align0_Msk   (0xfffffffeUL)
 
#define idpm_com_idpm_status_unlocked_Pos   (0UL)
 
#define idpm_com_idpm_status_unlocked_Msk   (0x1UL)
 
#define idpm_com_idpm_tunnel_cfg_wp_cfg_win_Pos   (31UL)
 
#define idpm_com_idpm_tunnel_cfg_wp_cfg_win_Msk   (0x80000000UL)
 
#define idpm_com_idpm_tunnel_cfg_bf_align1_Pos   (15UL)
 
#define idpm_com_idpm_tunnel_cfg_bf_align1_Msk   (0x7fff8000UL)
 
#define idpm_com_idpm_tunnel_cfg_base_Pos   (6UL)
 
#define idpm_com_idpm_tunnel_cfg_base_Msk   (0x7fc0UL)
 
#define idpm_com_idpm_tunnel_cfg_bf_align0_Pos   (4UL)
 
#define idpm_com_idpm_tunnel_cfg_bf_align0_Msk   (0x30UL)
 
#define idpm_com_idpm_tunnel_cfg_tunnel_all_Pos   (3UL)
 
#define idpm_com_idpm_tunnel_cfg_tunnel_all_Msk   (0x8UL)
 
#define idpm_com_idpm_tunnel_cfg_enable_Pos   (2UL)
 
#define idpm_com_idpm_tunnel_cfg_enable_Msk   (0x4UL)
 
#define idpm_com_idpm_tunnel_cfg_wp_itbaddr_Pos   (1UL)
 
#define idpm_com_idpm_tunnel_cfg_wp_itbaddr_Msk   (0x2UL)
 
#define idpm_com_idpm_tunnel_cfg_wp_data_Pos   (0UL)
 
#define idpm_com_idpm_tunnel_cfg_wp_data_Msk   (0x1UL)
 
#define idpm_com_idpm_itbaddr_base_Pos   (6UL)
 
#define idpm_com_idpm_itbaddr_base_Msk   (0xffffffc0UL)
 
#define idpm_com_idpm_itbaddr_map_Pos   (2UL)
 
#define idpm_com_idpm_itbaddr_map_Msk   (0x3cUL)
 
#define idpm_com_idpm_itbaddr_wp_itbaddr_ro_Pos   (1UL)
 
#define idpm_com_idpm_itbaddr_wp_itbaddr_ro_Msk   (0x2UL)
 
#define idpm_com_idpm_itbaddr_wp_data_ro_Pos   (0UL)
 
#define idpm_com_idpm_itbaddr_wp_data_ro_Msk   (0x1UL)
 
#define idpm_com_idpm_win1_end_bf_align1_Pos   (16UL)
 
#define idpm_com_idpm_win1_end_bf_align1_Msk   (0xffff0000UL)
 
#define idpm_com_idpm_win1_end_win_end_Pos   (7UL)
 
#define idpm_com_idpm_win1_end_win_end_Msk   (0xff80UL)
 
#define idpm_com_idpm_win1_end_bf_align0_Pos   (0UL)
 
#define idpm_com_idpm_win1_end_bf_align0_Msk   (0x7fUL)
 
#define idpm_com_idpm_win1_map_bf_align3_Pos   (15UL)
 
#define idpm_com_idpm_win1_map_bf_align3_Msk   (0xffff8000UL)
 
#define idpm_com_idpm_win1_map_win_map_Pos   (7UL)
 
#define idpm_com_idpm_win1_map_win_map_Msk   (0x7f80UL)
 
#define idpm_com_idpm_win1_map_bf_align2_Pos   (6UL)
 
#define idpm_com_idpm_win1_map_bf_align2_Msk   (0x40UL)
 
#define idpm_com_idpm_win1_map_wp_cfg_win_Pos   (5UL)
 
#define idpm_com_idpm_win1_map_wp_cfg_win_Msk   (0x20UL)
 
#define idpm_com_idpm_win1_map_bf_align1_Pos   (4UL)
 
#define idpm_com_idpm_win1_map_bf_align1_Msk   (0x10UL)
 
#define idpm_com_idpm_win1_map_win_map_alt_Pos   (2UL)
 
#define idpm_com_idpm_win1_map_win_map_alt_Msk   (0xcUL)
 
#define idpm_com_idpm_win1_map_bf_align0_Pos   (0UL)
 
#define idpm_com_idpm_win1_map_bf_align0_Msk   (0x3UL)
 
#define idpm_com_idpm_win2_end_bf_align1_Pos   (16UL)
 
#define idpm_com_idpm_win2_end_bf_align1_Msk   (0xffff0000UL)
 
#define idpm_com_idpm_win2_end_win_end_Pos   (7UL)
 
#define idpm_com_idpm_win2_end_win_end_Msk   (0xff80UL)
 
#define idpm_com_idpm_win2_end_bf_align0_Pos   (0UL)
 
#define idpm_com_idpm_win2_end_bf_align0_Msk   (0x7fUL)
 
#define idpm_com_idpm_win2_map_bf_align2_Pos   (15UL)
 
#define idpm_com_idpm_win2_map_bf_align2_Msk   (0xffff8000UL)
 
#define idpm_com_idpm_win2_map_win_map_Pos   (7UL)
 
#define idpm_com_idpm_win2_map_win_map_Msk   (0x7f80UL)
 
#define idpm_com_idpm_win2_map_bf_align1_Pos   (4UL)
 
#define idpm_com_idpm_win2_map_bf_align1_Msk   (0x70UL)
 
#define idpm_com_idpm_win2_map_win_map_alt_Pos   (2UL)
 
#define idpm_com_idpm_win2_map_win_map_alt_Msk   (0xcUL)
 
#define idpm_com_idpm_win2_map_bf_align0_Pos   (0UL)
 
#define idpm_com_idpm_win2_map_bf_align0_Msk   (0x3UL)
 
#define idpm_com_idpm_win3_end_bf_align1_Pos   (16UL)
 
#define idpm_com_idpm_win3_end_bf_align1_Msk   (0xffff0000UL)
 
#define idpm_com_idpm_win3_end_win_end_Pos   (7UL)
 
#define idpm_com_idpm_win3_end_win_end_Msk   (0xff80UL)
 
#define idpm_com_idpm_win3_end_bf_align0_Pos   (0UL)
 
#define idpm_com_idpm_win3_end_bf_align0_Msk   (0x7fUL)
 
#define idpm_com_idpm_win3_map_bf_align2_Pos   (15UL)
 
#define idpm_com_idpm_win3_map_bf_align2_Msk   (0xffff8000UL)
 
#define idpm_com_idpm_win3_map_win_map_Pos   (7UL)
 
#define idpm_com_idpm_win3_map_win_map_Msk   (0x7f80UL)
 
#define idpm_com_idpm_win3_map_bf_align1_Pos   (4UL)
 
#define idpm_com_idpm_win3_map_bf_align1_Msk   (0x70UL)
 
#define idpm_com_idpm_win3_map_win_map_alt_Pos   (2UL)
 
#define idpm_com_idpm_win3_map_win_map_alt_Msk   (0xcUL)
 
#define idpm_com_idpm_win3_map_bf_align0_Pos   (0UL)
 
#define idpm_com_idpm_win3_map_bf_align0_Msk   (0x3UL)
 
#define idpm_com_idpm_win4_end_bf_align1_Pos   (16UL)
 
#define idpm_com_idpm_win4_end_bf_align1_Msk   (0xffff0000UL)
 
#define idpm_com_idpm_win4_end_win_end_Pos   (7UL)
 
#define idpm_com_idpm_win4_end_win_end_Msk   (0xff80UL)
 
#define idpm_com_idpm_win4_end_bf_align0_Pos   (0UL)
 
#define idpm_com_idpm_win4_end_bf_align0_Msk   (0x7fUL)
 
#define idpm_com_idpm_win4_map_bf_align2_Pos   (15UL)
 
#define idpm_com_idpm_win4_map_bf_align2_Msk   (0xffff8000UL)
 
#define idpm_com_idpm_win4_map_win_map_Pos   (7UL)
 
#define idpm_com_idpm_win4_map_win_map_Msk   (0x7f80UL)
 
#define idpm_com_idpm_win4_map_bf_align1_Pos   (4UL)
 
#define idpm_com_idpm_win4_map_bf_align1_Msk   (0x70UL)
 
#define idpm_com_idpm_win4_map_win_map_alt_Pos   (2UL)
 
#define idpm_com_idpm_win4_map_win_map_alt_Msk   (0xcUL)
 
#define idpm_com_idpm_win4_map_bf_align0_Pos   (0UL)
 
#define idpm_com_idpm_win4_map_bf_align0_Msk   (0x3UL)
 
#define idpm_com_idpm_irq_raw_bf_align1_Pos   (3UL)
 
#define idpm_com_idpm_irq_raw_bf_align1_Msk   (0xfffffff8UL)
 
#define idpm_com_idpm_irq_raw_firmware_Pos   (2UL)
 
#define idpm_com_idpm_irq_raw_firmware_Msk   (0x4UL)
 
#define idpm_com_idpm_irq_raw_bf_align0_Pos   (1UL)
 
#define idpm_com_idpm_irq_raw_bf_align0_Msk   (0x2UL)
 
#define idpm_com_idpm_irq_raw_dpm_sw_Pos   (0UL)
 
#define idpm_com_idpm_irq_raw_dpm_sw_Msk   (0x1UL)
 
#define idpm_com_idpm_irq_host_mask_set_bf_align1_Pos   (3UL)
 
#define idpm_com_idpm_irq_host_mask_set_bf_align1_Msk   (0xfffffff8UL)
 
#define idpm_com_idpm_irq_host_mask_set_firmware_Pos   (2UL)
 
#define idpm_com_idpm_irq_host_mask_set_firmware_Msk   (0x4UL)
 
#define idpm_com_idpm_irq_host_mask_set_bf_align0_Pos   (1UL)
 
#define idpm_com_idpm_irq_host_mask_set_bf_align0_Msk   (0x2UL)
 
#define idpm_com_idpm_irq_host_mask_set_dpm_sw_Pos   (0UL)
 
#define idpm_com_idpm_irq_host_mask_set_dpm_sw_Msk   (0x1UL)
 
#define idpm_com_idpm_irq_host_mask_reset_bf_align1_Pos   (3UL)
 
#define idpm_com_idpm_irq_host_mask_reset_bf_align1_Msk   (0xfffffff8UL)
 
#define idpm_com_idpm_irq_host_mask_reset_firmware_Pos   (2UL)
 
#define idpm_com_idpm_irq_host_mask_reset_firmware_Msk   (0x4UL)
 
#define idpm_com_idpm_irq_host_mask_reset_bf_align0_Pos   (1UL)
 
#define idpm_com_idpm_irq_host_mask_reset_bf_align0_Msk   (0x2UL)
 
#define idpm_com_idpm_irq_host_mask_reset_dpm_sw_Pos   (0UL)
 
#define idpm_com_idpm_irq_host_mask_reset_dpm_sw_Msk   (0x1UL)
 
#define idpm_com_idpm_irq_host_masked_bf_align1_Pos   (3UL)
 
#define idpm_com_idpm_irq_host_masked_bf_align1_Msk   (0xfffffff8UL)
 
#define idpm_com_idpm_irq_host_masked_firmware_Pos   (2UL)
 
#define idpm_com_idpm_irq_host_masked_firmware_Msk   (0x4UL)
 
#define idpm_com_idpm_irq_host_masked_bf_align0_Pos   (1UL)
 
#define idpm_com_idpm_irq_host_masked_bf_align0_Msk   (0x2UL)
 
#define idpm_com_idpm_irq_host_masked_dpm_sw_Pos   (0UL)
 
#define idpm_com_idpm_irq_host_masked_dpm_sw_Msk   (0x1UL)
 
#define idpm_com_idpm_sw_irq_bf_align1_Pos   (9UL)
 
#define idpm_com_idpm_sw_irq_bf_align1_Msk   (0xfffffe00UL)
 
#define idpm_com_idpm_sw_irq_reset_host_Pos   (8UL)
 
#define idpm_com_idpm_sw_irq_reset_host_Msk   (0x100UL)
 
#define idpm_com_idpm_sw_irq_bf_align0_Pos   (1UL)
 
#define idpm_com_idpm_sw_irq_bf_align0_Msk   (0xfeUL)
 
#define idpm_com_idpm_sw_irq_set_host_Pos   (0UL)
 
#define idpm_com_idpm_sw_irq_set_host_Msk   (0x1UL)
 
#define idpm_com_idpm_sys_sta_bf_align0_Pos   (16UL)
 
#define idpm_com_idpm_sys_sta_bf_align0_Msk   (0xffff0000UL)
 
#define idpm_com_idpm_sys_sta_NETX_STA_CODE_ro_Pos   (8UL)
 
#define idpm_com_idpm_sys_sta_NETX_STA_CODE_ro_Msk   (0xff00UL)
 
#define idpm_com_idpm_sys_sta_HOST_STATE_Pos   (4UL)
 
#define idpm_com_idpm_sys_sta_HOST_STATE_Msk   (0xf0UL)
 
#define idpm_com_idpm_sys_sta_NETX_STATE_ro_Pos   (2UL)
 
#define idpm_com_idpm_sys_sta_NETX_STATE_ro_Msk   (0xcUL)
 
#define idpm_com_idpm_sys_sta_RUN_ro_Pos   (1UL)
 
#define idpm_com_idpm_sys_sta_RUN_ro_Msk   (0x2UL)
 
#define idpm_com_idpm_sys_sta_RDY_ro_Pos   (0UL)
 
#define idpm_com_idpm_sys_sta_RDY_ro_Msk   (0x1UL)
 
#define idpm_com_idpm_reset_request_bf_align0_Pos   (8UL)
 
#define idpm_com_idpm_reset_request_bf_align0_Msk   (0xffffff00UL)
 
#define idpm_com_idpm_reset_request_reset_key_Pos   (0UL)
 
#define idpm_com_idpm_reset_request_reset_key_Msk   (0xffUL)
 
#define idpm_com_idpm_firmware_irq_raw_INT_REQ_Pos   (31UL)
 
#define idpm_com_idpm_firmware_irq_raw_INT_REQ_Msk   (0x80000000UL)
 
#define idpm_com_idpm_firmware_irq_raw_res_MEM_LCK_ro_Pos   (30UL)
 
#define idpm_com_idpm_firmware_irq_raw_res_MEM_LCK_ro_Msk   (0x40000000UL)
 
#define idpm_com_idpm_firmware_irq_raw_res_WDG_NETX_ro_Pos   (29UL)
 
#define idpm_com_idpm_firmware_irq_raw_res_WDG_NETX_ro_Msk   (0x20000000UL)
 
#define idpm_com_idpm_firmware_irq_raw_res_RDY_TIMEOUT_ro_Pos   (28UL)
 
#define idpm_com_idpm_firmware_irq_raw_res_RDY_TIMEOUT_ro_Msk   (0x10000000UL)
 
#define idpm_com_idpm_firmware_irq_raw_bf_align1_Pos   (27UL)
 
#define idpm_com_idpm_firmware_irq_raw_bf_align1_Msk   (0x8000000UL)
 
#define idpm_com_idpm_firmware_irq_raw_SYS_STA_Pos   (26UL)
 
#define idpm_com_idpm_firmware_irq_raw_SYS_STA_Msk   (0x4000000UL)
 
#define idpm_com_idpm_firmware_irq_raw_res_TMR_ro_Pos   (25UL)
 
#define idpm_com_idpm_firmware_irq_raw_res_TMR_ro_Msk   (0x2000000UL)
 
#define idpm_com_idpm_firmware_irq_raw_bf_align0_Pos   (24UL)
 
#define idpm_com_idpm_firmware_irq_raw_bf_align0_Msk   (0x1000000UL)
 
#define idpm_com_idpm_firmware_irq_raw_IRQ_VECTOR_Pos   (16UL)
 
#define idpm_com_idpm_firmware_irq_raw_IRQ_VECTOR_Msk   (0xff0000UL)
 
#define idpm_com_idpm_firmware_irq_raw_HS_EVENT15_Pos   (15UL)
 
#define idpm_com_idpm_firmware_irq_raw_HS_EVENT15_Msk   (0x8000UL)
 
#define idpm_com_idpm_firmware_irq_raw_HS_EVENT14_Pos   (14UL)
 
#define idpm_com_idpm_firmware_irq_raw_HS_EVENT14_Msk   (0x4000UL)
 
#define idpm_com_idpm_firmware_irq_raw_HS_EVENT13_Pos   (13UL)
 
#define idpm_com_idpm_firmware_irq_raw_HS_EVENT13_Msk   (0x2000UL)
 
#define idpm_com_idpm_firmware_irq_raw_HS_EVENT12_Pos   (12UL)
 
#define idpm_com_idpm_firmware_irq_raw_HS_EVENT12_Msk   (0x1000UL)
 
#define idpm_com_idpm_firmware_irq_raw_HS_EVENT11_Pos   (11UL)
 
#define idpm_com_idpm_firmware_irq_raw_HS_EVENT11_Msk   (0x800UL)
 
#define idpm_com_idpm_firmware_irq_raw_HS_EVENT10_Pos   (10UL)
 
#define idpm_com_idpm_firmware_irq_raw_HS_EVENT10_Msk   (0x400UL)
 
#define idpm_com_idpm_firmware_irq_raw_HS_EVENT9_Pos   (9UL)
 
#define idpm_com_idpm_firmware_irq_raw_HS_EVENT9_Msk   (0x200UL)
 
#define idpm_com_idpm_firmware_irq_raw_HS_EVENT8_Pos   (8UL)
 
#define idpm_com_idpm_firmware_irq_raw_HS_EVENT8_Msk   (0x100UL)
 
#define idpm_com_idpm_firmware_irq_raw_HS_EVENT7_Pos   (7UL)
 
#define idpm_com_idpm_firmware_irq_raw_HS_EVENT7_Msk   (0x80UL)
 
#define idpm_com_idpm_firmware_irq_raw_HS_EVENT6_Pos   (6UL)
 
#define idpm_com_idpm_firmware_irq_raw_HS_EVENT6_Msk   (0x40UL)
 
#define idpm_com_idpm_firmware_irq_raw_HS_EVENT5_Pos   (5UL)
 
#define idpm_com_idpm_firmware_irq_raw_HS_EVENT5_Msk   (0x20UL)
 
#define idpm_com_idpm_firmware_irq_raw_HS_EVENT4_Pos   (4UL)
 
#define idpm_com_idpm_firmware_irq_raw_HS_EVENT4_Msk   (0x10UL)
 
#define idpm_com_idpm_firmware_irq_raw_HS_EVENT3_Pos   (3UL)
 
#define idpm_com_idpm_firmware_irq_raw_HS_EVENT3_Msk   (0x8UL)
 
#define idpm_com_idpm_firmware_irq_raw_HS_EVENT2_Pos   (2UL)
 
#define idpm_com_idpm_firmware_irq_raw_HS_EVENT2_Msk   (0x4UL)
 
#define idpm_com_idpm_firmware_irq_raw_HS_EVENT1_Pos   (1UL)
 
#define idpm_com_idpm_firmware_irq_raw_HS_EVENT1_Msk   (0x2UL)
 
#define idpm_com_idpm_firmware_irq_raw_HS_EVENT0_Pos   (0UL)
 
#define idpm_com_idpm_firmware_irq_raw_HS_EVENT0_Msk   (0x1UL)
 
#define idpm_com_idpm_firmware_irq_mask_INT_EN_Pos   (31UL)
 
#define idpm_com_idpm_firmware_irq_mask_INT_EN_Msk   (0x80000000UL)
 
#define idpm_com_idpm_firmware_irq_mask_res_MEM_LCK_ro_Pos   (30UL)
 
#define idpm_com_idpm_firmware_irq_mask_res_MEM_LCK_ro_Msk   (0x40000000UL)
 
#define idpm_com_idpm_firmware_irq_mask_res_WDG_NETX_ro_Pos   (29UL)
 
#define idpm_com_idpm_firmware_irq_mask_res_WDG_NETX_ro_Msk   (0x20000000UL)
 
#define idpm_com_idpm_firmware_irq_mask_res_RDY_TIMEOUT_ro_Pos   (28UL)
 
#define idpm_com_idpm_firmware_irq_mask_res_RDY_TIMEOUT_ro_Msk   (0x10000000UL)
 
#define idpm_com_idpm_firmware_irq_mask_bf_align1_Pos   (27UL)
 
#define idpm_com_idpm_firmware_irq_mask_bf_align1_Msk   (0x8000000UL)
 
#define idpm_com_idpm_firmware_irq_mask_SYS_STA_Pos   (26UL)
 
#define idpm_com_idpm_firmware_irq_mask_SYS_STA_Msk   (0x4000000UL)
 
#define idpm_com_idpm_firmware_irq_mask_res_TMR_ro_Pos   (25UL)
 
#define idpm_com_idpm_firmware_irq_mask_res_TMR_ro_Msk   (0x2000000UL)
 
#define idpm_com_idpm_firmware_irq_mask_bf_align0_Pos   (16UL)
 
#define idpm_com_idpm_firmware_irq_mask_bf_align0_Msk   (0x1ff0000UL)
 
#define idpm_com_idpm_firmware_irq_mask_HS_EVENT15_Pos   (15UL)
 
#define idpm_com_idpm_firmware_irq_mask_HS_EVENT15_Msk   (0x8000UL)
 
#define idpm_com_idpm_firmware_irq_mask_HS_EVENT14_Pos   (14UL)
 
#define idpm_com_idpm_firmware_irq_mask_HS_EVENT14_Msk   (0x4000UL)
 
#define idpm_com_idpm_firmware_irq_mask_HS_EVENT13_Pos   (13UL)
 
#define idpm_com_idpm_firmware_irq_mask_HS_EVENT13_Msk   (0x2000UL)
 
#define idpm_com_idpm_firmware_irq_mask_HS_EVENT12_Pos   (12UL)
 
#define idpm_com_idpm_firmware_irq_mask_HS_EVENT12_Msk   (0x1000UL)
 
#define idpm_com_idpm_firmware_irq_mask_HS_EVENT11_Pos   (11UL)
 
#define idpm_com_idpm_firmware_irq_mask_HS_EVENT11_Msk   (0x800UL)
 
#define idpm_com_idpm_firmware_irq_mask_HS_EVENT10_Pos   (10UL)
 
#define idpm_com_idpm_firmware_irq_mask_HS_EVENT10_Msk   (0x400UL)
 
#define idpm_com_idpm_firmware_irq_mask_HS_EVENT9_Pos   (9UL)
 
#define idpm_com_idpm_firmware_irq_mask_HS_EVENT9_Msk   (0x200UL)
 
#define idpm_com_idpm_firmware_irq_mask_HS_EVENT8_Pos   (8UL)
 
#define idpm_com_idpm_firmware_irq_mask_HS_EVENT8_Msk   (0x100UL)
 
#define idpm_com_idpm_firmware_irq_mask_HS_EVENT7_Pos   (7UL)
 
#define idpm_com_idpm_firmware_irq_mask_HS_EVENT7_Msk   (0x80UL)
 
#define idpm_com_idpm_firmware_irq_mask_HS_EVENT6_Pos   (6UL)
 
#define idpm_com_idpm_firmware_irq_mask_HS_EVENT6_Msk   (0x40UL)
 
#define idpm_com_idpm_firmware_irq_mask_HS_EVENT5_Pos   (5UL)
 
#define idpm_com_idpm_firmware_irq_mask_HS_EVENT5_Msk   (0x20UL)
 
#define idpm_com_idpm_firmware_irq_mask_HS_EVENT4_Pos   (4UL)
 
#define idpm_com_idpm_firmware_irq_mask_HS_EVENT4_Msk   (0x10UL)
 
#define idpm_com_idpm_firmware_irq_mask_HS_EVENT3_Pos   (3UL)
 
#define idpm_com_idpm_firmware_irq_mask_HS_EVENT3_Msk   (0x8UL)
 
#define idpm_com_idpm_firmware_irq_mask_HS_EVENT2_Pos   (2UL)
 
#define idpm_com_idpm_firmware_irq_mask_HS_EVENT2_Msk   (0x4UL)
 
#define idpm_com_idpm_firmware_irq_mask_HS_EVENT1_Pos   (1UL)
 
#define idpm_com_idpm_firmware_irq_mask_HS_EVENT1_Msk   (0x2UL)
 
#define idpm_com_idpm_firmware_irq_mask_HS_EVENT0_Pos   (0UL)
 
#define idpm_com_idpm_firmware_irq_mask_HS_EVENT0_Msk   (0x1UL)
 
#define idpm_com_idpm_netx_version_netx_version_Pos   (0UL)
 
#define idpm_com_idpm_netx_version_netx_version_Msk   (0xffffffffUL)
 
#define hash_hash_din_val_Pos   (0UL)
 
#define hash_hash_din_val_Msk   (0xffffffffUL)
 
#define hash_hash_cfg_bf_align0_Pos   (6UL)
 
#define hash_hash_cfg_bf_align0_Msk   (0xffffffc0UL)
 
#define hash_hash_cfg_dma_burst_only_Pos   (5UL)
 
#define hash_hash_cfg_dma_burst_only_Msk   (0x20UL)
 
#define hash_hash_cfg_dma_en_Pos   (4UL)
 
#define hash_hash_cfg_dma_en_Msk   (0x10UL)
 
#define hash_hash_cfg_reset_Pos   (3UL)
 
#define hash_hash_cfg_reset_Msk   (0x8UL)
 
#define hash_hash_cfg_mode_Pos   (0UL)
 
#define hash_hash_cfg_mode_Msk   (0x7UL)
 
#define hash_hash_stat_bf_align0_Pos   (9UL)
 
#define hash_hash_stat_bf_align0_Msk   (0xfffffe00UL)
 
#define hash_hash_stat_fifo_fill_Pos   (0UL)
 
#define hash_hash_stat_fifo_fill_Msk   (0x1ffUL)
 
#define hash_hash_debug_info_bf_align0_Pos   (7UL)
 
#define hash_hash_debug_info_bf_align0_Msk   (0xffffff80UL)
 
#define hash_hash_debug_info_sha_round_Pos   (0UL)
 
#define hash_hash_debug_info_sha_round_Msk   (0x7fUL)
 
#define hash_hash_irq_raw_bf_align0_Pos   (3UL)
 
#define hash_hash_irq_raw_bf_align0_Msk   (0xfffffff8UL)
 
#define hash_hash_irq_raw_fifo_overflow_Pos   (2UL)
 
#define hash_hash_irq_raw_fifo_overflow_Msk   (0x4UL)
 
#define hash_hash_irq_raw_fifo_underrun_Pos   (1UL)
 
#define hash_hash_irq_raw_fifo_underrun_Msk   (0x2UL)
 
#define hash_hash_irq_raw_hash_ready_Pos   (0UL)
 
#define hash_hash_irq_raw_hash_ready_Msk   (0x1UL)
 
#define hash_hash_irq_masked_bf_align0_Pos   (3UL)
 
#define hash_hash_irq_masked_bf_align0_Msk   (0xfffffff8UL)
 
#define hash_hash_irq_masked_fifo_overflow_Pos   (2UL)
 
#define hash_hash_irq_masked_fifo_overflow_Msk   (0x4UL)
 
#define hash_hash_irq_masked_fifo_underrun_Pos   (1UL)
 
#define hash_hash_irq_masked_fifo_underrun_Msk   (0x2UL)
 
#define hash_hash_irq_masked_hash_ready_Pos   (0UL)
 
#define hash_hash_irq_masked_hash_ready_Msk   (0x1UL)
 
#define hash_hash_irq_msk_set_bf_align0_Pos   (3UL)
 
#define hash_hash_irq_msk_set_bf_align0_Msk   (0xfffffff8UL)
 
#define hash_hash_irq_msk_set_fifo_overflow_Pos   (2UL)
 
#define hash_hash_irq_msk_set_fifo_overflow_Msk   (0x4UL)
 
#define hash_hash_irq_msk_set_fifo_underrun_Pos   (1UL)
 
#define hash_hash_irq_msk_set_fifo_underrun_Msk   (0x2UL)
 
#define hash_hash_irq_msk_set_hash_ready_Pos   (0UL)
 
#define hash_hash_irq_msk_set_hash_ready_Msk   (0x1UL)
 
#define hash_hash_irq_msk_reset_bf_align0_Pos   (3UL)
 
#define hash_hash_irq_msk_reset_bf_align0_Msk   (0xfffffff8UL)
 
#define hash_hash_irq_msk_reset_fifo_overflow_Pos   (2UL)
 
#define hash_hash_irq_msk_reset_fifo_overflow_Msk   (0x4UL)
 
#define hash_hash_irq_msk_reset_fifo_underrun_Pos   (1UL)
 
#define hash_hash_irq_msk_reset_fifo_underrun_Msk   (0x2UL)
 
#define hash_hash_irq_msk_reset_hash_ready_Pos   (0UL)
 
#define hash_hash_irq_msk_reset_hash_ready_Msk   (0x1UL)
 
#define hash_hash_dout0_val_Pos   (0UL)
 
#define hash_hash_dout0_val_Msk   (0xffffffffUL)
 
#define hash_hash_dout1_val_Pos   (0UL)
 
#define hash_hash_dout1_val_Msk   (0xffffffffUL)
 
#define hash_hash_dout2_val_Pos   (0UL)
 
#define hash_hash_dout2_val_Msk   (0xffffffffUL)
 
#define hash_hash_dout3_val_Pos   (0UL)
 
#define hash_hash_dout3_val_Msk   (0xffffffffUL)
 
#define hash_hash_dout4_val_Pos   (0UL)
 
#define hash_hash_dout4_val_Msk   (0xffffffffUL)
 
#define hash_hash_dout5_val_Pos   (0UL)
 
#define hash_hash_dout5_val_Msk   (0xffffffffUL)
 
#define hash_hash_dout6_val_Pos   (0UL)
 
#define hash_hash_dout6_val_Msk   (0xffffffffUL)
 
#define hash_hash_dout7_val_Pos   (0UL)
 
#define hash_hash_dout7_val_Msk   (0xffffffffUL)
 
#define hash_hash_dout8_val_Pos   (0UL)
 
#define hash_hash_dout8_val_Msk   (0xffffffffUL)
 
#define hash_hash_dout9_val_Pos   (0UL)
 
#define hash_hash_dout9_val_Msk   (0xffffffffUL)
 
#define hash_hash_dout10_val_Pos   (0UL)
 
#define hash_hash_dout10_val_Msk   (0xffffffffUL)
 
#define hash_hash_dout11_val_Pos   (0UL)
 
#define hash_hash_dout11_val_Msk   (0xffffffffUL)
 
#define hash_hash_dout12_val_Pos   (0UL)
 
#define hash_hash_dout12_val_Msk   (0xffffffffUL)
 
#define hash_hash_dout13_val_Pos   (0UL)
 
#define hash_hash_dout13_val_Msk   (0xffffffffUL)
 
#define hash_hash_dout14_val_Pos   (0UL)
 
#define hash_hash_dout14_val_Msk   (0xffffffffUL)
 
#define hash_hash_dout15_val_Pos   (0UL)
 
#define hash_hash_dout15_val_Msk   (0xffffffffUL)
 
#define hash_ctx_sha_hash_ctx_sha_w0_0_val_Pos   (0UL)
 
#define hash_ctx_sha_hash_ctx_sha_w0_0_val_Msk   (0xffffffffUL)
 
#define hash_ctx_sha_hash_ctx_sha_w0_1_val_Pos   (0UL)
 
#define hash_ctx_sha_hash_ctx_sha_w0_1_val_Msk   (0xffffffffUL)
 
#define hash_ctx_sha_hash_ctx_sha_w1_0_val_Pos   (0UL)
 
#define hash_ctx_sha_hash_ctx_sha_w1_0_val_Msk   (0xffffffffUL)
 
#define hash_ctx_sha_hash_ctx_sha_w1_1_val_Pos   (0UL)
 
#define hash_ctx_sha_hash_ctx_sha_w1_1_val_Msk   (0xffffffffUL)
 
#define hash_ctx_sha_hash_ctx_sha_w2_0_val_Pos   (0UL)
 
#define hash_ctx_sha_hash_ctx_sha_w2_0_val_Msk   (0xffffffffUL)
 
#define hash_ctx_sha_hash_ctx_sha_w2_1_val_Pos   (0UL)
 
#define hash_ctx_sha_hash_ctx_sha_w2_1_val_Msk   (0xffffffffUL)
 
#define hash_ctx_sha_hash_ctx_sha_w3_0_val_Pos   (0UL)
 
#define hash_ctx_sha_hash_ctx_sha_w3_0_val_Msk   (0xffffffffUL)
 
#define hash_ctx_sha_hash_ctx_sha_w3_1_val_Pos   (0UL)
 
#define hash_ctx_sha_hash_ctx_sha_w3_1_val_Msk   (0xffffffffUL)
 
#define hash_ctx_sha_hash_ctx_sha_w4_0_val_Pos   (0UL)
 
#define hash_ctx_sha_hash_ctx_sha_w4_0_val_Msk   (0xffffffffUL)
 
#define hash_ctx_sha_hash_ctx_sha_w4_1_val_Pos   (0UL)
 
#define hash_ctx_sha_hash_ctx_sha_w4_1_val_Msk   (0xffffffffUL)
 
#define hash_ctx_sha_hash_ctx_sha_w5_0_val_Pos   (0UL)
 
#define hash_ctx_sha_hash_ctx_sha_w5_0_val_Msk   (0xffffffffUL)
 
#define hash_ctx_sha_hash_ctx_sha_w5_1_val_Pos   (0UL)
 
#define hash_ctx_sha_hash_ctx_sha_w5_1_val_Msk   (0xffffffffUL)
 
#define hash_ctx_sha_hash_ctx_sha_w6_0_val_Pos   (0UL)
 
#define hash_ctx_sha_hash_ctx_sha_w6_0_val_Msk   (0xffffffffUL)
 
#define hash_ctx_sha_hash_ctx_sha_w6_1_val_Pos   (0UL)
 
#define hash_ctx_sha_hash_ctx_sha_w6_1_val_Msk   (0xffffffffUL)
 
#define hash_ctx_sha_hash_ctx_sha_w7_0_val_Pos   (0UL)
 
#define hash_ctx_sha_hash_ctx_sha_w7_0_val_Msk   (0xffffffffUL)
 
#define hash_ctx_sha_hash_ctx_sha_w7_1_val_Pos   (0UL)
 
#define hash_ctx_sha_hash_ctx_sha_w7_1_val_Msk   (0xffffffffUL)
 
#define hash_ctx_sha_hash_ctx_sha_w8_0_val_Pos   (0UL)
 
#define hash_ctx_sha_hash_ctx_sha_w8_0_val_Msk   (0xffffffffUL)
 
#define hash_ctx_sha_hash_ctx_sha_w8_1_val_Pos   (0UL)
 
#define hash_ctx_sha_hash_ctx_sha_w8_1_val_Msk   (0xffffffffUL)
 
#define hash_ctx_sha_hash_ctx_sha_w9_0_val_Pos   (0UL)
 
#define hash_ctx_sha_hash_ctx_sha_w9_0_val_Msk   (0xffffffffUL)
 
#define hash_ctx_sha_hash_ctx_sha_w9_1_val_Pos   (0UL)
 
#define hash_ctx_sha_hash_ctx_sha_w9_1_val_Msk   (0xffffffffUL)
 
#define hash_ctx_sha_hash_ctx_sha_w10_0_val_Pos   (0UL)
 
#define hash_ctx_sha_hash_ctx_sha_w10_0_val_Msk   (0xffffffffUL)
 
#define hash_ctx_sha_hash_ctx_sha_w10_1_val_Pos   (0UL)
 
#define hash_ctx_sha_hash_ctx_sha_w10_1_val_Msk   (0xffffffffUL)
 
#define hash_ctx_sha_hash_ctx_sha_w11_0_val_Pos   (0UL)
 
#define hash_ctx_sha_hash_ctx_sha_w11_0_val_Msk   (0xffffffffUL)
 
#define hash_ctx_sha_hash_ctx_sha_w11_1_val_Pos   (0UL)
 
#define hash_ctx_sha_hash_ctx_sha_w11_1_val_Msk   (0xffffffffUL)
 
#define hash_ctx_sha_hash_ctx_sha_w12_0_val_Pos   (0UL)
 
#define hash_ctx_sha_hash_ctx_sha_w12_0_val_Msk   (0xffffffffUL)
 
#define hash_ctx_sha_hash_ctx_sha_w12_1_val_Pos   (0UL)
 
#define hash_ctx_sha_hash_ctx_sha_w12_1_val_Msk   (0xffffffffUL)
 
#define hash_ctx_sha_hash_ctx_sha_w13_0_val_Pos   (0UL)
 
#define hash_ctx_sha_hash_ctx_sha_w13_0_val_Msk   (0xffffffffUL)
 
#define hash_ctx_sha_hash_ctx_sha_w13_1_val_Pos   (0UL)
 
#define hash_ctx_sha_hash_ctx_sha_w13_1_val_Msk   (0xffffffffUL)
 
#define hash_ctx_sha_hash_ctx_sha_w14_0_val_Pos   (0UL)
 
#define hash_ctx_sha_hash_ctx_sha_w14_0_val_Msk   (0xffffffffUL)
 
#define hash_ctx_sha_hash_ctx_sha_w14_1_val_Pos   (0UL)
 
#define hash_ctx_sha_hash_ctx_sha_w14_1_val_Msk   (0xffffffffUL)
 
#define hash_ctx_sha_hash_ctx_sha_wt_0_val_Pos   (0UL)
 
#define hash_ctx_sha_hash_ctx_sha_wt_0_val_Msk   (0xffffffffUL)
 
#define hash_ctx_sha_hash_ctx_sha_wt_1_val_Pos   (0UL)
 
#define hash_ctx_sha_hash_ctx_sha_wt_1_val_Msk   (0xffffffffUL)
 
#define hash_ctx_sha_hash_ctx_sha_a_0_val_Pos   (0UL)
 
#define hash_ctx_sha_hash_ctx_sha_a_0_val_Msk   (0xffffffffUL)
 
#define hash_ctx_sha_hash_ctx_sha_a_1_val_Pos   (0UL)
 
#define hash_ctx_sha_hash_ctx_sha_a_1_val_Msk   (0xffffffffUL)
 
#define hash_ctx_sha_hash_ctx_sha_b_0_val_Pos   (0UL)
 
#define hash_ctx_sha_hash_ctx_sha_b_0_val_Msk   (0xffffffffUL)
 
#define hash_ctx_sha_hash_ctx_sha_b_1_val_Pos   (0UL)
 
#define hash_ctx_sha_hash_ctx_sha_b_1_val_Msk   (0xffffffffUL)
 
#define hash_ctx_sha_hash_ctx_sha_c_0_val_Pos   (0UL)
 
#define hash_ctx_sha_hash_ctx_sha_c_0_val_Msk   (0xffffffffUL)
 
#define hash_ctx_sha_hash_ctx_sha_c_1_val_Pos   (0UL)
 
#define hash_ctx_sha_hash_ctx_sha_c_1_val_Msk   (0xffffffffUL)
 
#define hash_ctx_sha_hash_ctx_sha_d_0_val_Pos   (0UL)
 
#define hash_ctx_sha_hash_ctx_sha_d_0_val_Msk   (0xffffffffUL)
 
#define hash_ctx_sha_hash_ctx_sha_d_1_val_Pos   (0UL)
 
#define hash_ctx_sha_hash_ctx_sha_d_1_val_Msk   (0xffffffffUL)
 
#define hash_ctx_sha_hash_ctx_sha_e_0_val_Pos   (0UL)
 
#define hash_ctx_sha_hash_ctx_sha_e_0_val_Msk   (0xffffffffUL)
 
#define hash_ctx_sha_hash_ctx_sha_e_1_val_Pos   (0UL)
 
#define hash_ctx_sha_hash_ctx_sha_e_1_val_Msk   (0xffffffffUL)
 
#define hash_ctx_sha_hash_ctx_sha_f_0_val_Pos   (0UL)
 
#define hash_ctx_sha_hash_ctx_sha_f_0_val_Msk   (0xffffffffUL)
 
#define hash_ctx_sha_hash_ctx_sha_f_1_val_Pos   (0UL)
 
#define hash_ctx_sha_hash_ctx_sha_f_1_val_Msk   (0xffffffffUL)
 
#define hash_ctx_sha_hash_ctx_sha_g_0_val_Pos   (0UL)
 
#define hash_ctx_sha_hash_ctx_sha_g_0_val_Msk   (0xffffffffUL)
 
#define hash_ctx_sha_hash_ctx_sha_g_1_val_Pos   (0UL)
 
#define hash_ctx_sha_hash_ctx_sha_g_1_val_Msk   (0xffffffffUL)
 
#define hash_ctx_sha_hash_ctx_sha_h_0_val_Pos   (0UL)
 
#define hash_ctx_sha_hash_ctx_sha_h_0_val_Msk   (0xffffffffUL)
 
#define hash_ctx_sha_hash_ctx_sha_h_1_val_Pos   (0UL)
 
#define hash_ctx_sha_hash_ctx_sha_h_1_val_Msk   (0xffffffffUL)
 
#define hash_ctx_md5_hash_ctx_md5_a_val_Pos   (0UL)
 
#define hash_ctx_md5_hash_ctx_md5_a_val_Msk   (0xffffffffUL)
 
#define hash_ctx_md5_hash_ctx_md5_b_val_Pos   (0UL)
 
#define hash_ctx_md5_hash_ctx_md5_b_val_Msk   (0xffffffffUL)
 
#define hash_ctx_md5_hash_ctx_md5_c_val_Pos   (0UL)
 
#define hash_ctx_md5_hash_ctx_md5_c_val_Msk   (0xffffffffUL)
 
#define hash_ctx_md5_hash_ctx_md5_d_val_Pos   (0UL)
 
#define hash_ctx_md5_hash_ctx_md5_d_val_Msk   (0xffffffffUL)
 
#define hash_ctx_md5_hash_ctx_md5_ar_val_Pos   (0UL)
 
#define hash_ctx_md5_hash_ctx_md5_ar_val_Msk   (0xffffffffUL)
 
#define hash_ctx_md5_hash_ctx_md5_br_val_Pos   (0UL)
 
#define hash_ctx_md5_hash_ctx_md5_br_val_Msk   (0xffffffffUL)
 
#define hash_ctx_md5_hash_ctx_md5_cr_val_Pos   (0UL)
 
#define hash_ctx_md5_hash_ctx_md5_cr_val_Msk   (0xffffffffUL)
 
#define hash_ctx_md5_hash_ctx_md5_dr_val_Pos   (0UL)
 
#define hash_ctx_md5_hash_ctx_md5_dr_val_Msk   (0xffffffffUL)
 
#define aes_aes_cfg_bf_align0_Pos   (21UL)
 
#define aes_aes_cfg_bf_align0_Msk   (0xffe00000UL)
 
#define aes_aes_cfg_out_fifo_dma_burst_only_Pos   (20UL)
 
#define aes_aes_cfg_out_fifo_dma_burst_only_Msk   (0x100000UL)
 
#define aes_aes_cfg_out_fifo_dma_en_Pos   (19UL)
 
#define aes_aes_cfg_out_fifo_dma_en_Msk   (0x80000UL)
 
#define aes_aes_cfg_in_fifo_dma_burst_only_Pos   (18UL)
 
#define aes_aes_cfg_in_fifo_dma_burst_only_Msk   (0x40000UL)
 
#define aes_aes_cfg_in_fifo_dma_en_Pos   (17UL)
 
#define aes_aes_cfg_in_fifo_dma_en_Msk   (0x20000UL)
 
#define aes_aes_cfg_out_fifo_wm_Pos   (11UL)
 
#define aes_aes_cfg_out_fifo_wm_Msk   (0x1f800UL)
 
#define aes_aes_cfg_in_fifo_wm_Pos   (5UL)
 
#define aes_aes_cfg_in_fifo_wm_Msk   (0x7e0UL)
 
#define aes_aes_cfg_key_exp_start_Pos   (4UL)
 
#define aes_aes_cfg_key_exp_start_Msk   (0x10UL)
 
#define aes_aes_cfg_key_len_Pos   (2UL)
 
#define aes_aes_cfg_key_len_Msk   (0xcUL)
 
#define aes_aes_cfg_mode_Pos   (1UL)
 
#define aes_aes_cfg_mode_Msk   (0x2UL)
 
#define aes_aes_cfg_enable_Pos   (0UL)
 
#define aes_aes_cfg_enable_Msk   (0x1UL)
 
#define aes_aes_stat_bf_align0_Pos   (28UL)
 
#define aes_aes_stat_bf_align0_Msk   (0xf0000000UL)
 
#define aes_aes_stat_out_fifo_overflow_Pos   (27UL)
 
#define aes_aes_stat_out_fifo_overflow_Msk   (0x8000000UL)
 
#define aes_aes_stat_out_fifo_underrun_Pos   (26UL)
 
#define aes_aes_stat_out_fifo_underrun_Msk   (0x4000000UL)
 
#define aes_aes_stat_out_fifo_not_full_Pos   (25UL)
 
#define aes_aes_stat_out_fifo_not_full_Msk   (0x2000000UL)
 
#define aes_aes_stat_out_fifo_full_Pos   (24UL)
 
#define aes_aes_stat_out_fifo_full_Msk   (0x1000000UL)
 
#define aes_aes_stat_out_fifo_not_empty_Pos   (23UL)
 
#define aes_aes_stat_out_fifo_not_empty_Msk   (0x800000UL)
 
#define aes_aes_stat_out_fifo_empty_Pos   (22UL)
 
#define aes_aes_stat_out_fifo_empty_Msk   (0x400000UL)
 
#define aes_aes_stat_out_fifo_fill_Pos   (15UL)
 
#define aes_aes_stat_out_fifo_fill_Msk   (0x3f8000UL)
 
#define aes_aes_stat_in_fifo_overflow_Pos   (14UL)
 
#define aes_aes_stat_in_fifo_overflow_Msk   (0x4000UL)
 
#define aes_aes_stat_in_fifo_underrun_Pos   (13UL)
 
#define aes_aes_stat_in_fifo_underrun_Msk   (0x2000UL)
 
#define aes_aes_stat_in_fifo_not_full_Pos   (12UL)
 
#define aes_aes_stat_in_fifo_not_full_Msk   (0x1000UL)
 
#define aes_aes_stat_in_fifo_full_Pos   (11UL)
 
#define aes_aes_stat_in_fifo_full_Msk   (0x800UL)
 
#define aes_aes_stat_in_fifo_not_empty_Pos   (10UL)
 
#define aes_aes_stat_in_fifo_not_empty_Msk   (0x400UL)
 
#define aes_aes_stat_in_fifo_empty_Pos   (9UL)
 
#define aes_aes_stat_in_fifo_empty_Msk   (0x200UL)
 
#define aes_aes_stat_in_fifo_fill_Pos   (2UL)
 
#define aes_aes_stat_in_fifo_fill_Msk   (0x1fcUL)
 
#define aes_aes_stat_op_ready_Pos   (1UL)
 
#define aes_aes_stat_op_ready_Msk   (0x2UL)
 
#define aes_aes_stat_key_exp_ready_Pos   (0UL)
 
#define aes_aes_stat_key_exp_ready_Msk   (0x1UL)
 
#define aes_aes_irq_raw_bf_align0_Pos   (16UL)
 
#define aes_aes_irq_raw_bf_align0_Msk   (0xffff0000UL)
 
#define aes_aes_irq_raw_out_fifo_overflow_Pos   (15UL)
 
#define aes_aes_irq_raw_out_fifo_overflow_Msk   (0x8000UL)
 
#define aes_aes_irq_raw_out_fifo_underrun_Pos   (14UL)
 
#define aes_aes_irq_raw_out_fifo_underrun_Msk   (0x4000UL)
 
#define aes_aes_irq_raw_out_fifo_not_full_Pos   (13UL)
 
#define aes_aes_irq_raw_out_fifo_not_full_Msk   (0x2000UL)
 
#define aes_aes_irq_raw_out_fifo_full_Pos   (12UL)
 
#define aes_aes_irq_raw_out_fifo_full_Msk   (0x1000UL)
 
#define aes_aes_irq_raw_out_fifo_not_empty_Pos   (11UL)
 
#define aes_aes_irq_raw_out_fifo_not_empty_Msk   (0x800UL)
 
#define aes_aes_irq_raw_out_fifo_empty_Pos   (10UL)
 
#define aes_aes_irq_raw_out_fifo_empty_Msk   (0x400UL)
 
#define aes_aes_irq_raw_out_fifo_wm_Pos   (9UL)
 
#define aes_aes_irq_raw_out_fifo_wm_Msk   (0x200UL)
 
#define aes_aes_irq_raw_in_fifo_overflow_Pos   (8UL)
 
#define aes_aes_irq_raw_in_fifo_overflow_Msk   (0x100UL)
 
#define aes_aes_irq_raw_in_fifo_underrun_Pos   (7UL)
 
#define aes_aes_irq_raw_in_fifo_underrun_Msk   (0x80UL)
 
#define aes_aes_irq_raw_in_fifo_not_full_Pos   (6UL)
 
#define aes_aes_irq_raw_in_fifo_not_full_Msk   (0x40UL)
 
#define aes_aes_irq_raw_in_fifo_full_Pos   (5UL)
 
#define aes_aes_irq_raw_in_fifo_full_Msk   (0x20UL)
 
#define aes_aes_irq_raw_in_fifo_not_empty_Pos   (4UL)
 
#define aes_aes_irq_raw_in_fifo_not_empty_Msk   (0x10UL)
 
#define aes_aes_irq_raw_in_fifo_empty_Pos   (3UL)
 
#define aes_aes_irq_raw_in_fifo_empty_Msk   (0x8UL)
 
#define aes_aes_irq_raw_in_fifo_wm_Pos   (2UL)
 
#define aes_aes_irq_raw_in_fifo_wm_Msk   (0x4UL)
 
#define aes_aes_irq_raw_op_ready_Pos   (1UL)
 
#define aes_aes_irq_raw_op_ready_Msk   (0x2UL)
 
#define aes_aes_irq_raw_key_exp_ready_Pos   (0UL)
 
#define aes_aes_irq_raw_key_exp_ready_Msk   (0x1UL)
 
#define aes_aes_irq_masked_bf_align0_Pos   (16UL)
 
#define aes_aes_irq_masked_bf_align0_Msk   (0xffff0000UL)
 
#define aes_aes_irq_masked_out_fifo_overflow_Pos   (15UL)
 
#define aes_aes_irq_masked_out_fifo_overflow_Msk   (0x8000UL)
 
#define aes_aes_irq_masked_out_fifo_underrun_Pos   (14UL)
 
#define aes_aes_irq_masked_out_fifo_underrun_Msk   (0x4000UL)
 
#define aes_aes_irq_masked_out_fifo_not_full_Pos   (13UL)
 
#define aes_aes_irq_masked_out_fifo_not_full_Msk   (0x2000UL)
 
#define aes_aes_irq_masked_out_fifo_full_Pos   (12UL)
 
#define aes_aes_irq_masked_out_fifo_full_Msk   (0x1000UL)
 
#define aes_aes_irq_masked_out_fifo_not_empty_Pos   (11UL)
 
#define aes_aes_irq_masked_out_fifo_not_empty_Msk   (0x800UL)
 
#define aes_aes_irq_masked_out_fifo_empty_Pos   (10UL)
 
#define aes_aes_irq_masked_out_fifo_empty_Msk   (0x400UL)
 
#define aes_aes_irq_masked_out_fifo_wm_Pos   (9UL)
 
#define aes_aes_irq_masked_out_fifo_wm_Msk   (0x200UL)
 
#define aes_aes_irq_masked_in_fifo_overflow_Pos   (8UL)
 
#define aes_aes_irq_masked_in_fifo_overflow_Msk   (0x100UL)
 
#define aes_aes_irq_masked_in_fifo_underrun_Pos   (7UL)
 
#define aes_aes_irq_masked_in_fifo_underrun_Msk   (0x80UL)
 
#define aes_aes_irq_masked_in_fifo_not_full_Pos   (6UL)
 
#define aes_aes_irq_masked_in_fifo_not_full_Msk   (0x40UL)
 
#define aes_aes_irq_masked_in_fifo_full_Pos   (5UL)
 
#define aes_aes_irq_masked_in_fifo_full_Msk   (0x20UL)
 
#define aes_aes_irq_masked_in_fifo_not_empty_Pos   (4UL)
 
#define aes_aes_irq_masked_in_fifo_not_empty_Msk   (0x10UL)
 
#define aes_aes_irq_masked_in_fifo_empty_Pos   (3UL)
 
#define aes_aes_irq_masked_in_fifo_empty_Msk   (0x8UL)
 
#define aes_aes_irq_masked_in_fifo_wm_Pos   (2UL)
 
#define aes_aes_irq_masked_in_fifo_wm_Msk   (0x4UL)
 
#define aes_aes_irq_masked_op_ready_Pos   (1UL)
 
#define aes_aes_irq_masked_op_ready_Msk   (0x2UL)
 
#define aes_aes_irq_masked_key_exp_ready_Pos   (0UL)
 
#define aes_aes_irq_masked_key_exp_ready_Msk   (0x1UL)
 
#define aes_aes_irq_msk_set_bf_align0_Pos   (16UL)
 
#define aes_aes_irq_msk_set_bf_align0_Msk   (0xffff0000UL)
 
#define aes_aes_irq_msk_set_out_fifo_overflow_Pos   (15UL)
 
#define aes_aes_irq_msk_set_out_fifo_overflow_Msk   (0x8000UL)
 
#define aes_aes_irq_msk_set_out_fifo_underrun_Pos   (14UL)
 
#define aes_aes_irq_msk_set_out_fifo_underrun_Msk   (0x4000UL)
 
#define aes_aes_irq_msk_set_out_fifo_not_full_Pos   (13UL)
 
#define aes_aes_irq_msk_set_out_fifo_not_full_Msk   (0x2000UL)
 
#define aes_aes_irq_msk_set_out_fifo_full_Pos   (12UL)
 
#define aes_aes_irq_msk_set_out_fifo_full_Msk   (0x1000UL)
 
#define aes_aes_irq_msk_set_out_fifo_not_empty_Pos   (11UL)
 
#define aes_aes_irq_msk_set_out_fifo_not_empty_Msk   (0x800UL)
 
#define aes_aes_irq_msk_set_out_fifo_empty_Pos   (10UL)
 
#define aes_aes_irq_msk_set_out_fifo_empty_Msk   (0x400UL)
 
#define aes_aes_irq_msk_set_out_fifo_wm_Pos   (9UL)
 
#define aes_aes_irq_msk_set_out_fifo_wm_Msk   (0x200UL)
 
#define aes_aes_irq_msk_set_in_fifo_overflow_Pos   (8UL)
 
#define aes_aes_irq_msk_set_in_fifo_overflow_Msk   (0x100UL)
 
#define aes_aes_irq_msk_set_in_fifo_underrun_Pos   (7UL)
 
#define aes_aes_irq_msk_set_in_fifo_underrun_Msk   (0x80UL)
 
#define aes_aes_irq_msk_set_in_fifo_not_full_Pos   (6UL)
 
#define aes_aes_irq_msk_set_in_fifo_not_full_Msk   (0x40UL)
 
#define aes_aes_irq_msk_set_in_fifo_full_Pos   (5UL)
 
#define aes_aes_irq_msk_set_in_fifo_full_Msk   (0x20UL)
 
#define aes_aes_irq_msk_set_in_fifo_not_empty_Pos   (4UL)
 
#define aes_aes_irq_msk_set_in_fifo_not_empty_Msk   (0x10UL)
 
#define aes_aes_irq_msk_set_in_fifo_empty_Pos   (3UL)
 
#define aes_aes_irq_msk_set_in_fifo_empty_Msk   (0x8UL)
 
#define aes_aes_irq_msk_set_in_fifo_wm_Pos   (2UL)
 
#define aes_aes_irq_msk_set_in_fifo_wm_Msk   (0x4UL)
 
#define aes_aes_irq_msk_set_op_ready_Pos   (1UL)
 
#define aes_aes_irq_msk_set_op_ready_Msk   (0x2UL)
 
#define aes_aes_irq_msk_set_key_exp_ready_Pos   (0UL)
 
#define aes_aes_irq_msk_set_key_exp_ready_Msk   (0x1UL)
 
#define aes_aes_irq_msk_reset_bf_align0_Pos   (16UL)
 
#define aes_aes_irq_msk_reset_bf_align0_Msk   (0xffff0000UL)
 
#define aes_aes_irq_msk_reset_out_fifo_overflow_Pos   (15UL)
 
#define aes_aes_irq_msk_reset_out_fifo_overflow_Msk   (0x8000UL)
 
#define aes_aes_irq_msk_reset_out_fifo_underrun_Pos   (14UL)
 
#define aes_aes_irq_msk_reset_out_fifo_underrun_Msk   (0x4000UL)
 
#define aes_aes_irq_msk_reset_out_fifo_not_full_Pos   (13UL)
 
#define aes_aes_irq_msk_reset_out_fifo_not_full_Msk   (0x2000UL)
 
#define aes_aes_irq_msk_reset_out_fifo_full_Pos   (12UL)
 
#define aes_aes_irq_msk_reset_out_fifo_full_Msk   (0x1000UL)
 
#define aes_aes_irq_msk_reset_out_fifo_not_empty_Pos   (11UL)
 
#define aes_aes_irq_msk_reset_out_fifo_not_empty_Msk   (0x800UL)
 
#define aes_aes_irq_msk_reset_out_fifo_empty_Pos   (10UL)
 
#define aes_aes_irq_msk_reset_out_fifo_empty_Msk   (0x400UL)
 
#define aes_aes_irq_msk_reset_out_fifo_wm_Pos   (9UL)
 
#define aes_aes_irq_msk_reset_out_fifo_wm_Msk   (0x200UL)
 
#define aes_aes_irq_msk_reset_in_fifo_overflow_Pos   (8UL)
 
#define aes_aes_irq_msk_reset_in_fifo_overflow_Msk   (0x100UL)
 
#define aes_aes_irq_msk_reset_in_fifo_underrun_Pos   (7UL)
 
#define aes_aes_irq_msk_reset_in_fifo_underrun_Msk   (0x80UL)
 
#define aes_aes_irq_msk_reset_in_fifo_not_full_Pos   (6UL)
 
#define aes_aes_irq_msk_reset_in_fifo_not_full_Msk   (0x40UL)
 
#define aes_aes_irq_msk_reset_in_fifo_full_Pos   (5UL)
 
#define aes_aes_irq_msk_reset_in_fifo_full_Msk   (0x20UL)
 
#define aes_aes_irq_msk_reset_in_fifo_not_empty_Pos   (4UL)
 
#define aes_aes_irq_msk_reset_in_fifo_not_empty_Msk   (0x10UL)
 
#define aes_aes_irq_msk_reset_in_fifo_empty_Pos   (3UL)
 
#define aes_aes_irq_msk_reset_in_fifo_empty_Msk   (0x8UL)
 
#define aes_aes_irq_msk_reset_in_fifo_wm_Pos   (2UL)
 
#define aes_aes_irq_msk_reset_in_fifo_wm_Msk   (0x4UL)
 
#define aes_aes_irq_msk_reset_op_ready_Pos   (1UL)
 
#define aes_aes_irq_msk_reset_op_ready_Msk   (0x2UL)
 
#define aes_aes_irq_msk_reset_key_exp_ready_Pos   (0UL)
 
#define aes_aes_irq_msk_reset_key_exp_ready_Msk   (0x1UL)
 
#define aes_aes_key0_val_Pos   (0UL)
 
#define aes_aes_key0_val_Msk   (0xffffffffUL)
 
#define aes_aes_key1_val_Pos   (0UL)
 
#define aes_aes_key1_val_Msk   (0xffffffffUL)
 
#define aes_aes_key2_val_Pos   (0UL)
 
#define aes_aes_key2_val_Msk   (0xffffffffUL)
 
#define aes_aes_key3_val_Pos   (0UL)
 
#define aes_aes_key3_val_Msk   (0xffffffffUL)
 
#define aes_aes_key4_val_Pos   (0UL)
 
#define aes_aes_key4_val_Msk   (0xffffffffUL)
 
#define aes_aes_key5_val_Pos   (0UL)
 
#define aes_aes_key5_val_Msk   (0xffffffffUL)
 
#define aes_aes_key6_val_Pos   (0UL)
 
#define aes_aes_key6_val_Msk   (0xffffffffUL)
 
#define aes_aes_key7_val_Pos   (0UL)
 
#define aes_aes_key7_val_Msk   (0xffffffffUL)
 
#define aes_aes_din_val_Pos   (0UL)
 
#define aes_aes_din_val_Msk   (0xffffffffUL)
 
#define aes_aes_dout_val_Pos   (0UL)
 
#define aes_aes_dout_val_Msk   (0xffffffffUL)
 
#define random_random_init_val_Pos   (0UL)
 
#define random_random_init_val_Msk   (0xffffffffUL)
 
#define random_random_random_val_Pos   (0UL)
 
#define random_random_random_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_cmd_src_addr_x_Pos   (27UL)
 
#define mtgy_mtgy_cmd_src_addr_x_Msk   (0xf8000000UL)
 
#define mtgy_mtgy_cmd_src_addr_e_Pos   (22UL)
 
#define mtgy_mtgy_cmd_src_addr_e_Msk   (0x7c00000UL)
 
#define mtgy_mtgy_cmd_dest_addr_Pos   (17UL)
 
#define mtgy_mtgy_cmd_dest_addr_Msk   (0x3e0000UL)
 
#define mtgy_mtgy_cmd_src_addr_Pos   (12UL)
 
#define mtgy_mtgy_cmd_src_addr_Msk   (0x1f000UL)
 
#define mtgy_mtgy_cmd_op_Pos   (8UL)
 
#define mtgy_mtgy_cmd_op_Msk   (0xf00UL)
 
#define mtgy_mtgy_cmd_precision_Pos   (4UL)
 
#define mtgy_mtgy_cmd_precision_Msk   (0xf0UL)
 
#define mtgy_mtgy_cmd_bf_align0_Pos   (3UL)
 
#define mtgy_mtgy_cmd_bf_align0_Msk   (0x8UL)
 
#define mtgy_mtgy_cmd_f_sel_Pos   (2UL)
 
#define mtgy_mtgy_cmd_f_sel_Msk   (0x4UL)
 
#define mtgy_mtgy_cmd_abort_Pos   (1UL)
 
#define mtgy_mtgy_cmd_abort_Msk   (0x2UL)
 
#define mtgy_mtgy_cmd_start_Pos   (0UL)
 
#define mtgy_mtgy_cmd_start_Msk   (0x1UL)
 
#define mtgy_mtgy_stat_bf_align0_Pos   (1UL)
 
#define mtgy_mtgy_stat_bf_align0_Msk   (0xfffffffeUL)
 
#define mtgy_mtgy_stat_done_Pos   (0UL)
 
#define mtgy_mtgy_stat_done_Msk   (0x1UL)
 
#define mtgy_mtgy_irq_raw_bf_align0_Pos   (1UL)
 
#define mtgy_mtgy_irq_raw_bf_align0_Msk   (0xfffffffeUL)
 
#define mtgy_mtgy_irq_raw_done_Pos   (0UL)
 
#define mtgy_mtgy_irq_raw_done_Msk   (0x1UL)
 
#define mtgy_mtgy_irq_masked_bf_align0_Pos   (1UL)
 
#define mtgy_mtgy_irq_masked_bf_align0_Msk   (0xfffffffeUL)
 
#define mtgy_mtgy_irq_masked_done_Pos   (0UL)
 
#define mtgy_mtgy_irq_masked_done_Msk   (0x1UL)
 
#define mtgy_mtgy_irq_msk_set_bf_align0_Pos   (1UL)
 
#define mtgy_mtgy_irq_msk_set_bf_align0_Msk   (0xfffffffeUL)
 
#define mtgy_mtgy_irq_msk_set_done_Pos   (0UL)
 
#define mtgy_mtgy_irq_msk_set_done_Msk   (0x1UL)
 
#define mtgy_mtgy_irq_msk_reset_bf_align0_Pos   (1UL)
 
#define mtgy_mtgy_irq_msk_reset_bf_align0_Msk   (0xfffffffeUL)
 
#define mtgy_mtgy_irq_msk_reset_done_Pos   (0UL)
 
#define mtgy_mtgy_irq_msk_reset_done_Msk   (0x1UL)
 
#define mtgy_mtgy_op_tc0_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc0_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc1_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc1_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc2_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc2_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc3_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc3_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc4_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc4_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc5_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc5_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc6_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc6_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc7_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc7_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc8_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc8_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc9_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc9_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc10_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc10_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc11_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc11_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc12_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc12_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc13_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc13_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc14_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc14_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc15_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc15_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc16_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc16_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc17_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc17_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc18_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc18_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc19_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc19_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc20_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc20_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc21_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc21_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc22_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc22_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc23_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc23_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc24_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc24_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc25_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc25_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc26_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc26_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc27_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc27_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc28_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc28_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc29_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc29_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc30_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc30_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc31_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc31_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc32_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc32_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc33_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc33_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc34_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc34_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc35_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc35_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc36_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc36_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc37_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc37_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc38_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc38_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc39_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc39_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc40_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc40_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc41_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc41_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc42_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc42_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc43_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc43_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc44_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc44_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc45_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc45_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc46_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc46_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc47_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc47_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc48_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc48_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc49_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc49_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc50_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc50_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc51_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc51_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc52_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc52_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc53_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc53_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc54_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc54_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc55_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc55_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc56_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc56_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc57_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc57_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc58_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc58_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc59_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc59_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc60_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc60_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc61_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc61_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc62_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc62_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc63_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc63_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc64_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc64_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc65_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc65_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc66_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc66_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc67_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc67_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc68_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc68_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc69_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc69_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc70_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc70_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc71_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc71_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc72_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc72_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc73_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc73_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc74_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc74_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc75_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc75_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc76_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc76_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc77_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc77_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc78_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc78_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc79_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc79_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc80_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc80_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc81_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc81_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc82_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc82_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc83_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc83_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc84_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc84_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc85_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc85_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc86_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc86_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc87_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc87_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc88_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc88_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc89_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc89_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc90_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc90_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc91_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc91_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc92_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc92_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc93_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc93_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc94_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc94_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc95_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc95_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc96_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc96_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc97_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc97_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc98_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc98_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc99_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc99_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc100_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc100_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc101_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc101_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc102_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc102_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc103_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc103_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc104_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc104_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc105_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc105_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc106_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc106_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc107_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc107_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc108_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc108_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc109_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc109_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc110_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc110_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc111_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc111_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc112_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc112_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc113_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc113_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc114_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc114_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc115_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc115_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc116_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc116_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc117_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc117_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc118_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc118_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc119_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc119_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc120_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc120_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc121_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc121_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc122_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc122_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc123_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc123_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc124_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc124_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc125_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc125_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc126_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc126_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_tc127_val_Pos   (0UL)
 
#define mtgy_mtgy_op_tc127_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts0_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts0_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts1_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts1_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts2_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts2_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts3_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts3_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts4_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts4_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts5_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts5_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts6_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts6_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts7_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts7_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts8_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts8_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts9_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts9_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts10_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts10_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts11_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts11_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts12_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts12_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts13_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts13_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts14_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts14_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts15_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts15_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts16_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts16_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts17_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts17_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts18_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts18_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts19_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts19_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts20_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts20_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts21_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts21_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts22_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts22_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts23_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts23_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts24_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts24_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts25_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts25_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts26_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts26_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts27_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts27_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts28_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts28_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts29_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts29_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts30_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts30_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts31_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts31_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts32_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts32_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts33_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts33_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts34_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts34_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts35_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts35_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts36_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts36_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts37_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts37_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts38_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts38_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts39_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts39_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts40_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts40_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts41_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts41_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts42_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts42_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts43_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts43_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts44_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts44_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts45_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts45_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts46_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts46_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts47_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts47_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts48_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts48_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts49_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts49_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts50_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts50_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts51_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts51_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts52_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts52_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts53_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts53_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts54_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts54_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts55_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts55_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts56_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts56_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts57_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts57_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts58_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts58_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts59_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts59_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts60_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts60_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts61_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts61_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts62_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts62_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts63_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts63_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts64_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts64_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts65_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts65_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts66_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts66_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts67_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts67_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts68_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts68_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts69_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts69_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts70_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts70_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts71_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts71_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts72_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts72_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts73_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts73_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts74_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts74_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts75_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts75_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts76_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts76_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts77_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts77_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts78_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts78_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts79_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts79_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts80_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts80_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts81_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts81_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts82_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts82_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts83_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts83_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts84_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts84_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts85_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts85_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts86_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts86_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts87_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts87_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts88_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts88_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts89_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts89_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts90_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts90_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts91_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts91_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts92_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts92_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts93_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts93_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts94_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts94_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts95_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts95_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts96_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts96_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts97_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts97_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts98_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts98_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts99_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts99_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts100_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts100_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts101_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts101_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts102_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts102_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts103_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts103_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts104_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts104_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts105_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts105_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts106_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts106_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts107_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts107_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts108_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts108_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts109_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts109_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts110_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts110_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts111_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts111_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts112_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts112_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts113_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts113_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts114_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts114_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts115_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts115_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts116_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts116_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts117_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts117_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts118_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts118_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts119_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts119_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts120_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts120_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts121_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts121_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts122_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts122_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts123_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts123_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts124_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts124_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts125_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts125_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts126_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts126_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_ts127_val_Pos   (0UL)
 
#define mtgy_mtgy_op_ts127_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p0_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p0_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p1_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p1_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p2_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p2_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p3_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p3_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p4_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p4_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p5_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p5_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p6_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p6_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p7_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p7_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p8_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p8_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p9_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p9_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p10_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p10_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p11_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p11_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p12_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p12_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p13_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p13_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p14_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p14_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p15_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p15_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p16_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p16_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p17_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p17_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p18_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p18_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p19_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p19_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p20_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p20_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p21_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p21_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p22_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p22_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p23_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p23_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p24_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p24_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p25_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p25_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p26_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p26_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p27_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p27_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p28_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p28_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p29_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p29_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p30_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p30_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p31_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p31_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p32_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p32_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p33_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p33_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p34_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p34_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p35_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p35_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p36_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p36_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p37_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p37_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p38_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p38_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p39_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p39_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p40_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p40_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p41_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p41_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p42_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p42_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p43_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p43_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p44_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p44_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p45_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p45_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p46_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p46_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p47_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p47_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p48_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p48_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p49_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p49_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p50_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p50_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p51_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p51_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p52_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p52_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p53_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p53_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p54_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p54_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p55_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p55_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p56_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p56_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p57_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p57_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p58_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p58_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p59_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p59_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p60_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p60_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p61_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p61_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p62_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p62_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p63_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p63_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p64_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p64_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p65_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p65_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p66_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p66_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p67_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p67_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p68_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p68_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p69_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p69_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p70_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p70_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p71_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p71_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p72_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p72_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p73_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p73_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p74_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p74_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p75_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p75_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p76_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p76_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p77_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p77_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p78_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p78_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p79_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p79_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p80_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p80_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p81_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p81_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p82_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p82_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p83_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p83_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p84_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p84_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p85_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p85_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p86_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p86_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p87_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p87_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p88_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p88_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p89_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p89_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p90_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p90_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p91_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p91_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p92_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p92_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p93_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p93_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p94_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p94_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p95_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p95_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p96_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p96_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p97_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p97_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p98_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p98_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p99_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p99_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p100_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p100_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p101_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p101_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p102_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p102_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p103_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p103_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p104_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p104_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p105_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p105_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p106_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p106_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p107_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p107_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p108_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p108_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p109_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p109_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p110_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p110_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p111_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p111_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p112_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p112_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p113_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p113_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p114_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p114_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p115_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p115_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p116_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p116_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p117_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p117_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p118_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p118_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p119_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p119_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p120_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p120_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p121_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p121_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p122_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p122_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p123_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p123_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p124_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p124_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p125_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p125_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p126_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p126_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_p127_val_Pos   (0UL)
 
#define mtgy_mtgy_op_p127_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b0_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b0_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b1_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b1_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b2_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b2_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b3_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b3_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b4_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b4_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b5_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b5_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b6_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b6_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b7_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b7_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b8_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b8_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b9_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b9_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b10_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b10_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b11_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b11_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b12_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b12_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b13_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b13_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b14_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b14_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b15_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b15_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b16_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b16_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b17_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b17_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b18_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b18_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b19_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b19_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b20_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b20_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b21_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b21_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b22_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b22_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b23_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b23_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b24_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b24_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b25_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b25_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b26_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b26_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b27_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b27_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b28_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b28_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b29_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b29_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b30_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b30_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b31_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b31_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b32_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b32_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b33_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b33_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b34_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b34_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b35_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b35_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b36_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b36_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b37_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b37_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b38_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b38_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b39_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b39_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b40_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b40_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b41_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b41_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b42_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b42_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b43_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b43_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b44_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b44_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b45_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b45_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b46_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b46_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b47_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b47_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b48_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b48_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b49_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b49_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b50_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b50_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b51_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b51_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b52_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b52_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b53_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b53_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b54_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b54_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b55_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b55_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b56_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b56_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b57_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b57_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b58_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b58_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b59_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b59_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b60_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b60_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b61_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b61_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b62_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b62_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b63_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b63_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b64_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b64_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b65_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b65_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b66_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b66_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b67_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b67_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b68_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b68_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b69_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b69_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b70_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b70_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b71_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b71_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b72_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b72_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b73_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b73_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b74_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b74_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b75_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b75_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b76_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b76_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b77_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b77_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b78_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b78_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b79_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b79_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b80_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b80_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b81_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b81_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b82_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b82_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b83_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b83_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b84_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b84_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b85_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b85_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b86_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b86_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b87_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b87_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b88_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b88_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b89_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b89_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b90_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b90_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b91_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b91_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b92_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b92_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b93_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b93_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b94_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b94_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b95_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b95_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b96_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b96_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b97_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b97_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b98_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b98_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b99_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b99_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b100_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b100_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b101_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b101_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b102_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b102_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b103_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b103_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b104_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b104_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b105_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b105_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b106_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b106_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b107_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b107_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b108_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b108_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b109_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b109_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b110_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b110_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b111_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b111_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b112_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b112_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b113_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b113_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b114_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b114_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b115_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b115_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b116_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b116_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b117_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b117_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b118_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b118_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b119_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b119_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b120_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b120_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b121_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b121_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b122_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b122_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b123_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b123_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b124_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b124_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b125_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b125_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b126_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b126_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_b127_val_Pos   (0UL)
 
#define mtgy_mtgy_op_b127_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a0_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a0_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a1_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a1_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a2_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a2_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a3_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a3_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a4_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a4_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a5_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a5_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a6_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a6_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a7_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a7_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a8_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a8_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a9_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a9_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a10_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a10_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a11_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a11_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a12_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a12_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a13_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a13_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a14_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a14_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a15_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a15_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a16_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a16_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a17_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a17_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a18_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a18_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a19_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a19_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a20_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a20_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a21_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a21_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a22_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a22_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a23_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a23_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a24_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a24_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a25_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a25_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a26_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a26_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a27_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a27_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a28_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a28_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a29_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a29_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a30_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a30_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a31_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a31_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a32_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a32_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a33_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a33_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a34_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a34_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a35_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a35_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a36_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a36_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a37_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a37_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a38_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a38_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a39_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a39_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a40_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a40_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a41_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a41_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a42_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a42_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a43_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a43_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a44_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a44_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a45_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a45_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a46_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a46_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a47_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a47_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a48_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a48_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a49_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a49_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a50_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a50_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a51_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a51_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a52_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a52_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a53_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a53_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a54_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a54_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a55_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a55_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a56_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a56_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a57_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a57_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a58_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a58_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a59_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a59_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a60_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a60_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a61_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a61_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a62_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a62_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a63_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a63_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a64_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a64_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a65_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a65_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a66_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a66_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a67_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a67_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a68_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a68_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a69_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a69_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a70_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a70_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a71_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a71_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a72_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a72_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a73_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a73_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a74_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a74_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a75_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a75_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a76_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a76_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a77_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a77_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a78_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a78_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a79_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a79_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a80_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a80_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a81_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a81_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a82_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a82_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a83_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a83_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a84_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a84_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a85_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a85_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a86_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a86_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a87_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a87_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a88_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a88_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a89_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a89_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a90_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a90_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a91_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a91_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a92_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a92_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a93_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a93_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a94_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a94_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a95_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a95_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a96_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a96_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a97_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a97_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a98_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a98_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a99_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a99_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a100_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a100_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a101_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a101_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a102_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a102_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a103_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a103_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a104_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a104_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a105_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a105_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a106_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a106_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a107_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a107_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a108_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a108_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a109_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a109_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a110_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a110_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a111_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a111_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a112_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a112_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a113_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a113_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a114_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a114_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a115_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a115_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a116_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a116_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a117_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a117_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a118_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a118_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a119_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a119_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a120_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a120_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a121_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a121_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a122_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a122_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a123_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a123_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a124_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a124_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a125_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a125_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a126_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a126_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_a127_val_Pos   (0UL)
 
#define mtgy_mtgy_op_a127_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e0_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e0_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e1_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e1_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e2_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e2_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e3_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e3_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e4_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e4_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e5_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e5_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e6_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e6_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e7_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e7_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e8_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e8_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e9_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e9_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e10_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e10_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e11_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e11_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e12_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e12_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e13_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e13_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e14_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e14_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e15_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e15_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e16_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e16_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e17_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e17_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e18_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e18_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e19_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e19_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e20_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e20_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e21_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e21_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e22_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e22_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e23_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e23_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e24_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e24_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e25_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e25_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e26_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e26_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e27_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e27_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e28_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e28_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e29_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e29_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e30_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e30_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e31_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e31_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e32_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e32_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e33_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e33_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e34_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e34_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e35_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e35_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e36_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e36_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e37_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e37_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e38_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e38_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e39_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e39_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e40_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e40_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e41_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e41_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e42_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e42_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e43_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e43_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e44_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e44_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e45_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e45_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e46_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e46_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e47_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e47_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e48_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e48_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e49_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e49_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e50_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e50_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e51_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e51_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e52_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e52_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e53_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e53_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e54_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e54_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e55_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e55_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e56_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e56_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e57_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e57_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e58_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e58_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e59_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e59_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e60_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e60_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e61_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e61_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e62_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e62_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e63_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e63_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e64_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e64_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e65_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e65_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e66_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e66_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e67_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e67_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e68_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e68_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e69_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e69_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e70_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e70_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e71_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e71_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e72_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e72_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e73_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e73_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e74_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e74_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e75_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e75_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e76_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e76_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e77_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e77_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e78_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e78_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e79_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e79_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e80_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e80_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e81_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e81_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e82_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e82_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e83_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e83_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e84_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e84_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e85_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e85_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e86_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e86_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e87_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e87_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e88_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e88_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e89_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e89_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e90_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e90_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e91_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e91_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e92_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e92_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e93_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e93_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e94_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e94_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e95_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e95_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e96_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e96_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e97_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e97_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e98_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e98_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e99_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e99_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e100_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e100_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e101_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e101_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e102_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e102_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e103_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e103_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e104_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e104_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e105_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e105_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e106_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e106_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e107_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e107_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e108_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e108_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e109_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e109_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e110_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e110_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e111_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e111_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e112_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e112_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e113_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e113_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e114_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e114_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e115_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e115_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e116_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e116_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e117_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e117_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e118_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e118_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e119_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e119_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e120_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e120_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e121_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e121_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e122_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e122_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e123_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e123_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e124_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e124_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e125_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e125_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e126_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e126_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_e127_val_Pos   (0UL)
 
#define mtgy_mtgy_op_e127_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x0_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x0_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x1_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x1_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x2_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x2_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x3_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x3_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x4_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x4_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x5_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x5_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x6_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x6_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x7_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x7_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x8_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x8_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x9_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x9_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x10_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x10_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x11_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x11_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x12_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x12_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x13_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x13_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x14_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x14_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x15_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x15_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x16_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x16_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x17_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x17_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x18_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x18_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x19_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x19_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x20_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x20_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x21_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x21_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x22_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x22_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x23_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x23_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x24_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x24_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x25_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x25_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x26_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x26_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x27_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x27_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x28_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x28_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x29_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x29_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x30_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x30_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x31_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x31_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x32_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x32_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x33_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x33_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x34_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x34_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x35_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x35_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x36_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x36_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x37_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x37_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x38_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x38_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x39_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x39_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x40_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x40_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x41_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x41_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x42_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x42_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x43_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x43_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x44_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x44_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x45_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x45_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x46_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x46_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x47_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x47_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x48_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x48_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x49_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x49_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x50_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x50_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x51_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x51_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x52_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x52_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x53_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x53_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x54_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x54_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x55_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x55_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x56_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x56_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x57_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x57_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x58_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x58_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x59_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x59_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x60_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x60_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x61_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x61_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x62_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x62_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x63_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x63_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x64_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x64_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x65_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x65_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x66_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x66_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x67_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x67_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x68_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x68_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x69_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x69_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x70_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x70_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x71_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x71_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x72_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x72_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x73_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x73_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x74_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x74_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x75_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x75_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x76_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x76_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x77_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x77_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x78_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x78_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x79_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x79_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x80_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x80_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x81_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x81_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x82_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x82_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x83_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x83_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x84_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x84_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x85_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x85_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x86_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x86_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x87_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x87_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x88_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x88_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x89_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x89_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x90_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x90_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x91_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x91_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x92_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x92_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x93_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x93_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x94_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x94_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x95_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x95_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x96_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x96_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x97_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x97_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x98_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x98_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x99_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x99_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x100_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x100_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x101_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x101_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x102_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x102_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x103_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x103_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x104_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x104_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x105_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x105_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x106_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x106_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x107_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x107_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x108_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x108_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x109_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x109_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x110_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x110_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x111_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x111_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x112_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x112_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x113_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x113_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x114_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x114_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x115_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x115_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x116_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x116_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x117_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x117_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x118_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x118_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x119_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x119_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x120_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x120_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x121_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x121_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x122_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x122_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x123_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x123_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x124_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x124_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x125_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x125_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x126_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x126_val_Msk   (0xffffffffUL)
 
#define mtgy_mtgy_op_x127_val_Pos   (0UL)
 
#define mtgy_mtgy_op_x127_val_Msk   (0xffffffffUL)
 
#define nfifo_nfifo_config_base_config_Pos   (2UL)
 
#define nfifo_nfifo_config_base_config_Msk   (0xfffffffcUL)
 
#define nfifo_nfifo_config_bf_align0_Pos   (0UL)
 
#define nfifo_nfifo_config_bf_align0_Msk   (0x3UL)
 
#define nfifo_nfifo_irq_raw_bf_align0_Pos   (14UL)
 
#define nfifo_nfifo_irq_raw_bf_align0_Msk   (0xffffc000UL)
 
#define nfifo_nfifo_irq_raw_observe9_Pos   (13UL)
 
#define nfifo_nfifo_irq_raw_observe9_Msk   (0x2000UL)
 
#define nfifo_nfifo_irq_raw_observe8_Pos   (12UL)
 
#define nfifo_nfifo_irq_raw_observe8_Msk   (0x1000UL)
 
#define nfifo_nfifo_irq_raw_observe7_Pos   (11UL)
 
#define nfifo_nfifo_irq_raw_observe7_Msk   (0x800UL)
 
#define nfifo_nfifo_irq_raw_observe6_Pos   (10UL)
 
#define nfifo_nfifo_irq_raw_observe6_Msk   (0x400UL)
 
#define nfifo_nfifo_irq_raw_observe5_Pos   (9UL)
 
#define nfifo_nfifo_irq_raw_observe5_Msk   (0x200UL)
 
#define nfifo_nfifo_irq_raw_observe4_Pos   (8UL)
 
#define nfifo_nfifo_irq_raw_observe4_Msk   (0x100UL)
 
#define nfifo_nfifo_irq_raw_observe3_Pos   (7UL)
 
#define nfifo_nfifo_irq_raw_observe3_Msk   (0x80UL)
 
#define nfifo_nfifo_irq_raw_observe2_Pos   (6UL)
 
#define nfifo_nfifo_irq_raw_observe2_Msk   (0x40UL)
 
#define nfifo_nfifo_irq_raw_observe1_Pos   (5UL)
 
#define nfifo_nfifo_irq_raw_observe1_Msk   (0x20UL)
 
#define nfifo_nfifo_irq_raw_observe0_Pos   (4UL)
 
#define nfifo_nfifo_irq_raw_observe0_Msk   (0x10UL)
 
#define nfifo_nfifo_irq_raw_fifo_active_Pos   (3UL)
 
#define nfifo_nfifo_irq_raw_fifo_active_Msk   (0x8UL)
 
#define nfifo_nfifo_irq_raw_write_Pos   (2UL)
 
#define nfifo_nfifo_irq_raw_write_Msk   (0x4UL)
 
#define nfifo_nfifo_irq_raw_read_Pos   (1UL)
 
#define nfifo_nfifo_irq_raw_read_Msk   (0x2UL)
 
#define nfifo_nfifo_irq_raw_ahbl_error_Pos   (0UL)
 
#define nfifo_nfifo_irq_raw_ahbl_error_Msk   (0x1UL)
 
#define nfifo_nfifo_irq_arm_app_masked_bf_align0_Pos   (14UL)
 
#define nfifo_nfifo_irq_arm_app_masked_bf_align0_Msk   (0xffffc000UL)
 
#define nfifo_nfifo_irq_arm_app_masked_observe9_Pos   (13UL)
 
#define nfifo_nfifo_irq_arm_app_masked_observe9_Msk   (0x2000UL)
 
#define nfifo_nfifo_irq_arm_app_masked_observe8_Pos   (12UL)
 
#define nfifo_nfifo_irq_arm_app_masked_observe8_Msk   (0x1000UL)
 
#define nfifo_nfifo_irq_arm_app_masked_observe7_Pos   (11UL)
 
#define nfifo_nfifo_irq_arm_app_masked_observe7_Msk   (0x800UL)
 
#define nfifo_nfifo_irq_arm_app_masked_observe6_Pos   (10UL)
 
#define nfifo_nfifo_irq_arm_app_masked_observe6_Msk   (0x400UL)
 
#define nfifo_nfifo_irq_arm_app_masked_observe5_Pos   (9UL)
 
#define nfifo_nfifo_irq_arm_app_masked_observe5_Msk   (0x200UL)
 
#define nfifo_nfifo_irq_arm_app_masked_observe4_Pos   (8UL)
 
#define nfifo_nfifo_irq_arm_app_masked_observe4_Msk   (0x100UL)
 
#define nfifo_nfifo_irq_arm_app_masked_observe3_Pos   (7UL)
 
#define nfifo_nfifo_irq_arm_app_masked_observe3_Msk   (0x80UL)
 
#define nfifo_nfifo_irq_arm_app_masked_observe2_Pos   (6UL)
 
#define nfifo_nfifo_irq_arm_app_masked_observe2_Msk   (0x40UL)
 
#define nfifo_nfifo_irq_arm_app_masked_observe1_Pos   (5UL)
 
#define nfifo_nfifo_irq_arm_app_masked_observe1_Msk   (0x20UL)
 
#define nfifo_nfifo_irq_arm_app_masked_observe0_Pos   (4UL)
 
#define nfifo_nfifo_irq_arm_app_masked_observe0_Msk   (0x10UL)
 
#define nfifo_nfifo_irq_arm_app_masked_fifo_active_Pos   (3UL)
 
#define nfifo_nfifo_irq_arm_app_masked_fifo_active_Msk   (0x8UL)
 
#define nfifo_nfifo_irq_arm_app_masked_write_Pos   (2UL)
 
#define nfifo_nfifo_irq_arm_app_masked_write_Msk   (0x4UL)
 
#define nfifo_nfifo_irq_arm_app_masked_read_Pos   (1UL)
 
#define nfifo_nfifo_irq_arm_app_masked_read_Msk   (0x2UL)
 
#define nfifo_nfifo_irq_arm_app_masked_ahbl_error_Pos   (0UL)
 
#define nfifo_nfifo_irq_arm_app_masked_ahbl_error_Msk   (0x1UL)
 
#define nfifo_nfifo_irq_arm_app_msk_set_bf_align0_Pos   (14UL)
 
#define nfifo_nfifo_irq_arm_app_msk_set_bf_align0_Msk   (0xffffc000UL)
 
#define nfifo_nfifo_irq_arm_app_msk_set_observe9_Pos   (13UL)
 
#define nfifo_nfifo_irq_arm_app_msk_set_observe9_Msk   (0x2000UL)
 
#define nfifo_nfifo_irq_arm_app_msk_set_observe8_Pos   (12UL)
 
#define nfifo_nfifo_irq_arm_app_msk_set_observe8_Msk   (0x1000UL)
 
#define nfifo_nfifo_irq_arm_app_msk_set_observe7_Pos   (11UL)
 
#define nfifo_nfifo_irq_arm_app_msk_set_observe7_Msk   (0x800UL)
 
#define nfifo_nfifo_irq_arm_app_msk_set_observe6_Pos   (10UL)
 
#define nfifo_nfifo_irq_arm_app_msk_set_observe6_Msk   (0x400UL)
 
#define nfifo_nfifo_irq_arm_app_msk_set_observe5_Pos   (9UL)
 
#define nfifo_nfifo_irq_arm_app_msk_set_observe5_Msk   (0x200UL)
 
#define nfifo_nfifo_irq_arm_app_msk_set_observe4_Pos   (8UL)
 
#define nfifo_nfifo_irq_arm_app_msk_set_observe4_Msk   (0x100UL)
 
#define nfifo_nfifo_irq_arm_app_msk_set_observe3_Pos   (7UL)
 
#define nfifo_nfifo_irq_arm_app_msk_set_observe3_Msk   (0x80UL)
 
#define nfifo_nfifo_irq_arm_app_msk_set_observe2_Pos   (6UL)
 
#define nfifo_nfifo_irq_arm_app_msk_set_observe2_Msk   (0x40UL)
 
#define nfifo_nfifo_irq_arm_app_msk_set_observe1_Pos   (5UL)
 
#define nfifo_nfifo_irq_arm_app_msk_set_observe1_Msk   (0x20UL)
 
#define nfifo_nfifo_irq_arm_app_msk_set_observe0_Pos   (4UL)
 
#define nfifo_nfifo_irq_arm_app_msk_set_observe0_Msk   (0x10UL)
 
#define nfifo_nfifo_irq_arm_app_msk_set_fifo_active_Pos   (3UL)
 
#define nfifo_nfifo_irq_arm_app_msk_set_fifo_active_Msk   (0x8UL)
 
#define nfifo_nfifo_irq_arm_app_msk_set_write_Pos   (2UL)
 
#define nfifo_nfifo_irq_arm_app_msk_set_write_Msk   (0x4UL)
 
#define nfifo_nfifo_irq_arm_app_msk_set_read_Pos   (1UL)
 
#define nfifo_nfifo_irq_arm_app_msk_set_read_Msk   (0x2UL)
 
#define nfifo_nfifo_irq_arm_app_msk_set_ahbl_error_Pos   (0UL)
 
#define nfifo_nfifo_irq_arm_app_msk_set_ahbl_error_Msk   (0x1UL)
 
#define nfifo_nfifo_irq_arm_app_msk_reset_bf_align0_Pos   (14UL)
 
#define nfifo_nfifo_irq_arm_app_msk_reset_bf_align0_Msk   (0xffffc000UL)
 
#define nfifo_nfifo_irq_arm_app_msk_reset_observe9_Pos   (13UL)
 
#define nfifo_nfifo_irq_arm_app_msk_reset_observe9_Msk   (0x2000UL)
 
#define nfifo_nfifo_irq_arm_app_msk_reset_observe8_Pos   (12UL)
 
#define nfifo_nfifo_irq_arm_app_msk_reset_observe8_Msk   (0x1000UL)
 
#define nfifo_nfifo_irq_arm_app_msk_reset_observe7_Pos   (11UL)
 
#define nfifo_nfifo_irq_arm_app_msk_reset_observe7_Msk   (0x800UL)
 
#define nfifo_nfifo_irq_arm_app_msk_reset_observe6_Pos   (10UL)
 
#define nfifo_nfifo_irq_arm_app_msk_reset_observe6_Msk   (0x400UL)
 
#define nfifo_nfifo_irq_arm_app_msk_reset_observe5_Pos   (9UL)
 
#define nfifo_nfifo_irq_arm_app_msk_reset_observe5_Msk   (0x200UL)
 
#define nfifo_nfifo_irq_arm_app_msk_reset_observe4_Pos   (8UL)
 
#define nfifo_nfifo_irq_arm_app_msk_reset_observe4_Msk   (0x100UL)
 
#define nfifo_nfifo_irq_arm_app_msk_reset_observe3_Pos   (7UL)
 
#define nfifo_nfifo_irq_arm_app_msk_reset_observe3_Msk   (0x80UL)
 
#define nfifo_nfifo_irq_arm_app_msk_reset_observe2_Pos   (6UL)
 
#define nfifo_nfifo_irq_arm_app_msk_reset_observe2_Msk   (0x40UL)
 
#define nfifo_nfifo_irq_arm_app_msk_reset_observe1_Pos   (5UL)
 
#define nfifo_nfifo_irq_arm_app_msk_reset_observe1_Msk   (0x20UL)
 
#define nfifo_nfifo_irq_arm_app_msk_reset_observe0_Pos   (4UL)
 
#define nfifo_nfifo_irq_arm_app_msk_reset_observe0_Msk   (0x10UL)
 
#define nfifo_nfifo_irq_arm_app_msk_reset_fifo_active_Pos   (3UL)
 
#define nfifo_nfifo_irq_arm_app_msk_reset_fifo_active_Msk   (0x8UL)
 
#define nfifo_nfifo_irq_arm_app_msk_reset_write_Pos   (2UL)
 
#define nfifo_nfifo_irq_arm_app_msk_reset_write_Msk   (0x4UL)
 
#define nfifo_nfifo_irq_arm_app_msk_reset_read_Pos   (1UL)
 
#define nfifo_nfifo_irq_arm_app_msk_reset_read_Msk   (0x2UL)
 
#define nfifo_nfifo_irq_arm_app_msk_reset_ahbl_error_Pos   (0UL)
 
#define nfifo_nfifo_irq_arm_app_msk_reset_ahbl_error_Msk   (0x1UL)
 
#define nfifo_nfifo_irq_xpic_app_masked_bf_align0_Pos   (14UL)
 
#define nfifo_nfifo_irq_xpic_app_masked_bf_align0_Msk   (0xffffc000UL)
 
#define nfifo_nfifo_irq_xpic_app_masked_observe9_Pos   (13UL)
 
#define nfifo_nfifo_irq_xpic_app_masked_observe9_Msk   (0x2000UL)
 
#define nfifo_nfifo_irq_xpic_app_masked_observe8_Pos   (12UL)
 
#define nfifo_nfifo_irq_xpic_app_masked_observe8_Msk   (0x1000UL)
 
#define nfifo_nfifo_irq_xpic_app_masked_observe7_Pos   (11UL)
 
#define nfifo_nfifo_irq_xpic_app_masked_observe7_Msk   (0x800UL)
 
#define nfifo_nfifo_irq_xpic_app_masked_observe6_Pos   (10UL)
 
#define nfifo_nfifo_irq_xpic_app_masked_observe6_Msk   (0x400UL)
 
#define nfifo_nfifo_irq_xpic_app_masked_observe5_Pos   (9UL)
 
#define nfifo_nfifo_irq_xpic_app_masked_observe5_Msk   (0x200UL)
 
#define nfifo_nfifo_irq_xpic_app_masked_observe4_Pos   (8UL)
 
#define nfifo_nfifo_irq_xpic_app_masked_observe4_Msk   (0x100UL)
 
#define nfifo_nfifo_irq_xpic_app_masked_observe3_Pos   (7UL)
 
#define nfifo_nfifo_irq_xpic_app_masked_observe3_Msk   (0x80UL)
 
#define nfifo_nfifo_irq_xpic_app_masked_observe2_Pos   (6UL)
 
#define nfifo_nfifo_irq_xpic_app_masked_observe2_Msk   (0x40UL)
 
#define nfifo_nfifo_irq_xpic_app_masked_observe1_Pos   (5UL)
 
#define nfifo_nfifo_irq_xpic_app_masked_observe1_Msk   (0x20UL)
 
#define nfifo_nfifo_irq_xpic_app_masked_observe0_Pos   (4UL)
 
#define nfifo_nfifo_irq_xpic_app_masked_observe0_Msk   (0x10UL)
 
#define nfifo_nfifo_irq_xpic_app_masked_fifo_active_Pos   (3UL)
 
#define nfifo_nfifo_irq_xpic_app_masked_fifo_active_Msk   (0x8UL)
 
#define nfifo_nfifo_irq_xpic_app_masked_write_Pos   (2UL)
 
#define nfifo_nfifo_irq_xpic_app_masked_write_Msk   (0x4UL)
 
#define nfifo_nfifo_irq_xpic_app_masked_read_Pos   (1UL)
 
#define nfifo_nfifo_irq_xpic_app_masked_read_Msk   (0x2UL)
 
#define nfifo_nfifo_irq_xpic_app_masked_ahbl_error_Pos   (0UL)
 
#define nfifo_nfifo_irq_xpic_app_masked_ahbl_error_Msk   (0x1UL)
 
#define nfifo_nfifo_irq_xpic_app_msk_set_bf_align0_Pos   (14UL)
 
#define nfifo_nfifo_irq_xpic_app_msk_set_bf_align0_Msk   (0xffffc000UL)
 
#define nfifo_nfifo_irq_xpic_app_msk_set_observe9_Pos   (13UL)
 
#define nfifo_nfifo_irq_xpic_app_msk_set_observe9_Msk   (0x2000UL)
 
#define nfifo_nfifo_irq_xpic_app_msk_set_observe8_Pos   (12UL)
 
#define nfifo_nfifo_irq_xpic_app_msk_set_observe8_Msk   (0x1000UL)
 
#define nfifo_nfifo_irq_xpic_app_msk_set_observe7_Pos   (11UL)
 
#define nfifo_nfifo_irq_xpic_app_msk_set_observe7_Msk   (0x800UL)
 
#define nfifo_nfifo_irq_xpic_app_msk_set_observe6_Pos   (10UL)
 
#define nfifo_nfifo_irq_xpic_app_msk_set_observe6_Msk   (0x400UL)
 
#define nfifo_nfifo_irq_xpic_app_msk_set_observe5_Pos   (9UL)
 
#define nfifo_nfifo_irq_xpic_app_msk_set_observe5_Msk   (0x200UL)
 
#define nfifo_nfifo_irq_xpic_app_msk_set_observe4_Pos   (8UL)
 
#define nfifo_nfifo_irq_xpic_app_msk_set_observe4_Msk   (0x100UL)
 
#define nfifo_nfifo_irq_xpic_app_msk_set_observe3_Pos   (7UL)
 
#define nfifo_nfifo_irq_xpic_app_msk_set_observe3_Msk   (0x80UL)
 
#define nfifo_nfifo_irq_xpic_app_msk_set_observe2_Pos   (6UL)
 
#define nfifo_nfifo_irq_xpic_app_msk_set_observe2_Msk   (0x40UL)
 
#define nfifo_nfifo_irq_xpic_app_msk_set_observe1_Pos   (5UL)
 
#define nfifo_nfifo_irq_xpic_app_msk_set_observe1_Msk   (0x20UL)
 
#define nfifo_nfifo_irq_xpic_app_msk_set_observe0_Pos   (4UL)
 
#define nfifo_nfifo_irq_xpic_app_msk_set_observe0_Msk   (0x10UL)
 
#define nfifo_nfifo_irq_xpic_app_msk_set_fifo_active_Pos   (3UL)
 
#define nfifo_nfifo_irq_xpic_app_msk_set_fifo_active_Msk   (0x8UL)
 
#define nfifo_nfifo_irq_xpic_app_msk_set_write_Pos   (2UL)
 
#define nfifo_nfifo_irq_xpic_app_msk_set_write_Msk   (0x4UL)
 
#define nfifo_nfifo_irq_xpic_app_msk_set_read_Pos   (1UL)
 
#define nfifo_nfifo_irq_xpic_app_msk_set_read_Msk   (0x2UL)
 
#define nfifo_nfifo_irq_xpic_app_msk_set_ahbl_error_Pos   (0UL)
 
#define nfifo_nfifo_irq_xpic_app_msk_set_ahbl_error_Msk   (0x1UL)
 
#define nfifo_nfifo_irq_xpic_app_msk_reset_bf_align0_Pos   (14UL)
 
#define nfifo_nfifo_irq_xpic_app_msk_reset_bf_align0_Msk   (0xffffc000UL)
 
#define nfifo_nfifo_irq_xpic_app_msk_reset_observe9_Pos   (13UL)
 
#define nfifo_nfifo_irq_xpic_app_msk_reset_observe9_Msk   (0x2000UL)
 
#define nfifo_nfifo_irq_xpic_app_msk_reset_observe8_Pos   (12UL)
 
#define nfifo_nfifo_irq_xpic_app_msk_reset_observe8_Msk   (0x1000UL)
 
#define nfifo_nfifo_irq_xpic_app_msk_reset_observe7_Pos   (11UL)
 
#define nfifo_nfifo_irq_xpic_app_msk_reset_observe7_Msk   (0x800UL)
 
#define nfifo_nfifo_irq_xpic_app_msk_reset_observe6_Pos   (10UL)
 
#define nfifo_nfifo_irq_xpic_app_msk_reset_observe6_Msk   (0x400UL)
 
#define nfifo_nfifo_irq_xpic_app_msk_reset_observe5_Pos   (9UL)
 
#define nfifo_nfifo_irq_xpic_app_msk_reset_observe5_Msk   (0x200UL)
 
#define nfifo_nfifo_irq_xpic_app_msk_reset_observe4_Pos   (8UL)
 
#define nfifo_nfifo_irq_xpic_app_msk_reset_observe4_Msk   (0x100UL)
 
#define nfifo_nfifo_irq_xpic_app_msk_reset_observe3_Pos   (7UL)
 
#define nfifo_nfifo_irq_xpic_app_msk_reset_observe3_Msk   (0x80UL)
 
#define nfifo_nfifo_irq_xpic_app_msk_reset_observe2_Pos   (6UL)
 
#define nfifo_nfifo_irq_xpic_app_msk_reset_observe2_Msk   (0x40UL)
 
#define nfifo_nfifo_irq_xpic_app_msk_reset_observe1_Pos   (5UL)
 
#define nfifo_nfifo_irq_xpic_app_msk_reset_observe1_Msk   (0x20UL)
 
#define nfifo_nfifo_irq_xpic_app_msk_reset_observe0_Pos   (4UL)
 
#define nfifo_nfifo_irq_xpic_app_msk_reset_observe0_Msk   (0x10UL)
 
#define nfifo_nfifo_irq_xpic_app_msk_reset_fifo_active_Pos   (3UL)
 
#define nfifo_nfifo_irq_xpic_app_msk_reset_fifo_active_Msk   (0x8UL)
 
#define nfifo_nfifo_irq_xpic_app_msk_reset_write_Pos   (2UL)
 
#define nfifo_nfifo_irq_xpic_app_msk_reset_write_Msk   (0x4UL)
 
#define nfifo_nfifo_irq_xpic_app_msk_reset_read_Pos   (1UL)
 
#define nfifo_nfifo_irq_xpic_app_msk_reset_read_Msk   (0x2UL)
 
#define nfifo_nfifo_irq_xpic_app_msk_reset_ahbl_error_Pos   (0UL)
 
#define nfifo_nfifo_irq_xpic_app_msk_reset_ahbl_error_Msk   (0x1UL)
 
#define nfifo_nfifo_irq_observe0_bf_align1_Pos   (23UL)
 
#define nfifo_nfifo_irq_observe0_bf_align1_Msk   (0xff800000UL)
 
#define nfifo_nfifo_irq_observe0_full_Pos   (22UL)
 
#define nfifo_nfifo_irq_observe0_full_Msk   (0x400000UL)
 
#define nfifo_nfifo_irq_observe0_fmw_Pos   (21UL)
 
#define nfifo_nfifo_irq_observe0_fmw_Msk   (0x200000UL)
 
#define nfifo_nfifo_irq_observe0_ovfl_Pos   (20UL)
 
#define nfifo_nfifo_irq_observe0_ovfl_Msk   (0x100000UL)
 
#define nfifo_nfifo_irq_observe0_write_Pos   (19UL)
 
#define nfifo_nfifo_irq_observe0_write_Msk   (0x80000UL)
 
#define nfifo_nfifo_irq_observe0_empty_Pos   (18UL)
 
#define nfifo_nfifo_irq_observe0_empty_Msk   (0x40000UL)
 
#define nfifo_nfifo_irq_observe0_emw_Pos   (17UL)
 
#define nfifo_nfifo_irq_observe0_emw_Msk   (0x20000UL)
 
#define nfifo_nfifo_irq_observe0_undr_Pos   (16UL)
 
#define nfifo_nfifo_irq_observe0_undr_Msk   (0x10000UL)
 
#define nfifo_nfifo_irq_observe0_read_Pos   (15UL)
 
#define nfifo_nfifo_irq_observe0_read_Msk   (0x8000UL)
 
#define nfifo_nfifo_irq_observe0_bf_align0_Pos   (10UL)
 
#define nfifo_nfifo_irq_observe0_bf_align0_Msk   (0x7c00UL)
 
#define nfifo_nfifo_irq_observe0_fifonr_Pos   (0UL)
 
#define nfifo_nfifo_irq_observe0_fifonr_Msk   (0x3ffUL)
 
#define nfifo_nfifo_irq_observe1_bf_align1_Pos   (23UL)
 
#define nfifo_nfifo_irq_observe1_bf_align1_Msk   (0xff800000UL)
 
#define nfifo_nfifo_irq_observe1_full_Pos   (22UL)
 
#define nfifo_nfifo_irq_observe1_full_Msk   (0x400000UL)
 
#define nfifo_nfifo_irq_observe1_fmw_Pos   (21UL)
 
#define nfifo_nfifo_irq_observe1_fmw_Msk   (0x200000UL)
 
#define nfifo_nfifo_irq_observe1_ovfl_Pos   (20UL)
 
#define nfifo_nfifo_irq_observe1_ovfl_Msk   (0x100000UL)
 
#define nfifo_nfifo_irq_observe1_write_Pos   (19UL)
 
#define nfifo_nfifo_irq_observe1_write_Msk   (0x80000UL)
 
#define nfifo_nfifo_irq_observe1_empty_Pos   (18UL)
 
#define nfifo_nfifo_irq_observe1_empty_Msk   (0x40000UL)
 
#define nfifo_nfifo_irq_observe1_emw_Pos   (17UL)
 
#define nfifo_nfifo_irq_observe1_emw_Msk   (0x20000UL)
 
#define nfifo_nfifo_irq_observe1_undr_Pos   (16UL)
 
#define nfifo_nfifo_irq_observe1_undr_Msk   (0x10000UL)
 
#define nfifo_nfifo_irq_observe1_read_Pos   (15UL)
 
#define nfifo_nfifo_irq_observe1_read_Msk   (0x8000UL)
 
#define nfifo_nfifo_irq_observe1_bf_align0_Pos   (10UL)
 
#define nfifo_nfifo_irq_observe1_bf_align0_Msk   (0x7c00UL)
 
#define nfifo_nfifo_irq_observe1_fifonr_Pos   (0UL)
 
#define nfifo_nfifo_irq_observe1_fifonr_Msk   (0x3ffUL)
 
#define nfifo_nfifo_irq_observe2_bf_align1_Pos   (23UL)
 
#define nfifo_nfifo_irq_observe2_bf_align1_Msk   (0xff800000UL)
 
#define nfifo_nfifo_irq_observe2_full_Pos   (22UL)
 
#define nfifo_nfifo_irq_observe2_full_Msk   (0x400000UL)
 
#define nfifo_nfifo_irq_observe2_fmw_Pos   (21UL)
 
#define nfifo_nfifo_irq_observe2_fmw_Msk   (0x200000UL)
 
#define nfifo_nfifo_irq_observe2_ovfl_Pos   (20UL)
 
#define nfifo_nfifo_irq_observe2_ovfl_Msk   (0x100000UL)
 
#define nfifo_nfifo_irq_observe2_write_Pos   (19UL)
 
#define nfifo_nfifo_irq_observe2_write_Msk   (0x80000UL)
 
#define nfifo_nfifo_irq_observe2_empty_Pos   (18UL)
 
#define nfifo_nfifo_irq_observe2_empty_Msk   (0x40000UL)
 
#define nfifo_nfifo_irq_observe2_emw_Pos   (17UL)
 
#define nfifo_nfifo_irq_observe2_emw_Msk   (0x20000UL)
 
#define nfifo_nfifo_irq_observe2_undr_Pos   (16UL)
 
#define nfifo_nfifo_irq_observe2_undr_Msk   (0x10000UL)
 
#define nfifo_nfifo_irq_observe2_read_Pos   (15UL)
 
#define nfifo_nfifo_irq_observe2_read_Msk   (0x8000UL)
 
#define nfifo_nfifo_irq_observe2_bf_align0_Pos   (10UL)
 
#define nfifo_nfifo_irq_observe2_bf_align0_Msk   (0x7c00UL)
 
#define nfifo_nfifo_irq_observe2_fifonr_Pos   (0UL)
 
#define nfifo_nfifo_irq_observe2_fifonr_Msk   (0x3ffUL)
 
#define nfifo_nfifo_irq_observe3_bf_align1_Pos   (23UL)
 
#define nfifo_nfifo_irq_observe3_bf_align1_Msk   (0xff800000UL)
 
#define nfifo_nfifo_irq_observe3_full_Pos   (22UL)
 
#define nfifo_nfifo_irq_observe3_full_Msk   (0x400000UL)
 
#define nfifo_nfifo_irq_observe3_fmw_Pos   (21UL)
 
#define nfifo_nfifo_irq_observe3_fmw_Msk   (0x200000UL)
 
#define nfifo_nfifo_irq_observe3_ovfl_Pos   (20UL)
 
#define nfifo_nfifo_irq_observe3_ovfl_Msk   (0x100000UL)
 
#define nfifo_nfifo_irq_observe3_write_Pos   (19UL)
 
#define nfifo_nfifo_irq_observe3_write_Msk   (0x80000UL)
 
#define nfifo_nfifo_irq_observe3_empty_Pos   (18UL)
 
#define nfifo_nfifo_irq_observe3_empty_Msk   (0x40000UL)
 
#define nfifo_nfifo_irq_observe3_emw_Pos   (17UL)
 
#define nfifo_nfifo_irq_observe3_emw_Msk   (0x20000UL)
 
#define nfifo_nfifo_irq_observe3_undr_Pos   (16UL)
 
#define nfifo_nfifo_irq_observe3_undr_Msk   (0x10000UL)
 
#define nfifo_nfifo_irq_observe3_read_Pos   (15UL)
 
#define nfifo_nfifo_irq_observe3_read_Msk   (0x8000UL)
 
#define nfifo_nfifo_irq_observe3_bf_align0_Pos   (10UL)
 
#define nfifo_nfifo_irq_observe3_bf_align0_Msk   (0x7c00UL)
 
#define nfifo_nfifo_irq_observe3_fifonr_Pos   (0UL)
 
#define nfifo_nfifo_irq_observe3_fifonr_Msk   (0x3ffUL)
 
#define nfifo_nfifo_irq_observe4_bf_align1_Pos   (23UL)
 
#define nfifo_nfifo_irq_observe4_bf_align1_Msk   (0xff800000UL)
 
#define nfifo_nfifo_irq_observe4_full_Pos   (22UL)
 
#define nfifo_nfifo_irq_observe4_full_Msk   (0x400000UL)
 
#define nfifo_nfifo_irq_observe4_fmw_Pos   (21UL)
 
#define nfifo_nfifo_irq_observe4_fmw_Msk   (0x200000UL)
 
#define nfifo_nfifo_irq_observe4_ovfl_Pos   (20UL)
 
#define nfifo_nfifo_irq_observe4_ovfl_Msk   (0x100000UL)
 
#define nfifo_nfifo_irq_observe4_write_Pos   (19UL)
 
#define nfifo_nfifo_irq_observe4_write_Msk   (0x80000UL)
 
#define nfifo_nfifo_irq_observe4_empty_Pos   (18UL)
 
#define nfifo_nfifo_irq_observe4_empty_Msk   (0x40000UL)
 
#define nfifo_nfifo_irq_observe4_emw_Pos   (17UL)
 
#define nfifo_nfifo_irq_observe4_emw_Msk   (0x20000UL)
 
#define nfifo_nfifo_irq_observe4_undr_Pos   (16UL)
 
#define nfifo_nfifo_irq_observe4_undr_Msk   (0x10000UL)
 
#define nfifo_nfifo_irq_observe4_read_Pos   (15UL)
 
#define nfifo_nfifo_irq_observe4_read_Msk   (0x8000UL)
 
#define nfifo_nfifo_irq_observe4_bf_align0_Pos   (10UL)
 
#define nfifo_nfifo_irq_observe4_bf_align0_Msk   (0x7c00UL)
 
#define nfifo_nfifo_irq_observe4_fifonr_Pos   (0UL)
 
#define nfifo_nfifo_irq_observe4_fifonr_Msk   (0x3ffUL)
 
#define nfifo_nfifo_irq_observe5_bf_align1_Pos   (23UL)
 
#define nfifo_nfifo_irq_observe5_bf_align1_Msk   (0xff800000UL)
 
#define nfifo_nfifo_irq_observe5_full_Pos   (22UL)
 
#define nfifo_nfifo_irq_observe5_full_Msk   (0x400000UL)
 
#define nfifo_nfifo_irq_observe5_fmw_Pos   (21UL)
 
#define nfifo_nfifo_irq_observe5_fmw_Msk   (0x200000UL)
 
#define nfifo_nfifo_irq_observe5_ovfl_Pos   (20UL)
 
#define nfifo_nfifo_irq_observe5_ovfl_Msk   (0x100000UL)
 
#define nfifo_nfifo_irq_observe5_write_Pos   (19UL)
 
#define nfifo_nfifo_irq_observe5_write_Msk   (0x80000UL)
 
#define nfifo_nfifo_irq_observe5_empty_Pos   (18UL)
 
#define nfifo_nfifo_irq_observe5_empty_Msk   (0x40000UL)
 
#define nfifo_nfifo_irq_observe5_emw_Pos   (17UL)
 
#define nfifo_nfifo_irq_observe5_emw_Msk   (0x20000UL)
 
#define nfifo_nfifo_irq_observe5_undr_Pos   (16UL)
 
#define nfifo_nfifo_irq_observe5_undr_Msk   (0x10000UL)
 
#define nfifo_nfifo_irq_observe5_read_Pos   (15UL)
 
#define nfifo_nfifo_irq_observe5_read_Msk   (0x8000UL)
 
#define nfifo_nfifo_irq_observe5_bf_align0_Pos   (10UL)
 
#define nfifo_nfifo_irq_observe5_bf_align0_Msk   (0x7c00UL)
 
#define nfifo_nfifo_irq_observe5_fifonr_Pos   (0UL)
 
#define nfifo_nfifo_irq_observe5_fifonr_Msk   (0x3ffUL)
 
#define nfifo_nfifo_irq_observe6_bf_align1_Pos   (23UL)
 
#define nfifo_nfifo_irq_observe6_bf_align1_Msk   (0xff800000UL)
 
#define nfifo_nfifo_irq_observe6_full_Pos   (22UL)
 
#define nfifo_nfifo_irq_observe6_full_Msk   (0x400000UL)
 
#define nfifo_nfifo_irq_observe6_fmw_Pos   (21UL)
 
#define nfifo_nfifo_irq_observe6_fmw_Msk   (0x200000UL)
 
#define nfifo_nfifo_irq_observe6_ovfl_Pos   (20UL)
 
#define nfifo_nfifo_irq_observe6_ovfl_Msk   (0x100000UL)
 
#define nfifo_nfifo_irq_observe6_write_Pos   (19UL)
 
#define nfifo_nfifo_irq_observe6_write_Msk   (0x80000UL)
 
#define nfifo_nfifo_irq_observe6_empty_Pos   (18UL)
 
#define nfifo_nfifo_irq_observe6_empty_Msk   (0x40000UL)
 
#define nfifo_nfifo_irq_observe6_emw_Pos   (17UL)
 
#define nfifo_nfifo_irq_observe6_emw_Msk   (0x20000UL)
 
#define nfifo_nfifo_irq_observe6_undr_Pos   (16UL)
 
#define nfifo_nfifo_irq_observe6_undr_Msk   (0x10000UL)
 
#define nfifo_nfifo_irq_observe6_read_Pos   (15UL)
 
#define nfifo_nfifo_irq_observe6_read_Msk   (0x8000UL)
 
#define nfifo_nfifo_irq_observe6_bf_align0_Pos   (10UL)
 
#define nfifo_nfifo_irq_observe6_bf_align0_Msk   (0x7c00UL)
 
#define nfifo_nfifo_irq_observe6_fifonr_Pos   (0UL)
 
#define nfifo_nfifo_irq_observe6_fifonr_Msk   (0x3ffUL)
 
#define nfifo_nfifo_irq_observe7_bf_align1_Pos   (23UL)
 
#define nfifo_nfifo_irq_observe7_bf_align1_Msk   (0xff800000UL)
 
#define nfifo_nfifo_irq_observe7_full_Pos   (22UL)
 
#define nfifo_nfifo_irq_observe7_full_Msk   (0x400000UL)
 
#define nfifo_nfifo_irq_observe7_fmw_Pos   (21UL)
 
#define nfifo_nfifo_irq_observe7_fmw_Msk   (0x200000UL)
 
#define nfifo_nfifo_irq_observe7_ovfl_Pos   (20UL)
 
#define nfifo_nfifo_irq_observe7_ovfl_Msk   (0x100000UL)
 
#define nfifo_nfifo_irq_observe7_write_Pos   (19UL)
 
#define nfifo_nfifo_irq_observe7_write_Msk   (0x80000UL)
 
#define nfifo_nfifo_irq_observe7_empty_Pos   (18UL)
 
#define nfifo_nfifo_irq_observe7_empty_Msk   (0x40000UL)
 
#define nfifo_nfifo_irq_observe7_emw_Pos   (17UL)
 
#define nfifo_nfifo_irq_observe7_emw_Msk   (0x20000UL)
 
#define nfifo_nfifo_irq_observe7_undr_Pos   (16UL)
 
#define nfifo_nfifo_irq_observe7_undr_Msk   (0x10000UL)
 
#define nfifo_nfifo_irq_observe7_read_Pos   (15UL)
 
#define nfifo_nfifo_irq_observe7_read_Msk   (0x8000UL)
 
#define nfifo_nfifo_irq_observe7_bf_align0_Pos   (10UL)
 
#define nfifo_nfifo_irq_observe7_bf_align0_Msk   (0x7c00UL)
 
#define nfifo_nfifo_irq_observe7_fifonr_Pos   (0UL)
 
#define nfifo_nfifo_irq_observe7_fifonr_Msk   (0x3ffUL)
 
#define nfifo_nfifo_irq_observe8_bf_align1_Pos   (23UL)
 
#define nfifo_nfifo_irq_observe8_bf_align1_Msk   (0xff800000UL)
 
#define nfifo_nfifo_irq_observe8_full_Pos   (22UL)
 
#define nfifo_nfifo_irq_observe8_full_Msk   (0x400000UL)
 
#define nfifo_nfifo_irq_observe8_fmw_Pos   (21UL)
 
#define nfifo_nfifo_irq_observe8_fmw_Msk   (0x200000UL)
 
#define nfifo_nfifo_irq_observe8_ovfl_Pos   (20UL)
 
#define nfifo_nfifo_irq_observe8_ovfl_Msk   (0x100000UL)
 
#define nfifo_nfifo_irq_observe8_write_Pos   (19UL)
 
#define nfifo_nfifo_irq_observe8_write_Msk   (0x80000UL)
 
#define nfifo_nfifo_irq_observe8_empty_Pos   (18UL)
 
#define nfifo_nfifo_irq_observe8_empty_Msk   (0x40000UL)
 
#define nfifo_nfifo_irq_observe8_emw_Pos   (17UL)
 
#define nfifo_nfifo_irq_observe8_emw_Msk   (0x20000UL)
 
#define nfifo_nfifo_irq_observe8_undr_Pos   (16UL)
 
#define nfifo_nfifo_irq_observe8_undr_Msk   (0x10000UL)
 
#define nfifo_nfifo_irq_observe8_read_Pos   (15UL)
 
#define nfifo_nfifo_irq_observe8_read_Msk   (0x8000UL)
 
#define nfifo_nfifo_irq_observe8_bf_align0_Pos   (10UL)
 
#define nfifo_nfifo_irq_observe8_bf_align0_Msk   (0x7c00UL)
 
#define nfifo_nfifo_irq_observe8_fifonr_Pos   (0UL)
 
#define nfifo_nfifo_irq_observe8_fifonr_Msk   (0x3ffUL)
 
#define nfifo_nfifo_irq_observe9_bf_align1_Pos   (23UL)
 
#define nfifo_nfifo_irq_observe9_bf_align1_Msk   (0xff800000UL)
 
#define nfifo_nfifo_irq_observe9_full_Pos   (22UL)
 
#define nfifo_nfifo_irq_observe9_full_Msk   (0x400000UL)
 
#define nfifo_nfifo_irq_observe9_fmw_Pos   (21UL)
 
#define nfifo_nfifo_irq_observe9_fmw_Msk   (0x200000UL)
 
#define nfifo_nfifo_irq_observe9_ovfl_Pos   (20UL)
 
#define nfifo_nfifo_irq_observe9_ovfl_Msk   (0x100000UL)
 
#define nfifo_nfifo_irq_observe9_write_Pos   (19UL)
 
#define nfifo_nfifo_irq_observe9_write_Msk   (0x80000UL)
 
#define nfifo_nfifo_irq_observe9_empty_Pos   (18UL)
 
#define nfifo_nfifo_irq_observe9_empty_Msk   (0x40000UL)
 
#define nfifo_nfifo_irq_observe9_emw_Pos   (17UL)
 
#define nfifo_nfifo_irq_observe9_emw_Msk   (0x20000UL)
 
#define nfifo_nfifo_irq_observe9_undr_Pos   (16UL)
 
#define nfifo_nfifo_irq_observe9_undr_Msk   (0x10000UL)
 
#define nfifo_nfifo_irq_observe9_read_Pos   (15UL)
 
#define nfifo_nfifo_irq_observe9_read_Msk   (0x8000UL)
 
#define nfifo_nfifo_irq_observe9_bf_align0_Pos   (10UL)
 
#define nfifo_nfifo_irq_observe9_bf_align0_Msk   (0x7c00UL)
 
#define nfifo_nfifo_irq_observe9_fifonr_Pos   (0UL)
 
#define nfifo_nfifo_irq_observe9_fifonr_Msk   (0x3ffUL)
 
#define nfifo_nfifo_fifo_start_bf_align0_Pos   (0UL)
 
#define nfifo_nfifo_fifo_start_bf_align0_Msk   (0xffffffffUL)
 
#define nfifo_nfifo_fifo_end_bf_align0_Pos   (0UL)
 
#define nfifo_nfifo_fifo_end_bf_align0_Msk   (0xffffffffUL)
 
#define pad_ctrl_pad_ctrl_rdy_n_bf_align2_Pos   (7UL)
 
#define pad_ctrl_pad_ctrl_rdy_n_bf_align2_Msk   (0xffffff80UL)
 
#define pad_ctrl_pad_ctrl_rdy_n_ie_Pos   (6UL)
 
#define pad_ctrl_pad_ctrl_rdy_n_ie_Msk   (0x40UL)
 
#define pad_ctrl_pad_ctrl_rdy_n_bf_align1_Pos   (5UL)
 
#define pad_ctrl_pad_ctrl_rdy_n_bf_align1_Msk   (0x20UL)
 
#define pad_ctrl_pad_ctrl_rdy_n_pe_Pos   (4UL)
 
#define pad_ctrl_pad_ctrl_rdy_n_pe_Msk   (0x10UL)
 
#define pad_ctrl_pad_ctrl_rdy_n_bf_align0_Pos   (1UL)
 
#define pad_ctrl_pad_ctrl_rdy_n_bf_align0_Msk   (0xeUL)
 
#define pad_ctrl_pad_ctrl_rdy_n_ds_Pos   (0UL)
 
#define pad_ctrl_pad_ctrl_rdy_n_ds_Msk   (0x1UL)
 
#define pad_ctrl_pad_ctrl_run_n_bf_align2_Pos   (7UL)
 
#define pad_ctrl_pad_ctrl_run_n_bf_align2_Msk   (0xffffff80UL)
 
#define pad_ctrl_pad_ctrl_run_n_ie_Pos   (6UL)
 
#define pad_ctrl_pad_ctrl_run_n_ie_Msk   (0x40UL)
 
#define pad_ctrl_pad_ctrl_run_n_bf_align1_Pos   (5UL)
 
#define pad_ctrl_pad_ctrl_run_n_bf_align1_Msk   (0x20UL)
 
#define pad_ctrl_pad_ctrl_run_n_pe_Pos   (4UL)
 
#define pad_ctrl_pad_ctrl_run_n_pe_Msk   (0x10UL)
 
#define pad_ctrl_pad_ctrl_run_n_bf_align0_Pos   (1UL)
 
#define pad_ctrl_pad_ctrl_run_n_bf_align0_Msk   (0xeUL)
 
#define pad_ctrl_pad_ctrl_run_n_ds_Pos   (0UL)
 
#define pad_ctrl_pad_ctrl_run_n_ds_Msk   (0x1UL)
 
#define pad_ctrl_pad_ctrl_mled0_bf_align1_Pos   (5UL)
 
#define pad_ctrl_pad_ctrl_mled0_bf_align1_Msk   (0xffffffe0UL)
 
#define pad_ctrl_pad_ctrl_mled0_pe_Pos   (4UL)
 
#define pad_ctrl_pad_ctrl_mled0_pe_Msk   (0x10UL)
 
#define pad_ctrl_pad_ctrl_mled0_bf_align0_Pos   (1UL)
 
#define pad_ctrl_pad_ctrl_mled0_bf_align0_Msk   (0xeUL)
 
#define pad_ctrl_pad_ctrl_mled0_ds_Pos   (0UL)
 
#define pad_ctrl_pad_ctrl_mled0_ds_Msk   (0x1UL)
 
#define pad_ctrl_pad_ctrl_mled1_bf_align1_Pos   (5UL)
 
#define pad_ctrl_pad_ctrl_mled1_bf_align1_Msk   (0xffffffe0UL)
 
#define pad_ctrl_pad_ctrl_mled1_pe_Pos   (4UL)
 
#define pad_ctrl_pad_ctrl_mled1_pe_Msk   (0x10UL)
 
#define pad_ctrl_pad_ctrl_mled1_bf_align0_Pos   (1UL)
 
#define pad_ctrl_pad_ctrl_mled1_bf_align0_Msk   (0xeUL)
 
#define pad_ctrl_pad_ctrl_mled1_ds_Pos   (0UL)
 
#define pad_ctrl_pad_ctrl_mled1_ds_Msk   (0x1UL)
 
#define pad_ctrl_pad_ctrl_mled2_bf_align1_Pos   (5UL)
 
#define pad_ctrl_pad_ctrl_mled2_bf_align1_Msk   (0xffffffe0UL)
 
#define pad_ctrl_pad_ctrl_mled2_pe_Pos   (4UL)
 
#define pad_ctrl_pad_ctrl_mled2_pe_Msk   (0x10UL)
 
#define pad_ctrl_pad_ctrl_mled2_bf_align0_Pos   (1UL)
 
#define pad_ctrl_pad_ctrl_mled2_bf_align0_Msk   (0xeUL)
 
#define pad_ctrl_pad_ctrl_mled2_ds_Pos   (0UL)
 
#define pad_ctrl_pad_ctrl_mled2_ds_Msk   (0x1UL)
 
#define pad_ctrl_pad_ctrl_mled3_bf_align1_Pos   (5UL)
 
#define pad_ctrl_pad_ctrl_mled3_bf_align1_Msk   (0xffffffe0UL)
 
#define pad_ctrl_pad_ctrl_mled3_pe_Pos   (4UL)
 
#define pad_ctrl_pad_ctrl_mled3_pe_Msk   (0x10UL)
 
#define pad_ctrl_pad_ctrl_mled3_bf_align0_Pos   (1UL)
 
#define pad_ctrl_pad_ctrl_mled3_bf_align0_Msk   (0xeUL)
 
#define pad_ctrl_pad_ctrl_mled3_ds_Pos   (0UL)
 
#define pad_ctrl_pad_ctrl_mled3_ds_Msk   (0x1UL)
 
#define pad_ctrl_pad_ctrl_com_io0_bf_align2_Pos   (7UL)
 
#define pad_ctrl_pad_ctrl_com_io0_bf_align2_Msk   (0xffffff80UL)
 
#define pad_ctrl_pad_ctrl_com_io0_ie_Pos   (6UL)
 
#define pad_ctrl_pad_ctrl_com_io0_ie_Msk   (0x40UL)
 
#define pad_ctrl_pad_ctrl_com_io0_bf_align1_Pos   (5UL)
 
#define pad_ctrl_pad_ctrl_com_io0_bf_align1_Msk   (0x20UL)
 
#define pad_ctrl_pad_ctrl_com_io0_pe_Pos   (4UL)
 
#define pad_ctrl_pad_ctrl_com_io0_pe_Msk   (0x10UL)
 
#define pad_ctrl_pad_ctrl_com_io0_bf_align0_Pos   (1UL)
 
#define pad_ctrl_pad_ctrl_com_io0_bf_align0_Msk   (0xeUL)
 
#define pad_ctrl_pad_ctrl_com_io0_ds_Pos   (0UL)
 
#define pad_ctrl_pad_ctrl_com_io0_ds_Msk   (0x1UL)
 
#define pad_ctrl_pad_ctrl_com_io1_bf_align2_Pos   (7UL)
 
#define pad_ctrl_pad_ctrl_com_io1_bf_align2_Msk   (0xffffff80UL)
 
#define pad_ctrl_pad_ctrl_com_io1_ie_Pos   (6UL)
 
#define pad_ctrl_pad_ctrl_com_io1_ie_Msk   (0x40UL)
 
#define pad_ctrl_pad_ctrl_com_io1_bf_align1_Pos   (5UL)
 
#define pad_ctrl_pad_ctrl_com_io1_bf_align1_Msk   (0x20UL)
 
#define pad_ctrl_pad_ctrl_com_io1_pe_Pos   (4UL)
 
#define pad_ctrl_pad_ctrl_com_io1_pe_Msk   (0x10UL)
 
#define pad_ctrl_pad_ctrl_com_io1_bf_align0_Pos   (1UL)
 
#define pad_ctrl_pad_ctrl_com_io1_bf_align0_Msk   (0xeUL)
 
#define pad_ctrl_pad_ctrl_com_io1_ds_Pos   (0UL)
 
#define pad_ctrl_pad_ctrl_com_io1_ds_Msk   (0x1UL)
 
#define pad_ctrl_pad_ctrl_com_io2_bf_align2_Pos   (7UL)
 
#define pad_ctrl_pad_ctrl_com_io2_bf_align2_Msk   (0xffffff80UL)
 
#define pad_ctrl_pad_ctrl_com_io2_ie_Pos   (6UL)
 
#define pad_ctrl_pad_ctrl_com_io2_ie_Msk   (0x40UL)
 
#define pad_ctrl_pad_ctrl_com_io2_bf_align1_Pos   (5UL)
 
#define pad_ctrl_pad_ctrl_com_io2_bf_align1_Msk   (0x20UL)
 
#define pad_ctrl_pad_ctrl_com_io2_pe_Pos   (4UL)
 
#define pad_ctrl_pad_ctrl_com_io2_pe_Msk   (0x10UL)
 
#define pad_ctrl_pad_ctrl_com_io2_bf_align0_Pos   (1UL)
 
#define pad_ctrl_pad_ctrl_com_io2_bf_align0_Msk   (0xeUL)
 
#define pad_ctrl_pad_ctrl_com_io2_ds_Pos   (0UL)
 
#define pad_ctrl_pad_ctrl_com_io2_ds_Msk   (0x1UL)
 
#define pad_ctrl_pad_ctrl_com_io3_bf_align2_Pos   (7UL)
 
#define pad_ctrl_pad_ctrl_com_io3_bf_align2_Msk   (0xffffff80UL)
 
#define pad_ctrl_pad_ctrl_com_io3_ie_Pos   (6UL)
 
#define pad_ctrl_pad_ctrl_com_io3_ie_Msk   (0x40UL)
 
#define pad_ctrl_pad_ctrl_com_io3_bf_align1_Pos   (5UL)
 
#define pad_ctrl_pad_ctrl_com_io3_bf_align1_Msk   (0x20UL)
 
#define pad_ctrl_pad_ctrl_com_io3_pe_Pos   (4UL)
 
#define pad_ctrl_pad_ctrl_com_io3_pe_Msk   (0x10UL)
 
#define pad_ctrl_pad_ctrl_com_io3_bf_align0_Pos   (1UL)
 
#define pad_ctrl_pad_ctrl_com_io3_bf_align0_Msk   (0xeUL)
 
#define pad_ctrl_pad_ctrl_com_io3_ds_Pos   (0UL)
 
#define pad_ctrl_pad_ctrl_com_io3_ds_Msk   (0x1UL)
 
#define pad_ctrl_pad_ctrl_uart_rxd_bf_align2_Pos   (7UL)
 
#define pad_ctrl_pad_ctrl_uart_rxd_bf_align2_Msk   (0xffffff80UL)
 
#define pad_ctrl_pad_ctrl_uart_rxd_ie_Pos   (6UL)
 
#define pad_ctrl_pad_ctrl_uart_rxd_ie_Msk   (0x40UL)
 
#define pad_ctrl_pad_ctrl_uart_rxd_bf_align1_Pos   (5UL)
 
#define pad_ctrl_pad_ctrl_uart_rxd_bf_align1_Msk   (0x20UL)
 
#define pad_ctrl_pad_ctrl_uart_rxd_pe_Pos   (4UL)
 
#define pad_ctrl_pad_ctrl_uart_rxd_pe_Msk   (0x10UL)
 
#define pad_ctrl_pad_ctrl_uart_rxd_bf_align0_Pos   (0UL)
 
#define pad_ctrl_pad_ctrl_uart_rxd_bf_align0_Msk   (0xfUL)
 
#define pad_ctrl_pad_ctrl_uart_txd_bf_align1_Pos   (5UL)
 
#define pad_ctrl_pad_ctrl_uart_txd_bf_align1_Msk   (0xffffffe0UL)
 
#define pad_ctrl_pad_ctrl_uart_txd_pe_Pos   (4UL)
 
#define pad_ctrl_pad_ctrl_uart_txd_pe_Msk   (0x10UL)
 
#define pad_ctrl_pad_ctrl_uart_txd_bf_align0_Pos   (1UL)
 
#define pad_ctrl_pad_ctrl_uart_txd_bf_align0_Msk   (0xeUL)
 
#define pad_ctrl_pad_ctrl_uart_txd_ds_Pos   (0UL)
 
#define pad_ctrl_pad_ctrl_uart_txd_ds_Msk   (0x1UL)
 
#define pad_ctrl_pad_ctrl_mii0_rxclk_bf_align2_Pos   (7UL)
 
#define pad_ctrl_pad_ctrl_mii0_rxclk_bf_align2_Msk   (0xffffff80UL)
 
#define pad_ctrl_pad_ctrl_mii0_rxclk_ie_Pos   (6UL)
 
#define pad_ctrl_pad_ctrl_mii0_rxclk_ie_Msk   (0x40UL)
 
#define pad_ctrl_pad_ctrl_mii0_rxclk_bf_align1_Pos   (5UL)
 
#define pad_ctrl_pad_ctrl_mii0_rxclk_bf_align1_Msk   (0x20UL)
 
#define pad_ctrl_pad_ctrl_mii0_rxclk_pe_Pos   (4UL)
 
#define pad_ctrl_pad_ctrl_mii0_rxclk_pe_Msk   (0x10UL)
 
#define pad_ctrl_pad_ctrl_mii0_rxclk_bf_align0_Pos   (1UL)
 
#define pad_ctrl_pad_ctrl_mii0_rxclk_bf_align0_Msk   (0xeUL)
 
#define pad_ctrl_pad_ctrl_mii0_rxclk_ds_Pos   (0UL)
 
#define pad_ctrl_pad_ctrl_mii0_rxclk_ds_Msk   (0x1UL)
 
#define pad_ctrl_pad_ctrl_mii0_rxd0_bf_align2_Pos   (7UL)
 
#define pad_ctrl_pad_ctrl_mii0_rxd0_bf_align2_Msk   (0xffffff80UL)
 
#define pad_ctrl_pad_ctrl_mii0_rxd0_ie_Pos   (6UL)
 
#define pad_ctrl_pad_ctrl_mii0_rxd0_ie_Msk   (0x40UL)
 
#define pad_ctrl_pad_ctrl_mii0_rxd0_bf_align1_Pos   (5UL)
 
#define pad_ctrl_pad_ctrl_mii0_rxd0_bf_align1_Msk   (0x20UL)
 
#define pad_ctrl_pad_ctrl_mii0_rxd0_pe_Pos   (4UL)
 
#define pad_ctrl_pad_ctrl_mii0_rxd0_pe_Msk   (0x10UL)
 
#define pad_ctrl_pad_ctrl_mii0_rxd0_bf_align0_Pos   (0UL)
 
#define pad_ctrl_pad_ctrl_mii0_rxd0_bf_align0_Msk   (0xfUL)
 
#define pad_ctrl_pad_ctrl_mii0_rxd1_bf_align2_Pos   (7UL)
 
#define pad_ctrl_pad_ctrl_mii0_rxd1_bf_align2_Msk   (0xffffff80UL)
 
#define pad_ctrl_pad_ctrl_mii0_rxd1_ie_Pos   (6UL)
 
#define pad_ctrl_pad_ctrl_mii0_rxd1_ie_Msk   (0x40UL)
 
#define pad_ctrl_pad_ctrl_mii0_rxd1_bf_align1_Pos   (5UL)
 
#define pad_ctrl_pad_ctrl_mii0_rxd1_bf_align1_Msk   (0x20UL)
 
#define pad_ctrl_pad_ctrl_mii0_rxd1_pe_Pos   (4UL)
 
#define pad_ctrl_pad_ctrl_mii0_rxd1_pe_Msk   (0x10UL)
 
#define pad_ctrl_pad_ctrl_mii0_rxd1_bf_align0_Pos   (1UL)
 
#define pad_ctrl_pad_ctrl_mii0_rxd1_bf_align0_Msk   (0xeUL)
 
#define pad_ctrl_pad_ctrl_mii0_rxd1_ds_Pos   (0UL)
 
#define pad_ctrl_pad_ctrl_mii0_rxd1_ds_Msk   (0x1UL)
 
#define pad_ctrl_pad_ctrl_mii0_rxd2_bf_align2_Pos   (7UL)
 
#define pad_ctrl_pad_ctrl_mii0_rxd2_bf_align2_Msk   (0xffffff80UL)
 
#define pad_ctrl_pad_ctrl_mii0_rxd2_ie_Pos   (6UL)
 
#define pad_ctrl_pad_ctrl_mii0_rxd2_ie_Msk   (0x40UL)
 
#define pad_ctrl_pad_ctrl_mii0_rxd2_bf_align1_Pos   (5UL)
 
#define pad_ctrl_pad_ctrl_mii0_rxd2_bf_align1_Msk   (0x20UL)
 
#define pad_ctrl_pad_ctrl_mii0_rxd2_pe_Pos   (4UL)
 
#define pad_ctrl_pad_ctrl_mii0_rxd2_pe_Msk   (0x10UL)
 
#define pad_ctrl_pad_ctrl_mii0_rxd2_bf_align0_Pos   (1UL)
 
#define pad_ctrl_pad_ctrl_mii0_rxd2_bf_align0_Msk   (0xeUL)
 
#define pad_ctrl_pad_ctrl_mii0_rxd2_ds_Pos   (0UL)
 
#define pad_ctrl_pad_ctrl_mii0_rxd2_ds_Msk   (0x1UL)
 
#define pad_ctrl_pad_ctrl_mii0_rxd3_bf_align2_Pos   (7UL)
 
#define pad_ctrl_pad_ctrl_mii0_rxd3_bf_align2_Msk   (0xffffff80UL)
 
#define pad_ctrl_pad_ctrl_mii0_rxd3_ie_Pos   (6UL)
 
#define pad_ctrl_pad_ctrl_mii0_rxd3_ie_Msk   (0x40UL)
 
#define pad_ctrl_pad_ctrl_mii0_rxd3_bf_align1_Pos   (5UL)
 
#define pad_ctrl_pad_ctrl_mii0_rxd3_bf_align1_Msk   (0x20UL)
 
#define pad_ctrl_pad_ctrl_mii0_rxd3_pe_Pos   (4UL)
 
#define pad_ctrl_pad_ctrl_mii0_rxd3_pe_Msk   (0x10UL)
 
#define pad_ctrl_pad_ctrl_mii0_rxd3_bf_align0_Pos   (0UL)
 
#define pad_ctrl_pad_ctrl_mii0_rxd3_bf_align0_Msk   (0xfUL)
 
#define pad_ctrl_pad_ctrl_mii0_rxdv_bf_align2_Pos   (7UL)
 
#define pad_ctrl_pad_ctrl_mii0_rxdv_bf_align2_Msk   (0xffffff80UL)
 
#define pad_ctrl_pad_ctrl_mii0_rxdv_ie_Pos   (6UL)
 
#define pad_ctrl_pad_ctrl_mii0_rxdv_ie_Msk   (0x40UL)
 
#define pad_ctrl_pad_ctrl_mii0_rxdv_bf_align1_Pos   (5UL)
 
#define pad_ctrl_pad_ctrl_mii0_rxdv_bf_align1_Msk   (0x20UL)
 
#define pad_ctrl_pad_ctrl_mii0_rxdv_pe_Pos   (4UL)
 
#define pad_ctrl_pad_ctrl_mii0_rxdv_pe_Msk   (0x10UL)
 
#define pad_ctrl_pad_ctrl_mii0_rxdv_bf_align0_Pos   (0UL)
 
#define pad_ctrl_pad_ctrl_mii0_rxdv_bf_align0_Msk   (0xfUL)
 
#define pad_ctrl_pad_ctrl_mii0_rxer_bf_align2_Pos   (7UL)
 
#define pad_ctrl_pad_ctrl_mii0_rxer_bf_align2_Msk   (0xffffff80UL)
 
#define pad_ctrl_pad_ctrl_mii0_rxer_ie_Pos   (6UL)
 
#define pad_ctrl_pad_ctrl_mii0_rxer_ie_Msk   (0x40UL)
 
#define pad_ctrl_pad_ctrl_mii0_rxer_bf_align1_Pos   (5UL)
 
#define pad_ctrl_pad_ctrl_mii0_rxer_bf_align1_Msk   (0x20UL)
 
#define pad_ctrl_pad_ctrl_mii0_rxer_pe_Pos   (4UL)
 
#define pad_ctrl_pad_ctrl_mii0_rxer_pe_Msk   (0x10UL)
 
#define pad_ctrl_pad_ctrl_mii0_rxer_bf_align0_Pos   (0UL)
 
#define pad_ctrl_pad_ctrl_mii0_rxer_bf_align0_Msk   (0xfUL)
 
#define pad_ctrl_pad_ctrl_mii0_txclk_bf_align2_Pos   (7UL)
 
#define pad_ctrl_pad_ctrl_mii0_txclk_bf_align2_Msk   (0xffffff80UL)
 
#define pad_ctrl_pad_ctrl_mii0_txclk_ie_Pos   (6UL)
 
#define pad_ctrl_pad_ctrl_mii0_txclk_ie_Msk   (0x40UL)
 
#define pad_ctrl_pad_ctrl_mii0_txclk_bf_align1_Pos   (5UL)
 
#define pad_ctrl_pad_ctrl_mii0_txclk_bf_align1_Msk   (0x20UL)
 
#define pad_ctrl_pad_ctrl_mii0_txclk_pe_Pos   (4UL)
 
#define pad_ctrl_pad_ctrl_mii0_txclk_pe_Msk   (0x10UL)
 
#define pad_ctrl_pad_ctrl_mii0_txclk_bf_align0_Pos   (1UL)
 
#define pad_ctrl_pad_ctrl_mii0_txclk_bf_align0_Msk   (0xeUL)
 
#define pad_ctrl_pad_ctrl_mii0_txclk_ds_Pos   (0UL)
 
#define pad_ctrl_pad_ctrl_mii0_txclk_ds_Msk   (0x1UL)
 
#define pad_ctrl_pad_ctrl_mii0_txd0_bf_align2_Pos   (7UL)
 
#define pad_ctrl_pad_ctrl_mii0_txd0_bf_align2_Msk   (0xffffff80UL)
 
#define pad_ctrl_pad_ctrl_mii0_txd0_ie_Pos   (6UL)
 
#define pad_ctrl_pad_ctrl_mii0_txd0_ie_Msk   (0x40UL)
 
#define pad_ctrl_pad_ctrl_mii0_txd0_bf_align1_Pos   (5UL)
 
#define pad_ctrl_pad_ctrl_mii0_txd0_bf_align1_Msk   (0x20UL)
 
#define pad_ctrl_pad_ctrl_mii0_txd0_pe_Pos   (4UL)
 
#define pad_ctrl_pad_ctrl_mii0_txd0_pe_Msk   (0x10UL)
 
#define pad_ctrl_pad_ctrl_mii0_txd0_bf_align0_Pos   (1UL)
 
#define pad_ctrl_pad_ctrl_mii0_txd0_bf_align0_Msk   (0xeUL)
 
#define pad_ctrl_pad_ctrl_mii0_txd0_ds_Pos   (0UL)
 
#define pad_ctrl_pad_ctrl_mii0_txd0_ds_Msk   (0x1UL)
 
#define pad_ctrl_pad_ctrl_mii0_txd1_bf_align2_Pos   (7UL)
 
#define pad_ctrl_pad_ctrl_mii0_txd1_bf_align2_Msk   (0xffffff80UL)
 
#define pad_ctrl_pad_ctrl_mii0_txd1_ie_Pos   (6UL)
 
#define pad_ctrl_pad_ctrl_mii0_txd1_ie_Msk   (0x40UL)
 
#define pad_ctrl_pad_ctrl_mii0_txd1_bf_align1_Pos   (5UL)
 
#define pad_ctrl_pad_ctrl_mii0_txd1_bf_align1_Msk   (0x20UL)
 
#define pad_ctrl_pad_ctrl_mii0_txd1_pe_Pos   (4UL)
 
#define pad_ctrl_pad_ctrl_mii0_txd1_pe_Msk   (0x10UL)
 
#define pad_ctrl_pad_ctrl_mii0_txd1_bf_align0_Pos   (1UL)
 
#define pad_ctrl_pad_ctrl_mii0_txd1_bf_align0_Msk   (0xeUL)
 
#define pad_ctrl_pad_ctrl_mii0_txd1_ds_Pos   (0UL)
 
#define pad_ctrl_pad_ctrl_mii0_txd1_ds_Msk   (0x1UL)
 
#define pad_ctrl_pad_ctrl_mii0_txd2_bf_align2_Pos   (7UL)
 
#define pad_ctrl_pad_ctrl_mii0_txd2_bf_align2_Msk   (0xffffff80UL)
 
#define pad_ctrl_pad_ctrl_mii0_txd2_ie_Pos   (6UL)
 
#define pad_ctrl_pad_ctrl_mii0_txd2_ie_Msk   (0x40UL)
 
#define pad_ctrl_pad_ctrl_mii0_txd2_bf_align1_Pos   (5UL)
 
#define pad_ctrl_pad_ctrl_mii0_txd2_bf_align1_Msk   (0x20UL)
 
#define pad_ctrl_pad_ctrl_mii0_txd2_pe_Pos   (4UL)
 
#define pad_ctrl_pad_ctrl_mii0_txd2_pe_Msk   (0x10UL)
 
#define pad_ctrl_pad_ctrl_mii0_txd2_bf_align0_Pos   (1UL)
 
#define pad_ctrl_pad_ctrl_mii0_txd2_bf_align0_Msk   (0xeUL)
 
#define pad_ctrl_pad_ctrl_mii0_txd2_ds_Pos   (0UL)
 
#define pad_ctrl_pad_ctrl_mii0_txd2_ds_Msk   (0x1UL)
 
#define pad_ctrl_pad_ctrl_mii0_txd3_bf_align2_Pos   (7UL)
 
#define pad_ctrl_pad_ctrl_mii0_txd3_bf_align2_Msk   (0xffffff80UL)
 
#define pad_ctrl_pad_ctrl_mii0_txd3_ie_Pos   (6UL)
 
#define pad_ctrl_pad_ctrl_mii0_txd3_ie_Msk   (0x40UL)
 
#define pad_ctrl_pad_ctrl_mii0_txd3_bf_align1_Pos   (5UL)
 
#define pad_ctrl_pad_ctrl_mii0_txd3_bf_align1_Msk   (0x20UL)
 
#define pad_ctrl_pad_ctrl_mii0_txd3_pe_Pos   (4UL)
 
#define pad_ctrl_pad_ctrl_mii0_txd3_pe_Msk   (0x10UL)
 
#define pad_ctrl_pad_ctrl_mii0_txd3_bf_align0_Pos   (1UL)
 
#define pad_ctrl_pad_ctrl_mii0_txd3_bf_align0_Msk   (0xeUL)
 
#define pad_ctrl_pad_ctrl_mii0_txd3_ds_Pos   (0UL)
 
#define pad_ctrl_pad_ctrl_mii0_txd3_ds_Msk   (0x1UL)
 
#define pad_ctrl_pad_ctrl_mii0_txen_bf_align2_Pos   (7UL)
 
#define pad_ctrl_pad_ctrl_mii0_txen_bf_align2_Msk   (0xffffff80UL)
 
#define pad_ctrl_pad_ctrl_mii0_txen_ie_Pos   (6UL)
 
#define pad_ctrl_pad_ctrl_mii0_txen_ie_Msk   (0x40UL)
 
#define pad_ctrl_pad_ctrl_mii0_txen_bf_align1_Pos   (5UL)
 
#define pad_ctrl_pad_ctrl_mii0_txen_bf_align1_Msk   (0x20UL)
 
#define pad_ctrl_pad_ctrl_mii0_txen_pe_Pos   (4UL)
 
#define pad_ctrl_pad_ctrl_mii0_txen_pe_Msk   (0x10UL)
 
#define pad_ctrl_pad_ctrl_mii0_txen_bf_align0_Pos   (1UL)
 
#define pad_ctrl_pad_ctrl_mii0_txen_bf_align0_Msk   (0xeUL)
 
#define pad_ctrl_pad_ctrl_mii0_txen_ds_Pos   (0UL)
 
#define pad_ctrl_pad_ctrl_mii0_txen_ds_Msk   (0x1UL)
 
#define pad_ctrl_pad_ctrl_mii0_col_bf_align2_Pos   (7UL)
 
#define pad_ctrl_pad_ctrl_mii0_col_bf_align2_Msk   (0xffffff80UL)
 
#define pad_ctrl_pad_ctrl_mii0_col_ie_Pos   (6UL)
 
#define pad_ctrl_pad_ctrl_mii0_col_ie_Msk   (0x40UL)
 
#define pad_ctrl_pad_ctrl_mii0_col_bf_align1_Pos   (5UL)
 
#define pad_ctrl_pad_ctrl_mii0_col_bf_align1_Msk   (0x20UL)
 
#define pad_ctrl_pad_ctrl_mii0_col_pe_Pos   (4UL)
 
#define pad_ctrl_pad_ctrl_mii0_col_pe_Msk   (0x10UL)
 
#define pad_ctrl_pad_ctrl_mii0_col_bf_align0_Pos   (1UL)
 
#define pad_ctrl_pad_ctrl_mii0_col_bf_align0_Msk   (0xeUL)
 
#define pad_ctrl_pad_ctrl_mii0_col_ds_Pos   (0UL)
 
#define pad_ctrl_pad_ctrl_mii0_col_ds_Msk   (0x1UL)
 
#define pad_ctrl_pad_ctrl_mii0_crs_bf_align2_Pos   (7UL)
 
#define pad_ctrl_pad_ctrl_mii0_crs_bf_align2_Msk   (0xffffff80UL)
 
#define pad_ctrl_pad_ctrl_mii0_crs_ie_Pos   (6UL)
 
#define pad_ctrl_pad_ctrl_mii0_crs_ie_Msk   (0x40UL)
 
#define pad_ctrl_pad_ctrl_mii0_crs_bf_align1_Pos   (5UL)
 
#define pad_ctrl_pad_ctrl_mii0_crs_bf_align1_Msk   (0x20UL)
 
#define pad_ctrl_pad_ctrl_mii0_crs_pe_Pos   (4UL)
 
#define pad_ctrl_pad_ctrl_mii0_crs_pe_Msk   (0x10UL)
 
#define pad_ctrl_pad_ctrl_mii0_crs_bf_align0_Pos   (1UL)
 
#define pad_ctrl_pad_ctrl_mii0_crs_bf_align0_Msk   (0xeUL)
 
#define pad_ctrl_pad_ctrl_mii0_crs_ds_Pos   (0UL)
 
#define pad_ctrl_pad_ctrl_mii0_crs_ds_Msk   (0x1UL)
 
#define pad_ctrl_pad_ctrl_phy0_led_link_in_bf_align2_Pos   (7UL)
 
#define pad_ctrl_pad_ctrl_phy0_led_link_in_bf_align2_Msk   (0xffffff80UL)
 
#define pad_ctrl_pad_ctrl_phy0_led_link_in_ie_Pos   (6UL)
 
#define pad_ctrl_pad_ctrl_phy0_led_link_in_ie_Msk   (0x40UL)
 
#define pad_ctrl_pad_ctrl_phy0_led_link_in_bf_align1_Pos   (5UL)
 
#define pad_ctrl_pad_ctrl_phy0_led_link_in_bf_align1_Msk   (0x20UL)
 
#define pad_ctrl_pad_ctrl_phy0_led_link_in_pe_Pos   (4UL)
 
#define pad_ctrl_pad_ctrl_phy0_led_link_in_pe_Msk   (0x10UL)
 
#define pad_ctrl_pad_ctrl_phy0_led_link_in_bf_align0_Pos   (1UL)
 
#define pad_ctrl_pad_ctrl_phy0_led_link_in_bf_align0_Msk   (0xeUL)
 
#define pad_ctrl_pad_ctrl_phy0_led_link_in_ds_Pos   (0UL)
 
#define pad_ctrl_pad_ctrl_phy0_led_link_in_ds_Msk   (0x1UL)
 
#define pad_ctrl_pad_ctrl_mii1_rxclk_bf_align2_Pos   (7UL)
 
#define pad_ctrl_pad_ctrl_mii1_rxclk_bf_align2_Msk   (0xffffff80UL)
 
#define pad_ctrl_pad_ctrl_mii1_rxclk_ie_Pos   (6UL)
 
#define pad_ctrl_pad_ctrl_mii1_rxclk_ie_Msk   (0x40UL)
 
#define pad_ctrl_pad_ctrl_mii1_rxclk_bf_align1_Pos   (5UL)
 
#define pad_ctrl_pad_ctrl_mii1_rxclk_bf_align1_Msk   (0x20UL)
 
#define pad_ctrl_pad_ctrl_mii1_rxclk_pe_Pos   (4UL)
 
#define pad_ctrl_pad_ctrl_mii1_rxclk_pe_Msk   (0x10UL)
 
#define pad_ctrl_pad_ctrl_mii1_rxclk_bf_align0_Pos   (1UL)
 
#define pad_ctrl_pad_ctrl_mii1_rxclk_bf_align0_Msk   (0xeUL)
 
#define pad_ctrl_pad_ctrl_mii1_rxclk_ds_Pos   (0UL)
 
#define pad_ctrl_pad_ctrl_mii1_rxclk_ds_Msk   (0x1UL)
 
#define pad_ctrl_pad_ctrl_mii1_rxd0_bf_align2_Pos   (7UL)
 
#define pad_ctrl_pad_ctrl_mii1_rxd0_bf_align2_Msk   (0xffffff80UL)
 
#define pad_ctrl_pad_ctrl_mii1_rxd0_ie_Pos   (6UL)
 
#define pad_ctrl_pad_ctrl_mii1_rxd0_ie_Msk   (0x40UL)
 
#define pad_ctrl_pad_ctrl_mii1_rxd0_bf_align1_Pos   (5UL)
 
#define pad_ctrl_pad_ctrl_mii1_rxd0_bf_align1_Msk   (0x20UL)
 
#define pad_ctrl_pad_ctrl_mii1_rxd0_pe_Pos   (4UL)
 
#define pad_ctrl_pad_ctrl_mii1_rxd0_pe_Msk   (0x10UL)
 
#define pad_ctrl_pad_ctrl_mii1_rxd0_bf_align0_Pos   (0UL)
 
#define pad_ctrl_pad_ctrl_mii1_rxd0_bf_align0_Msk   (0xfUL)
 
#define pad_ctrl_pad_ctrl_mii1_rxd1_bf_align2_Pos   (7UL)
 
#define pad_ctrl_pad_ctrl_mii1_rxd1_bf_align2_Msk   (0xffffff80UL)
 
#define pad_ctrl_pad_ctrl_mii1_rxd1_ie_Pos   (6UL)
 
#define pad_ctrl_pad_ctrl_mii1_rxd1_ie_Msk   (0x40UL)
 
#define pad_ctrl_pad_ctrl_mii1_rxd1_bf_align1_Pos   (5UL)
 
#define pad_ctrl_pad_ctrl_mii1_rxd1_bf_align1_Msk   (0x20UL)
 
#define pad_ctrl_pad_ctrl_mii1_rxd1_pe_Pos   (4UL)
 
#define pad_ctrl_pad_ctrl_mii1_rxd1_pe_Msk   (0x10UL)
 
#define pad_ctrl_pad_ctrl_mii1_rxd1_bf_align0_Pos   (1UL)
 
#define pad_ctrl_pad_ctrl_mii1_rxd1_bf_align0_Msk   (0xeUL)
 
#define pad_ctrl_pad_ctrl_mii1_rxd1_ds_Pos   (0UL)
 
#define pad_ctrl_pad_ctrl_mii1_rxd1_ds_Msk   (0x1UL)
 
#define pad_ctrl_pad_ctrl_mii1_rxd2_bf_align2_Pos   (7UL)
 
#define pad_ctrl_pad_ctrl_mii1_rxd2_bf_align2_Msk   (0xffffff80UL)
 
#define pad_ctrl_pad_ctrl_mii1_rxd2_ie_Pos   (6UL)
 
#define pad_ctrl_pad_ctrl_mii1_rxd2_ie_Msk   (0x40UL)
 
#define pad_ctrl_pad_ctrl_mii1_rxd2_bf_align1_Pos   (5UL)
 
#define pad_ctrl_pad_ctrl_mii1_rxd2_bf_align1_Msk   (0x20UL)
 
#define pad_ctrl_pad_ctrl_mii1_rxd2_pe_Pos   (4UL)
 
#define pad_ctrl_pad_ctrl_mii1_rxd2_pe_Msk   (0x10UL)
 
#define pad_ctrl_pad_ctrl_mii1_rxd2_bf_align0_Pos   (1UL)
 
#define pad_ctrl_pad_ctrl_mii1_rxd2_bf_align0_Msk   (0xeUL)
 
#define pad_ctrl_pad_ctrl_mii1_rxd2_ds_Pos   (0UL)
 
#define pad_ctrl_pad_ctrl_mii1_rxd2_ds_Msk   (0x1UL)
 
#define pad_ctrl_pad_ctrl_mii1_rxd3_bf_align2_Pos   (7UL)
 
#define pad_ctrl_pad_ctrl_mii1_rxd3_bf_align2_Msk   (0xffffff80UL)
 
#define pad_ctrl_pad_ctrl_mii1_rxd3_ie_Pos   (6UL)
 
#define pad_ctrl_pad_ctrl_mii1_rxd3_ie_Msk   (0x40UL)
 
#define pad_ctrl_pad_ctrl_mii1_rxd3_bf_align1_Pos   (5UL)
 
#define pad_ctrl_pad_ctrl_mii1_rxd3_bf_align1_Msk   (0x20UL)
 
#define pad_ctrl_pad_ctrl_mii1_rxd3_pe_Pos   (4UL)
 
#define pad_ctrl_pad_ctrl_mii1_rxd3_pe_Msk   (0x10UL)
 
#define pad_ctrl_pad_ctrl_mii1_rxd3_bf_align0_Pos   (0UL)
 
#define pad_ctrl_pad_ctrl_mii1_rxd3_bf_align0_Msk   (0xfUL)
 
#define pad_ctrl_pad_ctrl_mii1_rxdv_bf_align2_Pos   (7UL)
 
#define pad_ctrl_pad_ctrl_mii1_rxdv_bf_align2_Msk   (0xffffff80UL)
 
#define pad_ctrl_pad_ctrl_mii1_rxdv_ie_Pos   (6UL)
 
#define pad_ctrl_pad_ctrl_mii1_rxdv_ie_Msk   (0x40UL)
 
#define pad_ctrl_pad_ctrl_mii1_rxdv_bf_align1_Pos   (5UL)
 
#define pad_ctrl_pad_ctrl_mii1_rxdv_bf_align1_Msk   (0x20UL)
 
#define pad_ctrl_pad_ctrl_mii1_rxdv_pe_Pos   (4UL)
 
#define pad_ctrl_pad_ctrl_mii1_rxdv_pe_Msk   (0x10UL)
 
#define pad_ctrl_pad_ctrl_mii1_rxdv_bf_align0_Pos   (0UL)
 
#define pad_ctrl_pad_ctrl_mii1_rxdv_bf_align0_Msk   (0xfUL)
 
#define pad_ctrl_pad_ctrl_mii1_rxer_bf_align2_Pos   (7UL)
 
#define pad_ctrl_pad_ctrl_mii1_rxer_bf_align2_Msk   (0xffffff80UL)
 
#define pad_ctrl_pad_ctrl_mii1_rxer_ie_Pos   (6UL)
 
#define pad_ctrl_pad_ctrl_mii1_rxer_ie_Msk   (0x40UL)
 
#define pad_ctrl_pad_ctrl_mii1_rxer_bf_align1_Pos   (5UL)
 
#define pad_ctrl_pad_ctrl_mii1_rxer_bf_align1_Msk   (0x20UL)
 
#define pad_ctrl_pad_ctrl_mii1_rxer_pe_Pos   (4UL)
 
#define pad_ctrl_pad_ctrl_mii1_rxer_pe_Msk   (0x10UL)
 
#define pad_ctrl_pad_ctrl_mii1_rxer_bf_align0_Pos   (1UL)
 
#define pad_ctrl_pad_ctrl_mii1_rxer_bf_align0_Msk   (0xeUL)
 
#define pad_ctrl_pad_ctrl_mii1_rxer_ds_Pos   (0UL)
 
#define pad_ctrl_pad_ctrl_mii1_rxer_ds_Msk   (0x1UL)
 
#define pad_ctrl_pad_ctrl_mii1_txclk_bf_align2_Pos   (7UL)
 
#define pad_ctrl_pad_ctrl_mii1_txclk_bf_align2_Msk   (0xffffff80UL)
 
#define pad_ctrl_pad_ctrl_mii1_txclk_ie_Pos   (6UL)
 
#define pad_ctrl_pad_ctrl_mii1_txclk_ie_Msk   (0x40UL)
 
#define pad_ctrl_pad_ctrl_mii1_txclk_bf_align1_Pos   (5UL)
 
#define pad_ctrl_pad_ctrl_mii1_txclk_bf_align1_Msk   (0x20UL)
 
#define pad_ctrl_pad_ctrl_mii1_txclk_pe_Pos   (4UL)
 
#define pad_ctrl_pad_ctrl_mii1_txclk_pe_Msk   (0x10UL)
 
#define pad_ctrl_pad_ctrl_mii1_txclk_bf_align0_Pos   (1UL)
 
#define pad_ctrl_pad_ctrl_mii1_txclk_bf_align0_Msk   (0xeUL)
 
#define pad_ctrl_pad_ctrl_mii1_txclk_ds_Pos   (0UL)
 
#define pad_ctrl_pad_ctrl_mii1_txclk_ds_Msk   (0x1UL)
 
#define pad_ctrl_pad_ctrl_mii1_txd0_bf_align2_Pos   (7UL)
 
#define pad_ctrl_pad_ctrl_mii1_txd0_bf_align2_Msk   (0xffffff80UL)
 
#define pad_ctrl_pad_ctrl_mii1_txd0_ie_Pos   (6UL)
 
#define pad_ctrl_pad_ctrl_mii1_txd0_ie_Msk   (0x40UL)
 
#define pad_ctrl_pad_ctrl_mii1_txd0_bf_align1_Pos   (5UL)
 
#define pad_ctrl_pad_ctrl_mii1_txd0_bf_align1_Msk   (0x20UL)
 
#define pad_ctrl_pad_ctrl_mii1_txd0_pe_Pos   (4UL)
 
#define pad_ctrl_pad_ctrl_mii1_txd0_pe_Msk   (0x10UL)
 
#define pad_ctrl_pad_ctrl_mii1_txd0_bf_align0_Pos   (1UL)
 
#define pad_ctrl_pad_ctrl_mii1_txd0_bf_align0_Msk   (0xeUL)
 
#define pad_ctrl_pad_ctrl_mii1_txd0_ds_Pos   (0UL)
 
#define pad_ctrl_pad_ctrl_mii1_txd0_ds_Msk   (0x1UL)
 
#define pad_ctrl_pad_ctrl_mii1_txd1_bf_align2_Pos   (7UL)
 
#define pad_ctrl_pad_ctrl_mii1_txd1_bf_align2_Msk   (0xffffff80UL)
 
#define pad_ctrl_pad_ctrl_mii1_txd1_ie_Pos   (6UL)
 
#define pad_ctrl_pad_ctrl_mii1_txd1_ie_Msk   (0x40UL)
 
#define pad_ctrl_pad_ctrl_mii1_txd1_bf_align1_Pos   (5UL)
 
#define pad_ctrl_pad_ctrl_mii1_txd1_bf_align1_Msk   (0x20UL)
 
#define pad_ctrl_pad_ctrl_mii1_txd1_pe_Pos   (4UL)
 
#define pad_ctrl_pad_ctrl_mii1_txd1_pe_Msk   (0x10UL)
 
#define pad_ctrl_pad_ctrl_mii1_txd1_bf_align0_Pos   (1UL)
 
#define pad_ctrl_pad_ctrl_mii1_txd1_bf_align0_Msk   (0xeUL)
 
#define pad_ctrl_pad_ctrl_mii1_txd1_ds_Pos   (0UL)
 
#define pad_ctrl_pad_ctrl_mii1_txd1_ds_Msk   (0x1UL)
 
#define pad_ctrl_pad_ctrl_mii1_txd2_bf_align2_Pos   (7UL)
 
#define pad_ctrl_pad_ctrl_mii1_txd2_bf_align2_Msk   (0xffffff80UL)
 
#define pad_ctrl_pad_ctrl_mii1_txd2_ie_Pos   (6UL)
 
#define pad_ctrl_pad_ctrl_mii1_txd2_ie_Msk   (0x40UL)
 
#define pad_ctrl_pad_ctrl_mii1_txd2_bf_align1_Pos   (5UL)
 
#define pad_ctrl_pad_ctrl_mii1_txd2_bf_align1_Msk   (0x20UL)
 
#define pad_ctrl_pad_ctrl_mii1_txd2_pe_Pos   (4UL)
 
#define pad_ctrl_pad_ctrl_mii1_txd2_pe_Msk   (0x10UL)
 
#define pad_ctrl_pad_ctrl_mii1_txd2_bf_align0_Pos   (1UL)
 
#define pad_ctrl_pad_ctrl_mii1_txd2_bf_align0_Msk   (0xeUL)
 
#define pad_ctrl_pad_ctrl_mii1_txd2_ds_Pos   (0UL)
 
#define pad_ctrl_pad_ctrl_mii1_txd2_ds_Msk   (0x1UL)
 
#define pad_ctrl_pad_ctrl_mii1_txd3_bf_align2_Pos   (7UL)
 
#define pad_ctrl_pad_ctrl_mii1_txd3_bf_align2_Msk   (0xffffff80UL)
 
#define pad_ctrl_pad_ctrl_mii1_txd3_ie_Pos   (6UL)
 
#define pad_ctrl_pad_ctrl_mii1_txd3_ie_Msk   (0x40UL)
 
#define pad_ctrl_pad_ctrl_mii1_txd3_bf_align1_Pos   (5UL)
 
#define pad_ctrl_pad_ctrl_mii1_txd3_bf_align1_Msk   (0x20UL)
 
#define pad_ctrl_pad_ctrl_mii1_txd3_pe_Pos   (4UL)
 
#define pad_ctrl_pad_ctrl_mii1_txd3_pe_Msk   (0x10UL)
 
#define pad_ctrl_pad_ctrl_mii1_txd3_bf_align0_Pos   (1UL)
 
#define pad_ctrl_pad_ctrl_mii1_txd3_bf_align0_Msk   (0xeUL)
 
#define pad_ctrl_pad_ctrl_mii1_txd3_ds_Pos   (0UL)
 
#define pad_ctrl_pad_ctrl_mii1_txd3_ds_Msk   (0x1UL)
 
#define pad_ctrl_pad_ctrl_mii1_txen_bf_align2_Pos   (7UL)
 
#define pad_ctrl_pad_ctrl_mii1_txen_bf_align2_Msk   (0xffffff80UL)
 
#define pad_ctrl_pad_ctrl_mii1_txen_ie_Pos   (6UL)
 
#define pad_ctrl_pad_ctrl_mii1_txen_ie_Msk   (0x40UL)
 
#define pad_ctrl_pad_ctrl_mii1_txen_bf_align1_Pos   (5UL)
 
#define pad_ctrl_pad_ctrl_mii1_txen_bf_align1_Msk   (0x20UL)
 
#define pad_ctrl_pad_ctrl_mii1_txen_pe_Pos   (4UL)
 
#define pad_ctrl_pad_ctrl_mii1_txen_pe_Msk   (0x10UL)
 
#define pad_ctrl_pad_ctrl_mii1_txen_bf_align0_Pos   (1UL)
 
#define pad_ctrl_pad_ctrl_mii1_txen_bf_align0_Msk   (0xeUL)
 
#define pad_ctrl_pad_ctrl_mii1_txen_ds_Pos   (0UL)
 
#define pad_ctrl_pad_ctrl_mii1_txen_ds_Msk   (0x1UL)
 
#define pad_ctrl_pad_ctrl_mii1_col_bf_align2_Pos   (7UL)
 
#define pad_ctrl_pad_ctrl_mii1_col_bf_align2_Msk   (0xffffff80UL)
 
#define pad_ctrl_pad_ctrl_mii1_col_ie_Pos   (6UL)
 
#define pad_ctrl_pad_ctrl_mii1_col_ie_Msk   (0x40UL)
 
#define pad_ctrl_pad_ctrl_mii1_col_bf_align1_Pos   (5UL)
 
#define pad_ctrl_pad_ctrl_mii1_col_bf_align1_Msk   (0x20UL)
 
#define pad_ctrl_pad_ctrl_mii1_col_pe_Pos   (4UL)
 
#define pad_ctrl_pad_ctrl_mii1_col_pe_Msk   (0x10UL)
 
#define pad_ctrl_pad_ctrl_mii1_col_bf_align0_Pos   (1UL)
 
#define pad_ctrl_pad_ctrl_mii1_col_bf_align0_Msk   (0xeUL)
 
#define pad_ctrl_pad_ctrl_mii1_col_ds_Pos   (0UL)
 
#define pad_ctrl_pad_ctrl_mii1_col_ds_Msk   (0x1UL)
 
#define pad_ctrl_pad_ctrl_mii1_crs_bf_align2_Pos   (7UL)
 
#define pad_ctrl_pad_ctrl_mii1_crs_bf_align2_Msk   (0xffffff80UL)
 
#define pad_ctrl_pad_ctrl_mii1_crs_ie_Pos   (6UL)
 
#define pad_ctrl_pad_ctrl_mii1_crs_ie_Msk   (0x40UL)
 
#define pad_ctrl_pad_ctrl_mii1_crs_bf_align1_Pos   (5UL)
 
#define pad_ctrl_pad_ctrl_mii1_crs_bf_align1_Msk   (0x20UL)
 
#define pad_ctrl_pad_ctrl_mii1_crs_pe_Pos   (4UL)
 
#define pad_ctrl_pad_ctrl_mii1_crs_pe_Msk   (0x10UL)
 
#define pad_ctrl_pad_ctrl_mii1_crs_bf_align0_Pos   (1UL)
 
#define pad_ctrl_pad_ctrl_mii1_crs_bf_align0_Msk   (0xeUL)
 
#define pad_ctrl_pad_ctrl_mii1_crs_ds_Pos   (0UL)
 
#define pad_ctrl_pad_ctrl_mii1_crs_ds_Msk   (0x1UL)
 
#define pad_ctrl_pad_ctrl_phy1_led_link_in_bf_align2_Pos   (7UL)
 
#define pad_ctrl_pad_ctrl_phy1_led_link_in_bf_align2_Msk   (0xffffff80UL)
 
#define pad_ctrl_pad_ctrl_phy1_led_link_in_ie_Pos   (6UL)
 
#define pad_ctrl_pad_ctrl_phy1_led_link_in_ie_Msk   (0x40UL)
 
#define pad_ctrl_pad_ctrl_phy1_led_link_in_bf_align1_Pos   (5UL)
 
#define pad_ctrl_pad_ctrl_phy1_led_link_in_bf_align1_Msk   (0x20UL)
 
#define pad_ctrl_pad_ctrl_phy1_led_link_in_pe_Pos   (4UL)
 
#define pad_ctrl_pad_ctrl_phy1_led_link_in_pe_Msk   (0x10UL)
 
#define pad_ctrl_pad_ctrl_phy1_led_link_in_bf_align0_Pos   (1UL)
 
#define pad_ctrl_pad_ctrl_phy1_led_link_in_bf_align0_Msk   (0xeUL)
 
#define pad_ctrl_pad_ctrl_phy1_led_link_in_ds_Pos   (0UL)
 
#define pad_ctrl_pad_ctrl_phy1_led_link_in_ds_Msk   (0x1UL)
 
#define pad_ctrl_pad_ctrl_mii_mdc_bf_align2_Pos   (7UL)
 
#define pad_ctrl_pad_ctrl_mii_mdc_bf_align2_Msk   (0xffffff80UL)
 
#define pad_ctrl_pad_ctrl_mii_mdc_ie_Pos   (6UL)
 
#define pad_ctrl_pad_ctrl_mii_mdc_ie_Msk   (0x40UL)
 
#define pad_ctrl_pad_ctrl_mii_mdc_bf_align1_Pos   (5UL)
 
#define pad_ctrl_pad_ctrl_mii_mdc_bf_align1_Msk   (0x20UL)
 
#define pad_ctrl_pad_ctrl_mii_mdc_pe_Pos   (4UL)
 
#define pad_ctrl_pad_ctrl_mii_mdc_pe_Msk   (0x10UL)
 
#define pad_ctrl_pad_ctrl_mii_mdc_bf_align0_Pos   (1UL)
 
#define pad_ctrl_pad_ctrl_mii_mdc_bf_align0_Msk   (0xeUL)
 
#define pad_ctrl_pad_ctrl_mii_mdc_ds_Pos   (0UL)
 
#define pad_ctrl_pad_ctrl_mii_mdc_ds_Msk   (0x1UL)
 
#define pad_ctrl_pad_ctrl_mii_mdio_bf_align2_Pos   (7UL)
 
#define pad_ctrl_pad_ctrl_mii_mdio_bf_align2_Msk   (0xffffff80UL)
 
#define pad_ctrl_pad_ctrl_mii_mdio_ie_Pos   (6UL)
 
#define pad_ctrl_pad_ctrl_mii_mdio_ie_Msk   (0x40UL)
 
#define pad_ctrl_pad_ctrl_mii_mdio_bf_align1_Pos   (5UL)
 
#define pad_ctrl_pad_ctrl_mii_mdio_bf_align1_Msk   (0x20UL)
 
#define pad_ctrl_pad_ctrl_mii_mdio_pe_Pos   (4UL)
 
#define pad_ctrl_pad_ctrl_mii_mdio_pe_Msk   (0x10UL)
 
#define pad_ctrl_pad_ctrl_mii_mdio_bf_align0_Pos   (1UL)
 
#define pad_ctrl_pad_ctrl_mii_mdio_bf_align0_Msk   (0xeUL)
 
#define pad_ctrl_pad_ctrl_mii_mdio_ds_Pos   (0UL)
 
#define pad_ctrl_pad_ctrl_mii_mdio_ds_Msk   (0x1UL)
 
#define pad_ctrl_pad_ctrl_rst_out_n_bf_align2_Pos   (7UL)
 
#define pad_ctrl_pad_ctrl_rst_out_n_bf_align2_Msk   (0xffffff80UL)
 
#define pad_ctrl_pad_ctrl_rst_out_n_ie_Pos   (6UL)
 
#define pad_ctrl_pad_ctrl_rst_out_n_ie_Msk   (0x40UL)
 
#define pad_ctrl_pad_ctrl_rst_out_n_bf_align1_Pos   (5UL)
 
#define pad_ctrl_pad_ctrl_rst_out_n_bf_align1_Msk   (0x20UL)
 
#define pad_ctrl_pad_ctrl_rst_out_n_pe_Pos   (4UL)
 
#define pad_ctrl_pad_ctrl_rst_out_n_pe_Msk   (0x10UL)
 
#define pad_ctrl_pad_ctrl_rst_out_n_bf_align0_Pos   (1UL)
 
#define pad_ctrl_pad_ctrl_rst_out_n_bf_align0_Msk   (0xeUL)
 
#define pad_ctrl_pad_ctrl_rst_out_n_ds_Pos   (0UL)
 
#define pad_ctrl_pad_ctrl_rst_out_n_ds_Msk   (0x1UL)
 
#define pad_ctrl_pad_ctrl_clk25out_bf_align2_Pos   (7UL)
 
#define pad_ctrl_pad_ctrl_clk25out_bf_align2_Msk   (0xffffff80UL)
 
#define pad_ctrl_pad_ctrl_clk25out_ie_Pos   (6UL)
 
#define pad_ctrl_pad_ctrl_clk25out_ie_Msk   (0x40UL)
 
#define pad_ctrl_pad_ctrl_clk25out_bf_align1_Pos   (5UL)
 
#define pad_ctrl_pad_ctrl_clk25out_bf_align1_Msk   (0x20UL)
 
#define pad_ctrl_pad_ctrl_clk25out_pe_Pos   (4UL)
 
#define pad_ctrl_pad_ctrl_clk25out_pe_Msk   (0x10UL)
 
#define pad_ctrl_pad_ctrl_clk25out_bf_align0_Pos   (1UL)
 
#define pad_ctrl_pad_ctrl_clk25out_bf_align0_Msk   (0xeUL)
 
#define pad_ctrl_pad_ctrl_clk25out_ds_Pos   (0UL)
 
#define pad_ctrl_pad_ctrl_clk25out_ds_Msk   (0x1UL)
 
#define pad_ctrl_pad_ctrl_mii0_txen_bga2_bf_align2_Pos   (7UL)
 
#define pad_ctrl_pad_ctrl_mii0_txen_bga2_bf_align2_Msk   (0xffffff80UL)
 
#define pad_ctrl_pad_ctrl_mii0_txen_bga2_ie_Pos   (6UL)
 
#define pad_ctrl_pad_ctrl_mii0_txen_bga2_ie_Msk   (0x40UL)
 
#define pad_ctrl_pad_ctrl_mii0_txen_bga2_bf_align1_Pos   (5UL)
 
#define pad_ctrl_pad_ctrl_mii0_txen_bga2_bf_align1_Msk   (0x20UL)
 
#define pad_ctrl_pad_ctrl_mii0_txen_bga2_pe_Pos   (4UL)
 
#define pad_ctrl_pad_ctrl_mii0_txen_bga2_pe_Msk   (0x10UL)
 
#define pad_ctrl_pad_ctrl_mii0_txen_bga2_bf_align0_Pos   (1UL)
 
#define pad_ctrl_pad_ctrl_mii0_txen_bga2_bf_align0_Msk   (0xeUL)
 
#define pad_ctrl_pad_ctrl_mii0_txen_bga2_ds_Pos   (0UL)
 
#define pad_ctrl_pad_ctrl_mii0_txen_bga2_ds_Msk   (0x1UL)
 
#define pad_ctrl_pad_ctrl_mii0_col_bga2_bf_align2_Pos   (7UL)
 
#define pad_ctrl_pad_ctrl_mii0_col_bga2_bf_align2_Msk   (0xffffff80UL)
 
#define pad_ctrl_pad_ctrl_mii0_col_bga2_ie_Pos   (6UL)
 
#define pad_ctrl_pad_ctrl_mii0_col_bga2_ie_Msk   (0x40UL)
 
#define pad_ctrl_pad_ctrl_mii0_col_bga2_bf_align1_Pos   (5UL)
 
#define pad_ctrl_pad_ctrl_mii0_col_bga2_bf_align1_Msk   (0x20UL)
 
#define pad_ctrl_pad_ctrl_mii0_col_bga2_pe_Pos   (4UL)
 
#define pad_ctrl_pad_ctrl_mii0_col_bga2_pe_Msk   (0x10UL)
 
#define pad_ctrl_pad_ctrl_mii0_col_bga2_bf_align0_Pos   (1UL)
 
#define pad_ctrl_pad_ctrl_mii0_col_bga2_bf_align0_Msk   (0xeUL)
 
#define pad_ctrl_pad_ctrl_mii0_col_bga2_ds_Pos   (0UL)
 
#define pad_ctrl_pad_ctrl_mii0_col_bga2_ds_Msk   (0x1UL)
 
#define pad_ctrl_pad_ctrl_mii0_crs_bga2_bf_align2_Pos   (7UL)
 
#define pad_ctrl_pad_ctrl_mii0_crs_bga2_bf_align2_Msk   (0xffffff80UL)
 
#define pad_ctrl_pad_ctrl_mii0_crs_bga2_ie_Pos   (6UL)
 
#define pad_ctrl_pad_ctrl_mii0_crs_bga2_ie_Msk   (0x40UL)
 
#define pad_ctrl_pad_ctrl_mii0_crs_bga2_bf_align1_Pos   (5UL)
 
#define pad_ctrl_pad_ctrl_mii0_crs_bga2_bf_align1_Msk   (0x20UL)
 
#define pad_ctrl_pad_ctrl_mii0_crs_bga2_pe_Pos   (4UL)
 
#define pad_ctrl_pad_ctrl_mii0_crs_bga2_pe_Msk   (0x10UL)
 
#define pad_ctrl_pad_ctrl_mii0_crs_bga2_bf_align0_Pos   (0UL)
 
#define pad_ctrl_pad_ctrl_mii0_crs_bga2_bf_align0_Msk   (0xfUL)
 
#define pad_ctrl_pad_ctrl_phy0_led_link_in_bga2_bf_align2_Pos   (7UL)
 
#define pad_ctrl_pad_ctrl_phy0_led_link_in_bga2_bf_align2_Msk   (0xffffff80UL)
 
#define pad_ctrl_pad_ctrl_phy0_led_link_in_bga2_ie_Pos   (6UL)
 
#define pad_ctrl_pad_ctrl_phy0_led_link_in_bga2_ie_Msk   (0x40UL)
 
#define pad_ctrl_pad_ctrl_phy0_led_link_in_bga2_bf_align1_Pos   (5UL)
 
#define pad_ctrl_pad_ctrl_phy0_led_link_in_bga2_bf_align1_Msk   (0x20UL)
 
#define pad_ctrl_pad_ctrl_phy0_led_link_in_bga2_pe_Pos   (4UL)
 
#define pad_ctrl_pad_ctrl_phy0_led_link_in_bga2_pe_Msk   (0x10UL)
 
#define pad_ctrl_pad_ctrl_phy0_led_link_in_bga2_bf_align0_Pos   (0UL)
 
#define pad_ctrl_pad_ctrl_phy0_led_link_in_bga2_bf_align0_Msk   (0xfUL)
 
#define pad_ctrl_pad_ctrl_mii1_rxer_bga2_bf_align2_Pos   (7UL)
 
#define pad_ctrl_pad_ctrl_mii1_rxer_bga2_bf_align2_Msk   (0xffffff80UL)
 
#define pad_ctrl_pad_ctrl_mii1_rxer_bga2_ie_Pos   (6UL)
 
#define pad_ctrl_pad_ctrl_mii1_rxer_bga2_ie_Msk   (0x40UL)
 
#define pad_ctrl_pad_ctrl_mii1_rxer_bga2_bf_align1_Pos   (5UL)
 
#define pad_ctrl_pad_ctrl_mii1_rxer_bga2_bf_align1_Msk   (0x20UL)
 
#define pad_ctrl_pad_ctrl_mii1_rxer_bga2_pe_Pos   (4UL)
 
#define pad_ctrl_pad_ctrl_mii1_rxer_bga2_pe_Msk   (0x10UL)
 
#define pad_ctrl_pad_ctrl_mii1_rxer_bga2_bf_align0_Pos   (0UL)
 
#define pad_ctrl_pad_ctrl_mii1_rxer_bga2_bf_align0_Msk   (0xfUL)
 
#define pad_ctrl_pad_ctrl_mii1_col_bga2_bf_align2_Pos   (7UL)
 
#define pad_ctrl_pad_ctrl_mii1_col_bga2_bf_align2_Msk   (0xffffff80UL)
 
#define pad_ctrl_pad_ctrl_mii1_col_bga2_ie_Pos   (6UL)
 
#define pad_ctrl_pad_ctrl_mii1_col_bga2_ie_Msk   (0x40UL)
 
#define pad_ctrl_pad_ctrl_mii1_col_bga2_bf_align1_Pos   (5UL)
 
#define pad_ctrl_pad_ctrl_mii1_col_bga2_bf_align1_Msk   (0x20UL)
 
#define pad_ctrl_pad_ctrl_mii1_col_bga2_pe_Pos   (4UL)
 
#define pad_ctrl_pad_ctrl_mii1_col_bga2_pe_Msk   (0x10UL)
 
#define pad_ctrl_pad_ctrl_mii1_col_bga2_bf_align0_Pos   (1UL)
 
#define pad_ctrl_pad_ctrl_mii1_col_bga2_bf_align0_Msk   (0xeUL)
 
#define pad_ctrl_pad_ctrl_mii1_col_bga2_ds_Pos   (0UL)
 
#define pad_ctrl_pad_ctrl_mii1_col_bga2_ds_Msk   (0x1UL)
 
#define pad_ctrl_pad_ctrl_mii1_crs_bga2_bf_align2_Pos   (7UL)
 
#define pad_ctrl_pad_ctrl_mii1_crs_bga2_bf_align2_Msk   (0xffffff80UL)
 
#define pad_ctrl_pad_ctrl_mii1_crs_bga2_ie_Pos   (6UL)
 
#define pad_ctrl_pad_ctrl_mii1_crs_bga2_ie_Msk   (0x40UL)
 
#define pad_ctrl_pad_ctrl_mii1_crs_bga2_bf_align1_Pos   (5UL)
 
#define pad_ctrl_pad_ctrl_mii1_crs_bga2_bf_align1_Msk   (0x20UL)
 
#define pad_ctrl_pad_ctrl_mii1_crs_bga2_pe_Pos   (4UL)
 
#define pad_ctrl_pad_ctrl_mii1_crs_bga2_pe_Msk   (0x10UL)
 
#define pad_ctrl_pad_ctrl_mii1_crs_bga2_bf_align0_Pos   (0UL)
 
#define pad_ctrl_pad_ctrl_mii1_crs_bga2_bf_align0_Msk   (0xfUL)
 
#define pad_ctrl_pad_ctrl_phy1_led_link_in_bga2_bf_align2_Pos   (7UL)
 
#define pad_ctrl_pad_ctrl_phy1_led_link_in_bga2_bf_align2_Msk   (0xffffff80UL)
 
#define pad_ctrl_pad_ctrl_phy1_led_link_in_bga2_ie_Pos   (6UL)
 
#define pad_ctrl_pad_ctrl_phy1_led_link_in_bga2_ie_Msk   (0x40UL)
 
#define pad_ctrl_pad_ctrl_phy1_led_link_in_bga2_bf_align1_Pos   (5UL)
 
#define pad_ctrl_pad_ctrl_phy1_led_link_in_bga2_bf_align1_Msk   (0x20UL)
 
#define pad_ctrl_pad_ctrl_phy1_led_link_in_bga2_pe_Pos   (4UL)
 
#define pad_ctrl_pad_ctrl_phy1_led_link_in_bga2_pe_Msk   (0x10UL)
 
#define pad_ctrl_pad_ctrl_phy1_led_link_in_bga2_bf_align0_Pos   (0UL)
 
#define pad_ctrl_pad_ctrl_phy1_led_link_in_bga2_bf_align0_Msk   (0xfUL)
 
#define pad_ctrl_pad_ctrl_mmio0_bf_align2_Pos   (7UL)
 
#define pad_ctrl_pad_ctrl_mmio0_bf_align2_Msk   (0xffffff80UL)
 
#define pad_ctrl_pad_ctrl_mmio0_ie_Pos   (6UL)
 
#define pad_ctrl_pad_ctrl_mmio0_ie_Msk   (0x40UL)
 
#define pad_ctrl_pad_ctrl_mmio0_bf_align1_Pos   (5UL)
 
#define pad_ctrl_pad_ctrl_mmio0_bf_align1_Msk   (0x20UL)
 
#define pad_ctrl_pad_ctrl_mmio0_pe_Pos   (4UL)
 
#define pad_ctrl_pad_ctrl_mmio0_pe_Msk   (0x10UL)
 
#define pad_ctrl_pad_ctrl_mmio0_bf_align0_Pos   (1UL)
 
#define pad_ctrl_pad_ctrl_mmio0_bf_align0_Msk   (0xeUL)
 
#define pad_ctrl_pad_ctrl_mmio0_ds_Pos   (0UL)
 
#define pad_ctrl_pad_ctrl_mmio0_ds_Msk   (0x1UL)
 
#define pad_ctrl_pad_ctrl_mmio1_bf_align2_Pos   (7UL)
 
#define pad_ctrl_pad_ctrl_mmio1_bf_align2_Msk   (0xffffff80UL)
 
#define pad_ctrl_pad_ctrl_mmio1_ie_Pos   (6UL)
 
#define pad_ctrl_pad_ctrl_mmio1_ie_Msk   (0x40UL)
 
#define pad_ctrl_pad_ctrl_mmio1_bf_align1_Pos   (5UL)
 
#define pad_ctrl_pad_ctrl_mmio1_bf_align1_Msk   (0x20UL)
 
#define pad_ctrl_pad_ctrl_mmio1_pe_Pos   (4UL)
 
#define pad_ctrl_pad_ctrl_mmio1_pe_Msk   (0x10UL)
 
#define pad_ctrl_pad_ctrl_mmio1_bf_align0_Pos   (1UL)
 
#define pad_ctrl_pad_ctrl_mmio1_bf_align0_Msk   (0xeUL)
 
#define pad_ctrl_pad_ctrl_mmio1_ds_Pos   (0UL)
 
#define pad_ctrl_pad_ctrl_mmio1_ds_Msk   (0x1UL)
 
#define pad_ctrl_pad_ctrl_mmio2_bf_align2_Pos   (7UL)
 
#define pad_ctrl_pad_ctrl_mmio2_bf_align2_Msk   (0xffffff80UL)
 
#define pad_ctrl_pad_ctrl_mmio2_ie_Pos   (6UL)
 
#define pad_ctrl_pad_ctrl_mmio2_ie_Msk   (0x40UL)
 
#define pad_ctrl_pad_ctrl_mmio2_bf_align1_Pos   (5UL)
 
#define pad_ctrl_pad_ctrl_mmio2_bf_align1_Msk   (0x20UL)
 
#define pad_ctrl_pad_ctrl_mmio2_pe_Pos   (4UL)
 
#define pad_ctrl_pad_ctrl_mmio2_pe_Msk   (0x10UL)
 
#define pad_ctrl_pad_ctrl_mmio2_bf_align0_Pos   (1UL)
 
#define pad_ctrl_pad_ctrl_mmio2_bf_align0_Msk   (0xeUL)
 
#define pad_ctrl_pad_ctrl_mmio2_ds_Pos   (0UL)
 
#define pad_ctrl_pad_ctrl_mmio2_ds_Msk   (0x1UL)
 
#define pad_ctrl_pad_ctrl_mmio3_bf_align2_Pos   (7UL)
 
#define pad_ctrl_pad_ctrl_mmio3_bf_align2_Msk   (0xffffff80UL)
 
#define pad_ctrl_pad_ctrl_mmio3_ie_Pos   (6UL)
 
#define pad_ctrl_pad_ctrl_mmio3_ie_Msk   (0x40UL)
 
#define pad_ctrl_pad_ctrl_mmio3_bf_align1_Pos   (5UL)
 
#define pad_ctrl_pad_ctrl_mmio3_bf_align1_Msk   (0x20UL)
 
#define pad_ctrl_pad_ctrl_mmio3_pe_Pos   (4UL)
 
#define pad_ctrl_pad_ctrl_mmio3_pe_Msk   (0x10UL)
 
#define pad_ctrl_pad_ctrl_mmio3_bf_align0_Pos   (1UL)
 
#define pad_ctrl_pad_ctrl_mmio3_bf_align0_Msk   (0xeUL)
 
#define pad_ctrl_pad_ctrl_mmio3_ds_Pos   (0UL)
 
#define pad_ctrl_pad_ctrl_mmio3_ds_Msk   (0x1UL)
 
#define pad_ctrl_pad_ctrl_mmio4_bf_align2_Pos   (7UL)
 
#define pad_ctrl_pad_ctrl_mmio4_bf_align2_Msk   (0xffffff80UL)
 
#define pad_ctrl_pad_ctrl_mmio4_ie_Pos   (6UL)
 
#define pad_ctrl_pad_ctrl_mmio4_ie_Msk   (0x40UL)
 
#define pad_ctrl_pad_ctrl_mmio4_bf_align1_Pos   (5UL)
 
#define pad_ctrl_pad_ctrl_mmio4_bf_align1_Msk   (0x20UL)
 
#define pad_ctrl_pad_ctrl_mmio4_pe_Pos   (4UL)
 
#define pad_ctrl_pad_ctrl_mmio4_pe_Msk   (0x10UL)
 
#define pad_ctrl_pad_ctrl_mmio4_bf_align0_Pos   (1UL)
 
#define pad_ctrl_pad_ctrl_mmio4_bf_align0_Msk   (0xeUL)
 
#define pad_ctrl_pad_ctrl_mmio4_ds_Pos   (0UL)
 
#define pad_ctrl_pad_ctrl_mmio4_ds_Msk   (0x1UL)
 
#define pad_ctrl_pad_ctrl_mmio5_bf_align2_Pos   (7UL)
 
#define pad_ctrl_pad_ctrl_mmio5_bf_align2_Msk   (0xffffff80UL)
 
#define pad_ctrl_pad_ctrl_mmio5_ie_Pos   (6UL)
 
#define pad_ctrl_pad_ctrl_mmio5_ie_Msk   (0x40UL)
 
#define pad_ctrl_pad_ctrl_mmio5_bf_align1_Pos   (5UL)
 
#define pad_ctrl_pad_ctrl_mmio5_bf_align1_Msk   (0x20UL)
 
#define pad_ctrl_pad_ctrl_mmio5_pe_Pos   (4UL)
 
#define pad_ctrl_pad_ctrl_mmio5_pe_Msk   (0x10UL)
 
#define pad_ctrl_pad_ctrl_mmio5_bf_align0_Pos   (1UL)
 
#define pad_ctrl_pad_ctrl_mmio5_bf_align0_Msk   (0xeUL)
 
#define pad_ctrl_pad_ctrl_mmio5_ds_Pos   (0UL)
 
#define pad_ctrl_pad_ctrl_mmio5_ds_Msk   (0x1UL)
 
#define pad_ctrl_pad_ctrl_mmio6_bf_align2_Pos   (7UL)
 
#define pad_ctrl_pad_ctrl_mmio6_bf_align2_Msk   (0xffffff80UL)
 
#define pad_ctrl_pad_ctrl_mmio6_ie_Pos   (6UL)
 
#define pad_ctrl_pad_ctrl_mmio6_ie_Msk   (0x40UL)
 
#define pad_ctrl_pad_ctrl_mmio6_bf_align1_Pos   (5UL)
 
#define pad_ctrl_pad_ctrl_mmio6_bf_align1_Msk   (0x20UL)
 
#define pad_ctrl_pad_ctrl_mmio6_pe_Pos   (4UL)
 
#define pad_ctrl_pad_ctrl_mmio6_pe_Msk   (0x10UL)
 
#define pad_ctrl_pad_ctrl_mmio6_bf_align0_Pos   (1UL)
 
#define pad_ctrl_pad_ctrl_mmio6_bf_align0_Msk   (0xeUL)
 
#define pad_ctrl_pad_ctrl_mmio6_ds_Pos   (0UL)
 
#define pad_ctrl_pad_ctrl_mmio6_ds_Msk   (0x1UL)
 
#define pad_ctrl_pad_ctrl_mmio7_bf_align2_Pos   (7UL)
 
#define pad_ctrl_pad_ctrl_mmio7_bf_align2_Msk   (0xffffff80UL)
 
#define pad_ctrl_pad_ctrl_mmio7_ie_Pos   (6UL)
 
#define pad_ctrl_pad_ctrl_mmio7_ie_Msk   (0x40UL)
 
#define pad_ctrl_pad_ctrl_mmio7_bf_align1_Pos   (5UL)
 
#define pad_ctrl_pad_ctrl_mmio7_bf_align1_Msk   (0x20UL)
 
#define pad_ctrl_pad_ctrl_mmio7_pe_Pos   (4UL)
 
#define pad_ctrl_pad_ctrl_mmio7_pe_Msk   (0x10UL)
 
#define pad_ctrl_pad_ctrl_mmio7_bf_align0_Pos   (1UL)
 
#define pad_ctrl_pad_ctrl_mmio7_bf_align0_Msk   (0xeUL)
 
#define pad_ctrl_pad_ctrl_mmio7_ds_Pos   (0UL)
 
#define pad_ctrl_pad_ctrl_mmio7_ds_Msk   (0x1UL)
 
#define pad_ctrl_pad_ctrl_sqi_clk_bf_align2_Pos   (7UL)
 
#define pad_ctrl_pad_ctrl_sqi_clk_bf_align2_Msk   (0xffffff80UL)
 
#define pad_ctrl_pad_ctrl_sqi_clk_ie_Pos   (6UL)
 
#define pad_ctrl_pad_ctrl_sqi_clk_ie_Msk   (0x40UL)
 
#define pad_ctrl_pad_ctrl_sqi_clk_bf_align1_Pos   (5UL)
 
#define pad_ctrl_pad_ctrl_sqi_clk_bf_align1_Msk   (0x20UL)
 
#define pad_ctrl_pad_ctrl_sqi_clk_pe_Pos   (4UL)
 
#define pad_ctrl_pad_ctrl_sqi_clk_pe_Msk   (0x10UL)
 
#define pad_ctrl_pad_ctrl_sqi_clk_bf_align0_Pos   (1UL)
 
#define pad_ctrl_pad_ctrl_sqi_clk_bf_align0_Msk   (0xeUL)
 
#define pad_ctrl_pad_ctrl_sqi_clk_ds_Pos   (0UL)
 
#define pad_ctrl_pad_ctrl_sqi_clk_ds_Msk   (0x1UL)
 
#define pad_ctrl_pad_ctrl_sqi_cs0n_bf_align2_Pos   (7UL)
 
#define pad_ctrl_pad_ctrl_sqi_cs0n_bf_align2_Msk   (0xffffff80UL)
 
#define pad_ctrl_pad_ctrl_sqi_cs0n_ie_Pos   (6UL)
 
#define pad_ctrl_pad_ctrl_sqi_cs0n_ie_Msk   (0x40UL)
 
#define pad_ctrl_pad_ctrl_sqi_cs0n_bf_align1_Pos   (5UL)
 
#define pad_ctrl_pad_ctrl_sqi_cs0n_bf_align1_Msk   (0x20UL)
 
#define pad_ctrl_pad_ctrl_sqi_cs0n_pe_Pos   (4UL)
 
#define pad_ctrl_pad_ctrl_sqi_cs0n_pe_Msk   (0x10UL)
 
#define pad_ctrl_pad_ctrl_sqi_cs0n_bf_align0_Pos   (1UL)
 
#define pad_ctrl_pad_ctrl_sqi_cs0n_bf_align0_Msk   (0xeUL)
 
#define pad_ctrl_pad_ctrl_sqi_cs0n_ds_Pos   (0UL)
 
#define pad_ctrl_pad_ctrl_sqi_cs0n_ds_Msk   (0x1UL)
 
#define pad_ctrl_pad_ctrl_sqi_mosi_bf_align2_Pos   (7UL)
 
#define pad_ctrl_pad_ctrl_sqi_mosi_bf_align2_Msk   (0xffffff80UL)
 
#define pad_ctrl_pad_ctrl_sqi_mosi_ie_Pos   (6UL)
 
#define pad_ctrl_pad_ctrl_sqi_mosi_ie_Msk   (0x40UL)
 
#define pad_ctrl_pad_ctrl_sqi_mosi_bf_align1_Pos   (5UL)
 
#define pad_ctrl_pad_ctrl_sqi_mosi_bf_align1_Msk   (0x20UL)
 
#define pad_ctrl_pad_ctrl_sqi_mosi_pe_Pos   (4UL)
 
#define pad_ctrl_pad_ctrl_sqi_mosi_pe_Msk   (0x10UL)
 
#define pad_ctrl_pad_ctrl_sqi_mosi_bf_align0_Pos   (1UL)
 
#define pad_ctrl_pad_ctrl_sqi_mosi_bf_align0_Msk   (0xeUL)
 
#define pad_ctrl_pad_ctrl_sqi_mosi_ds_Pos   (0UL)
 
#define pad_ctrl_pad_ctrl_sqi_mosi_ds_Msk   (0x1UL)
 
#define pad_ctrl_pad_ctrl_sqi_miso_bf_align2_Pos   (7UL)
 
#define pad_ctrl_pad_ctrl_sqi_miso_bf_align2_Msk   (0xffffff80UL)
 
#define pad_ctrl_pad_ctrl_sqi_miso_ie_Pos   (6UL)
 
#define pad_ctrl_pad_ctrl_sqi_miso_ie_Msk   (0x40UL)
 
#define pad_ctrl_pad_ctrl_sqi_miso_bf_align1_Pos   (5UL)
 
#define pad_ctrl_pad_ctrl_sqi_miso_bf_align1_Msk   (0x20UL)
 
#define pad_ctrl_pad_ctrl_sqi_miso_pe_Pos   (4UL)
 
#define pad_ctrl_pad_ctrl_sqi_miso_pe_Msk   (0x10UL)
 
#define pad_ctrl_pad_ctrl_sqi_miso_bf_align0_Pos   (1UL)
 
#define pad_ctrl_pad_ctrl_sqi_miso_bf_align0_Msk   (0xeUL)
 
#define pad_ctrl_pad_ctrl_sqi_miso_ds_Pos   (0UL)
 
#define pad_ctrl_pad_ctrl_sqi_miso_ds_Msk   (0x1UL)
 
#define pad_ctrl_pad_ctrl_sqi_sio2_bf_align2_Pos   (7UL)
 
#define pad_ctrl_pad_ctrl_sqi_sio2_bf_align2_Msk   (0xffffff80UL)
 
#define pad_ctrl_pad_ctrl_sqi_sio2_ie_Pos   (6UL)
 
#define pad_ctrl_pad_ctrl_sqi_sio2_ie_Msk   (0x40UL)
 
#define pad_ctrl_pad_ctrl_sqi_sio2_bf_align1_Pos   (5UL)
 
#define pad_ctrl_pad_ctrl_sqi_sio2_bf_align1_Msk   (0x20UL)
 
#define pad_ctrl_pad_ctrl_sqi_sio2_pe_Pos   (4UL)
 
#define pad_ctrl_pad_ctrl_sqi_sio2_pe_Msk   (0x10UL)
 
#define pad_ctrl_pad_ctrl_sqi_sio2_bf_align0_Pos   (1UL)
 
#define pad_ctrl_pad_ctrl_sqi_sio2_bf_align0_Msk   (0xeUL)
 
#define pad_ctrl_pad_ctrl_sqi_sio2_ds_Pos   (0UL)
 
#define pad_ctrl_pad_ctrl_sqi_sio2_ds_Msk   (0x1UL)
 
#define pad_ctrl_pad_ctrl_sqi_sio3_bf_align2_Pos   (7UL)
 
#define pad_ctrl_pad_ctrl_sqi_sio3_bf_align2_Msk   (0xffffff80UL)
 
#define pad_ctrl_pad_ctrl_sqi_sio3_ie_Pos   (6UL)
 
#define pad_ctrl_pad_ctrl_sqi_sio3_ie_Msk   (0x40UL)
 
#define pad_ctrl_pad_ctrl_sqi_sio3_bf_align1_Pos   (5UL)
 
#define pad_ctrl_pad_ctrl_sqi_sio3_bf_align1_Msk   (0x20UL)
 
#define pad_ctrl_pad_ctrl_sqi_sio3_pe_Pos   (4UL)
 
#define pad_ctrl_pad_ctrl_sqi_sio3_pe_Msk   (0x10UL)
 
#define pad_ctrl_pad_ctrl_sqi_sio3_bf_align0_Pos   (1UL)
 
#define pad_ctrl_pad_ctrl_sqi_sio3_bf_align0_Msk   (0xeUL)
 
#define pad_ctrl_pad_ctrl_sqi_sio3_ds_Pos   (0UL)
 
#define pad_ctrl_pad_ctrl_sqi_sio3_ds_Msk   (0x1UL)
 
#define pad_ctrl_pad_ctrl_hif_a0_bf_align2_Pos   (7UL)
 
#define pad_ctrl_pad_ctrl_hif_a0_bf_align2_Msk   (0xffffff80UL)
 
#define pad_ctrl_pad_ctrl_hif_a0_ie_Pos   (6UL)
 
#define pad_ctrl_pad_ctrl_hif_a0_ie_Msk   (0x40UL)
 
#define pad_ctrl_pad_ctrl_hif_a0_bf_align1_Pos   (5UL)
 
#define pad_ctrl_pad_ctrl_hif_a0_bf_align1_Msk   (0x20UL)
 
#define pad_ctrl_pad_ctrl_hif_a0_pe_Pos   (4UL)
 
#define pad_ctrl_pad_ctrl_hif_a0_pe_Msk   (0x10UL)
 
#define pad_ctrl_pad_ctrl_hif_a0_bf_align0_Pos   (1UL)
 
#define pad_ctrl_pad_ctrl_hif_a0_bf_align0_Msk   (0xeUL)
 
#define pad_ctrl_pad_ctrl_hif_a0_ds_Pos   (0UL)
 
#define pad_ctrl_pad_ctrl_hif_a0_ds_Msk   (0x1UL)
 
#define pad_ctrl_pad_ctrl_hif_a1_bf_align2_Pos   (7UL)
 
#define pad_ctrl_pad_ctrl_hif_a1_bf_align2_Msk   (0xffffff80UL)
 
#define pad_ctrl_pad_ctrl_hif_a1_ie_Pos   (6UL)
 
#define pad_ctrl_pad_ctrl_hif_a1_ie_Msk   (0x40UL)
 
#define pad_ctrl_pad_ctrl_hif_a1_bf_align1_Pos   (5UL)
 
#define pad_ctrl_pad_ctrl_hif_a1_bf_align1_Msk   (0x20UL)
 
#define pad_ctrl_pad_ctrl_hif_a1_pe_Pos   (4UL)
 
#define pad_ctrl_pad_ctrl_hif_a1_pe_Msk   (0x10UL)
 
#define pad_ctrl_pad_ctrl_hif_a1_bf_align0_Pos   (1UL)
 
#define pad_ctrl_pad_ctrl_hif_a1_bf_align0_Msk   (0xeUL)
 
#define pad_ctrl_pad_ctrl_hif_a1_ds_Pos   (0UL)
 
#define pad_ctrl_pad_ctrl_hif_a1_ds_Msk   (0x1UL)
 
#define pad_ctrl_pad_ctrl_hif_a2_bf_align2_Pos   (7UL)
 
#define pad_ctrl_pad_ctrl_hif_a2_bf_align2_Msk   (0xffffff80UL)
 
#define pad_ctrl_pad_ctrl_hif_a2_ie_Pos   (6UL)
 
#define pad_ctrl_pad_ctrl_hif_a2_ie_Msk   (0x40UL)
 
#define pad_ctrl_pad_ctrl_hif_a2_bf_align1_Pos   (5UL)
 
#define pad_ctrl_pad_ctrl_hif_a2_bf_align1_Msk   (0x20UL)
 
#define pad_ctrl_pad_ctrl_hif_a2_pe_Pos   (4UL)
 
#define pad_ctrl_pad_ctrl_hif_a2_pe_Msk   (0x10UL)
 
#define pad_ctrl_pad_ctrl_hif_a2_bf_align0_Pos   (1UL)
 
#define pad_ctrl_pad_ctrl_hif_a2_bf_align0_Msk   (0xeUL)
 
#define pad_ctrl_pad_ctrl_hif_a2_ds_Pos   (0UL)
 
#define pad_ctrl_pad_ctrl_hif_a2_ds_Msk   (0x1UL)
 
#define pad_ctrl_pad_ctrl_hif_a3_bf_align2_Pos   (7UL)
 
#define pad_ctrl_pad_ctrl_hif_a3_bf_align2_Msk   (0xffffff80UL)
 
#define pad_ctrl_pad_ctrl_hif_a3_ie_Pos   (6UL)
 
#define pad_ctrl_pad_ctrl_hif_a3_ie_Msk   (0x40UL)
 
#define pad_ctrl_pad_ctrl_hif_a3_bf_align1_Pos   (5UL)
 
#define pad_ctrl_pad_ctrl_hif_a3_bf_align1_Msk   (0x20UL)
 
#define pad_ctrl_pad_ctrl_hif_a3_pe_Pos   (4UL)
 
#define pad_ctrl_pad_ctrl_hif_a3_pe_Msk   (0x10UL)
 
#define pad_ctrl_pad_ctrl_hif_a3_bf_align0_Pos   (1UL)
 
#define pad_ctrl_pad_ctrl_hif_a3_bf_align0_Msk   (0xeUL)
 
#define pad_ctrl_pad_ctrl_hif_a3_ds_Pos   (0UL)
 
#define pad_ctrl_pad_ctrl_hif_a3_ds_Msk   (0x1UL)
 
#define pad_ctrl_pad_ctrl_hif_a4_bf_align2_Pos   (7UL)
 
#define pad_ctrl_pad_ctrl_hif_a4_bf_align2_Msk   (0xffffff80UL)
 
#define pad_ctrl_pad_ctrl_hif_a4_ie_Pos   (6UL)
 
#define pad_ctrl_pad_ctrl_hif_a4_ie_Msk   (0x40UL)
 
#define pad_ctrl_pad_ctrl_hif_a4_bf_align1_Pos   (5UL)
 
#define pad_ctrl_pad_ctrl_hif_a4_bf_align1_Msk   (0x20UL)
 
#define pad_ctrl_pad_ctrl_hif_a4_pe_Pos   (4UL)
 
#define pad_ctrl_pad_ctrl_hif_a4_pe_Msk   (0x10UL)
 
#define pad_ctrl_pad_ctrl_hif_a4_bf_align0_Pos   (1UL)
 
#define pad_ctrl_pad_ctrl_hif_a4_bf_align0_Msk   (0xeUL)
 
#define pad_ctrl_pad_ctrl_hif_a4_ds_Pos   (0UL)
 
#define pad_ctrl_pad_ctrl_hif_a4_ds_Msk   (0x1UL)
 
#define pad_ctrl_pad_ctrl_hif_a5_bf_align2_Pos   (7UL)
 
#define pad_ctrl_pad_ctrl_hif_a5_bf_align2_Msk   (0xffffff80UL)
 
#define pad_ctrl_pad_ctrl_hif_a5_ie_Pos   (6UL)
 
#define pad_ctrl_pad_ctrl_hif_a5_ie_Msk   (0x40UL)
 
#define pad_ctrl_pad_ctrl_hif_a5_bf_align1_Pos   (5UL)
 
#define pad_ctrl_pad_ctrl_hif_a5_bf_align1_Msk   (0x20UL)
 
#define pad_ctrl_pad_ctrl_hif_a5_pe_Pos   (4UL)
 
#define pad_ctrl_pad_ctrl_hif_a5_pe_Msk   (0x10UL)
 
#define pad_ctrl_pad_ctrl_hif_a5_bf_align0_Pos   (1UL)
 
#define pad_ctrl_pad_ctrl_hif_a5_bf_align0_Msk   (0xeUL)
 
#define pad_ctrl_pad_ctrl_hif_a5_ds_Pos   (0UL)
 
#define pad_ctrl_pad_ctrl_hif_a5_ds_Msk   (0x1UL)
 
#define pad_ctrl_pad_ctrl_hif_a6_bf_align2_Pos   (7UL)
 
#define pad_ctrl_pad_ctrl_hif_a6_bf_align2_Msk   (0xffffff80UL)
 
#define pad_ctrl_pad_ctrl_hif_a6_ie_Pos   (6UL)
 
#define pad_ctrl_pad_ctrl_hif_a6_ie_Msk   (0x40UL)
 
#define pad_ctrl_pad_ctrl_hif_a6_bf_align1_Pos   (5UL)
 
#define pad_ctrl_pad_ctrl_hif_a6_bf_align1_Msk   (0x20UL)
 
#define pad_ctrl_pad_ctrl_hif_a6_pe_Pos   (4UL)
 
#define pad_ctrl_pad_ctrl_hif_a6_pe_Msk   (0x10UL)
 
#define pad_ctrl_pad_ctrl_hif_a6_bf_align0_Pos   (1UL)
 
#define pad_ctrl_pad_ctrl_hif_a6_bf_align0_Msk   (0xeUL)
 
#define pad_ctrl_pad_ctrl_hif_a6_ds_Pos   (0UL)
 
#define pad_ctrl_pad_ctrl_hif_a6_ds_Msk   (0x1UL)
 
#define pad_ctrl_pad_ctrl_hif_a7_bf_align2_Pos   (7UL)
 
#define pad_ctrl_pad_ctrl_hif_a7_bf_align2_Msk   (0xffffff80UL)
 
#define pad_ctrl_pad_ctrl_hif_a7_ie_Pos   (6UL)
 
#define pad_ctrl_pad_ctrl_hif_a7_ie_Msk   (0x40UL)
 
#define pad_ctrl_pad_ctrl_hif_a7_bf_align1_Pos   (5UL)
 
#define pad_ctrl_pad_ctrl_hif_a7_bf_align1_Msk   (0x20UL)
 
#define pad_ctrl_pad_ctrl_hif_a7_pe_Pos   (4UL)
 
#define pad_ctrl_pad_ctrl_hif_a7_pe_Msk   (0x10UL)
 
#define pad_ctrl_pad_ctrl_hif_a7_bf_align0_Pos   (1UL)
 
#define pad_ctrl_pad_ctrl_hif_a7_bf_align0_Msk   (0xeUL)
 
#define pad_ctrl_pad_ctrl_hif_a7_ds_Pos   (0UL)
 
#define pad_ctrl_pad_ctrl_hif_a7_ds_Msk   (0x1UL)
 
#define pad_ctrl_pad_ctrl_hif_a8_bf_align2_Pos   (7UL)
 
#define pad_ctrl_pad_ctrl_hif_a8_bf_align2_Msk   (0xffffff80UL)
 
#define pad_ctrl_pad_ctrl_hif_a8_ie_Pos   (6UL)
 
#define pad_ctrl_pad_ctrl_hif_a8_ie_Msk   (0x40UL)
 
#define pad_ctrl_pad_ctrl_hif_a8_bf_align1_Pos   (5UL)
 
#define pad_ctrl_pad_ctrl_hif_a8_bf_align1_Msk   (0x20UL)
 
#define pad_ctrl_pad_ctrl_hif_a8_pe_Pos   (4UL)
 
#define pad_ctrl_pad_ctrl_hif_a8_pe_Msk   (0x10UL)
 
#define pad_ctrl_pad_ctrl_hif_a8_bf_align0_Pos   (1UL)
 
#define pad_ctrl_pad_ctrl_hif_a8_bf_align0_Msk   (0xeUL)
 
#define pad_ctrl_pad_ctrl_hif_a8_ds_Pos   (0UL)
 
#define pad_ctrl_pad_ctrl_hif_a8_ds_Msk   (0x1UL)
 
#define pad_ctrl_pad_ctrl_hif_a9_bf_align2_Pos   (7UL)
 
#define pad_ctrl_pad_ctrl_hif_a9_bf_align2_Msk   (0xffffff80UL)
 
#define pad_ctrl_pad_ctrl_hif_a9_ie_Pos   (6UL)
 
#define pad_ctrl_pad_ctrl_hif_a9_ie_Msk   (0x40UL)
 
#define pad_ctrl_pad_ctrl_hif_a9_bf_align1_Pos   (5UL)
 
#define pad_ctrl_pad_ctrl_hif_a9_bf_align1_Msk   (0x20UL)
 
#define pad_ctrl_pad_ctrl_hif_a9_pe_Pos   (4UL)
 
#define pad_ctrl_pad_ctrl_hif_a9_pe_Msk   (0x10UL)
 
#define pad_ctrl_pad_ctrl_hif_a9_bf_align0_Pos   (1UL)
 
#define pad_ctrl_pad_ctrl_hif_a9_bf_align0_Msk   (0xeUL)
 
#define pad_ctrl_pad_ctrl_hif_a9_ds_Pos   (0UL)
 
#define pad_ctrl_pad_ctrl_hif_a9_ds_Msk   (0x1UL)
 
#define pad_ctrl_pad_ctrl_hif_a10_bf_align2_Pos   (7UL)
 
#define pad_ctrl_pad_ctrl_hif_a10_bf_align2_Msk   (0xffffff80UL)
 
#define pad_ctrl_pad_ctrl_hif_a10_ie_Pos   (6UL)
 
#define pad_ctrl_pad_ctrl_hif_a10_ie_Msk   (0x40UL)
 
#define pad_ctrl_pad_ctrl_hif_a10_bf_align1_Pos   (5UL)
 
#define pad_ctrl_pad_ctrl_hif_a10_bf_align1_Msk   (0x20UL)
 
#define pad_ctrl_pad_ctrl_hif_a10_pe_Pos   (4UL)
 
#define pad_ctrl_pad_ctrl_hif_a10_pe_Msk   (0x10UL)
 
#define pad_ctrl_pad_ctrl_hif_a10_bf_align0_Pos   (1UL)
 
#define pad_ctrl_pad_ctrl_hif_a10_bf_align0_Msk   (0xeUL)
 
#define pad_ctrl_pad_ctrl_hif_a10_ds_Pos   (0UL)
 
#define pad_ctrl_pad_ctrl_hif_a10_ds_Msk   (0x1UL)
 
#define pad_ctrl_pad_ctrl_hif_a11_bf_align2_Pos   (7UL)
 
#define pad_ctrl_pad_ctrl_hif_a11_bf_align2_Msk   (0xffffff80UL)
 
#define pad_ctrl_pad_ctrl_hif_a11_ie_Pos   (6UL)
 
#define pad_ctrl_pad_ctrl_hif_a11_ie_Msk   (0x40UL)
 
#define pad_ctrl_pad_ctrl_hif_a11_bf_align1_Pos   (5UL)
 
#define pad_ctrl_pad_ctrl_hif_a11_bf_align1_Msk   (0x20UL)
 
#define pad_ctrl_pad_ctrl_hif_a11_pe_Pos   (4UL)
 
#define pad_ctrl_pad_ctrl_hif_a11_pe_Msk   (0x10UL)
 
#define pad_ctrl_pad_ctrl_hif_a11_bf_align0_Pos   (1UL)
 
#define pad_ctrl_pad_ctrl_hif_a11_bf_align0_Msk   (0xeUL)
 
#define pad_ctrl_pad_ctrl_hif_a11_ds_Pos   (0UL)
 
#define pad_ctrl_pad_ctrl_hif_a11_ds_Msk   (0x1UL)
 
#define pad_ctrl_pad_ctrl_hif_a12_bf_align2_Pos   (7UL)
 
#define pad_ctrl_pad_ctrl_hif_a12_bf_align2_Msk   (0xffffff80UL)
 
#define pad_ctrl_pad_ctrl_hif_a12_ie_Pos   (6UL)
 
#define pad_ctrl_pad_ctrl_hif_a12_ie_Msk   (0x40UL)
 
#define pad_ctrl_pad_ctrl_hif_a12_bf_align1_Pos   (5UL)
 
#define pad_ctrl_pad_ctrl_hif_a12_bf_align1_Msk   (0x20UL)
 
#define pad_ctrl_pad_ctrl_hif_a12_pe_Pos   (4UL)
 
#define pad_ctrl_pad_ctrl_hif_a12_pe_Msk   (0x10UL)
 
#define pad_ctrl_pad_ctrl_hif_a12_bf_align0_Pos   (1UL)
 
#define pad_ctrl_pad_ctrl_hif_a12_bf_align0_Msk   (0xeUL)
 
#define pad_ctrl_pad_ctrl_hif_a12_ds_Pos   (0UL)
 
#define pad_ctrl_pad_ctrl_hif_a12_ds_Msk   (0x1UL)
 
#define pad_ctrl_pad_ctrl_hif_a13_bf_align2_Pos   (7UL)
 
#define pad_ctrl_pad_ctrl_hif_a13_bf_align2_Msk   (0xffffff80UL)
 
#define pad_ctrl_pad_ctrl_hif_a13_ie_Pos   (6UL)
 
#define pad_ctrl_pad_ctrl_hif_a13_ie_Msk   (0x40UL)
 
#define pad_ctrl_pad_ctrl_hif_a13_bf_align1_Pos   (5UL)
 
#define pad_ctrl_pad_ctrl_hif_a13_bf_align1_Msk   (0x20UL)
 
#define pad_ctrl_pad_ctrl_hif_a13_pe_Pos   (4UL)
 
#define pad_ctrl_pad_ctrl_hif_a13_pe_Msk   (0x10UL)
 
#define pad_ctrl_pad_ctrl_hif_a13_bf_align0_Pos   (1UL)
 
#define pad_ctrl_pad_ctrl_hif_a13_bf_align0_Msk   (0xeUL)
 
#define pad_ctrl_pad_ctrl_hif_a13_ds_Pos   (0UL)
 
#define pad_ctrl_pad_ctrl_hif_a13_ds_Msk   (0x1UL)
 
#define pad_ctrl_pad_ctrl_hif_a14_bf_align2_Pos   (7UL)
 
#define pad_ctrl_pad_ctrl_hif_a14_bf_align2_Msk   (0xffffff80UL)
 
#define pad_ctrl_pad_ctrl_hif_a14_ie_Pos   (6UL)
 
#define pad_ctrl_pad_ctrl_hif_a14_ie_Msk   (0x40UL)
 
#define pad_ctrl_pad_ctrl_hif_a14_bf_align1_Pos   (5UL)
 
#define pad_ctrl_pad_ctrl_hif_a14_bf_align1_Msk   (0x20UL)
 
#define pad_ctrl_pad_ctrl_hif_a14_pe_Pos   (4UL)
 
#define pad_ctrl_pad_ctrl_hif_a14_pe_Msk   (0x10UL)
 
#define pad_ctrl_pad_ctrl_hif_a14_bf_align0_Pos   (1UL)
 
#define pad_ctrl_pad_ctrl_hif_a14_bf_align0_Msk   (0xeUL)
 
#define pad_ctrl_pad_ctrl_hif_a14_ds_Pos   (0UL)
 
#define pad_ctrl_pad_ctrl_hif_a14_ds_Msk   (0x1UL)
 
#define pad_ctrl_pad_ctrl_hif_a15_bf_align2_Pos   (7UL)
 
#define pad_ctrl_pad_ctrl_hif_a15_bf_align2_Msk   (0xffffff80UL)
 
#define pad_ctrl_pad_ctrl_hif_a15_ie_Pos   (6UL)
 
#define pad_ctrl_pad_ctrl_hif_a15_ie_Msk   (0x40UL)
 
#define pad_ctrl_pad_ctrl_hif_a15_bf_align1_Pos   (5UL)
 
#define pad_ctrl_pad_ctrl_hif_a15_bf_align1_Msk   (0x20UL)
 
#define pad_ctrl_pad_ctrl_hif_a15_pe_Pos   (4UL)
 
#define pad_ctrl_pad_ctrl_hif_a15_pe_Msk   (0x10UL)
 
#define pad_ctrl_pad_ctrl_hif_a15_bf_align0_Pos   (1UL)
 
#define pad_ctrl_pad_ctrl_hif_a15_bf_align0_Msk   (0xeUL)
 
#define pad_ctrl_pad_ctrl_hif_a15_ds_Pos   (0UL)
 
#define pad_ctrl_pad_ctrl_hif_a15_ds_Msk   (0x1UL)
 
#define pad_ctrl_pad_ctrl_hif_a16_bf_align2_Pos   (7UL)
 
#define pad_ctrl_pad_ctrl_hif_a16_bf_align2_Msk   (0xffffff80UL)
 
#define pad_ctrl_pad_ctrl_hif_a16_ie_Pos   (6UL)
 
#define pad_ctrl_pad_ctrl_hif_a16_ie_Msk   (0x40UL)
 
#define pad_ctrl_pad_ctrl_hif_a16_bf_align1_Pos   (5UL)
 
#define pad_ctrl_pad_ctrl_hif_a16_bf_align1_Msk   (0x20UL)
 
#define pad_ctrl_pad_ctrl_hif_a16_pe_Pos   (4UL)
 
#define pad_ctrl_pad_ctrl_hif_a16_pe_Msk   (0x10UL)
 
#define pad_ctrl_pad_ctrl_hif_a16_bf_align0_Pos   (1UL)
 
#define pad_ctrl_pad_ctrl_hif_a16_bf_align0_Msk   (0xeUL)
 
#define pad_ctrl_pad_ctrl_hif_a16_ds_Pos   (0UL)
 
#define pad_ctrl_pad_ctrl_hif_a16_ds_Msk   (0x1UL)
 
#define pad_ctrl_pad_ctrl_hif_a17_bf_align2_Pos   (7UL)
 
#define pad_ctrl_pad_ctrl_hif_a17_bf_align2_Msk   (0xffffff80UL)
 
#define pad_ctrl_pad_ctrl_hif_a17_ie_Pos   (6UL)
 
#define pad_ctrl_pad_ctrl_hif_a17_ie_Msk   (0x40UL)
 
#define pad_ctrl_pad_ctrl_hif_a17_bf_align1_Pos   (5UL)
 
#define pad_ctrl_pad_ctrl_hif_a17_bf_align1_Msk   (0x20UL)
 
#define pad_ctrl_pad_ctrl_hif_a17_pe_Pos   (4UL)
 
#define pad_ctrl_pad_ctrl_hif_a17_pe_Msk   (0x10UL)
 
#define pad_ctrl_pad_ctrl_hif_a17_bf_align0_Pos   (1UL)
 
#define pad_ctrl_pad_ctrl_hif_a17_bf_align0_Msk   (0xeUL)
 
#define pad_ctrl_pad_ctrl_hif_a17_ds_Pos   (0UL)
 
#define pad_ctrl_pad_ctrl_hif_a17_ds_Msk   (0x1UL)
 
#define pad_ctrl_pad_ctrl_hif_d0_bf_align2_Pos   (7UL)
 
#define pad_ctrl_pad_ctrl_hif_d0_bf_align2_Msk   (0xffffff80UL)
 
#define pad_ctrl_pad_ctrl_hif_d0_ie_Pos   (6UL)
 
#define pad_ctrl_pad_ctrl_hif_d0_ie_Msk   (0x40UL)
 
#define pad_ctrl_pad_ctrl_hif_d0_bf_align1_Pos   (5UL)
 
#define pad_ctrl_pad_ctrl_hif_d0_bf_align1_Msk   (0x20UL)
 
#define pad_ctrl_pad_ctrl_hif_d0_pe_Pos   (4UL)
 
#define pad_ctrl_pad_ctrl_hif_d0_pe_Msk   (0x10UL)
 
#define pad_ctrl_pad_ctrl_hif_d0_bf_align0_Pos   (1UL)
 
#define pad_ctrl_pad_ctrl_hif_d0_bf_align0_Msk   (0xeUL)
 
#define pad_ctrl_pad_ctrl_hif_d0_ds_Pos   (0UL)
 
#define pad_ctrl_pad_ctrl_hif_d0_ds_Msk   (0x1UL)
 
#define pad_ctrl_pad_ctrl_hif_d1_bf_align2_Pos   (7UL)
 
#define pad_ctrl_pad_ctrl_hif_d1_bf_align2_Msk   (0xffffff80UL)
 
#define pad_ctrl_pad_ctrl_hif_d1_ie_Pos   (6UL)
 
#define pad_ctrl_pad_ctrl_hif_d1_ie_Msk   (0x40UL)
 
#define pad_ctrl_pad_ctrl_hif_d1_bf_align1_Pos   (5UL)
 
#define pad_ctrl_pad_ctrl_hif_d1_bf_align1_Msk   (0x20UL)
 
#define pad_ctrl_pad_ctrl_hif_d1_pe_Pos   (4UL)
 
#define pad_ctrl_pad_ctrl_hif_d1_pe_Msk   (0x10UL)
 
#define pad_ctrl_pad_ctrl_hif_d1_bf_align0_Pos   (1UL)
 
#define pad_ctrl_pad_ctrl_hif_d1_bf_align0_Msk   (0xeUL)
 
#define pad_ctrl_pad_ctrl_hif_d1_ds_Pos   (0UL)
 
#define pad_ctrl_pad_ctrl_hif_d1_ds_Msk   (0x1UL)
 
#define pad_ctrl_pad_ctrl_hif_d2_bf_align2_Pos   (7UL)
 
#define pad_ctrl_pad_ctrl_hif_d2_bf_align2_Msk   (0xffffff80UL)
 
#define pad_ctrl_pad_ctrl_hif_d2_ie_Pos   (6UL)
 
#define pad_ctrl_pad_ctrl_hif_d2_ie_Msk   (0x40UL)
 
#define pad_ctrl_pad_ctrl_hif_d2_bf_align1_Pos   (5UL)
 
#define pad_ctrl_pad_ctrl_hif_d2_bf_align1_Msk   (0x20UL)
 
#define pad_ctrl_pad_ctrl_hif_d2_pe_Pos   (4UL)
 
#define pad_ctrl_pad_ctrl_hif_d2_pe_Msk   (0x10UL)
 
#define pad_ctrl_pad_ctrl_hif_d2_bf_align0_Pos   (1UL)
 
#define pad_ctrl_pad_ctrl_hif_d2_bf_align0_Msk   (0xeUL)
 
#define pad_ctrl_pad_ctrl_hif_d2_ds_Pos   (0UL)
 
#define pad_ctrl_pad_ctrl_hif_d2_ds_Msk   (0x1UL)
 
#define pad_ctrl_pad_ctrl_hif_d3_bf_align2_Pos   (7UL)
 
#define pad_ctrl_pad_ctrl_hif_d3_bf_align2_Msk   (0xffffff80UL)
 
#define pad_ctrl_pad_ctrl_hif_d3_ie_Pos   (6UL)
 
#define pad_ctrl_pad_ctrl_hif_d3_ie_Msk   (0x40UL)
 
#define pad_ctrl_pad_ctrl_hif_d3_bf_align1_Pos   (5UL)
 
#define pad_ctrl_pad_ctrl_hif_d3_bf_align1_Msk   (0x20UL)
 
#define pad_ctrl_pad_ctrl_hif_d3_pe_Pos   (4UL)
 
#define pad_ctrl_pad_ctrl_hif_d3_pe_Msk   (0x10UL)
 
#define pad_ctrl_pad_ctrl_hif_d3_bf_align0_Pos   (1UL)
 
#define pad_ctrl_pad_ctrl_hif_d3_bf_align0_Msk   (0xeUL)
 
#define pad_ctrl_pad_ctrl_hif_d3_ds_Pos   (0UL)
 
#define pad_ctrl_pad_ctrl_hif_d3_ds_Msk   (0x1UL)
 
#define pad_ctrl_pad_ctrl_hif_d4_bf_align2_Pos   (7UL)
 
#define pad_ctrl_pad_ctrl_hif_d4_bf_align2_Msk   (0xffffff80UL)
 
#define pad_ctrl_pad_ctrl_hif_d4_ie_Pos   (6UL)
 
#define pad_ctrl_pad_ctrl_hif_d4_ie_Msk   (0x40UL)
 
#define pad_ctrl_pad_ctrl_hif_d4_bf_align1_Pos   (5UL)
 
#define pad_ctrl_pad_ctrl_hif_d4_bf_align1_Msk   (0x20UL)
 
#define pad_ctrl_pad_ctrl_hif_d4_pe_Pos   (4UL)
 
#define pad_ctrl_pad_ctrl_hif_d4_pe_Msk   (0x10UL)
 
#define pad_ctrl_pad_ctrl_hif_d4_bf_align0_Pos   (1UL)
 
#define pad_ctrl_pad_ctrl_hif_d4_bf_align0_Msk   (0xeUL)
 
#define pad_ctrl_pad_ctrl_hif_d4_ds_Pos   (0UL)
 
#define pad_ctrl_pad_ctrl_hif_d4_ds_Msk   (0x1UL)
 
#define pad_ctrl_pad_ctrl_hif_d5_bf_align2_Pos   (7UL)
 
#define pad_ctrl_pad_ctrl_hif_d5_bf_align2_Msk   (0xffffff80UL)
 
#define pad_ctrl_pad_ctrl_hif_d5_ie_Pos   (6UL)
 
#define pad_ctrl_pad_ctrl_hif_d5_ie_Msk   (0x40UL)
 
#define pad_ctrl_pad_ctrl_hif_d5_bf_align1_Pos   (5UL)
 
#define pad_ctrl_pad_ctrl_hif_d5_bf_align1_Msk   (0x20UL)
 
#define pad_ctrl_pad_ctrl_hif_d5_pe_Pos   (4UL)
 
#define pad_ctrl_pad_ctrl_hif_d5_pe_Msk   (0x10UL)
 
#define pad_ctrl_pad_ctrl_hif_d5_bf_align0_Pos   (1UL)
 
#define pad_ctrl_pad_ctrl_hif_d5_bf_align0_Msk   (0xeUL)
 
#define pad_ctrl_pad_ctrl_hif_d5_ds_Pos   (0UL)
 
#define pad_ctrl_pad_ctrl_hif_d5_ds_Msk   (0x1UL)
 
#define pad_ctrl_pad_ctrl_hif_d6_bf_align2_Pos   (7UL)
 
#define pad_ctrl_pad_ctrl_hif_d6_bf_align2_Msk   (0xffffff80UL)
 
#define pad_ctrl_pad_ctrl_hif_d6_ie_Pos   (6UL)
 
#define pad_ctrl_pad_ctrl_hif_d6_ie_Msk   (0x40UL)
 
#define pad_ctrl_pad_ctrl_hif_d6_bf_align1_Pos   (5UL)
 
#define pad_ctrl_pad_ctrl_hif_d6_bf_align1_Msk   (0x20UL)
 
#define pad_ctrl_pad_ctrl_hif_d6_pe_Pos   (4UL)
 
#define pad_ctrl_pad_ctrl_hif_d6_pe_Msk   (0x10UL)
 
#define pad_ctrl_pad_ctrl_hif_d6_bf_align0_Pos   (1UL)
 
#define pad_ctrl_pad_ctrl_hif_d6_bf_align0_Msk   (0xeUL)
 
#define pad_ctrl_pad_ctrl_hif_d6_ds_Pos   (0UL)
 
#define pad_ctrl_pad_ctrl_hif_d6_ds_Msk   (0x1UL)
 
#define pad_ctrl_pad_ctrl_hif_d7_bf_align2_Pos   (7UL)
 
#define pad_ctrl_pad_ctrl_hif_d7_bf_align2_Msk   (0xffffff80UL)
 
#define pad_ctrl_pad_ctrl_hif_d7_ie_Pos   (6UL)
 
#define pad_ctrl_pad_ctrl_hif_d7_ie_Msk   (0x40UL)
 
#define pad_ctrl_pad_ctrl_hif_d7_bf_align1_Pos   (5UL)
 
#define pad_ctrl_pad_ctrl_hif_d7_bf_align1_Msk   (0x20UL)
 
#define pad_ctrl_pad_ctrl_hif_d7_pe_Pos   (4UL)
 
#define pad_ctrl_pad_ctrl_hif_d7_pe_Msk   (0x10UL)
 
#define pad_ctrl_pad_ctrl_hif_d7_bf_align0_Pos   (1UL)
 
#define pad_ctrl_pad_ctrl_hif_d7_bf_align0_Msk   (0xeUL)
 
#define pad_ctrl_pad_ctrl_hif_d7_ds_Pos   (0UL)
 
#define pad_ctrl_pad_ctrl_hif_d7_ds_Msk   (0x1UL)
 
#define pad_ctrl_pad_ctrl_hif_d8_bf_align2_Pos   (7UL)
 
#define pad_ctrl_pad_ctrl_hif_d8_bf_align2_Msk   (0xffffff80UL)
 
#define pad_ctrl_pad_ctrl_hif_d8_ie_Pos   (6UL)
 
#define pad_ctrl_pad_ctrl_hif_d8_ie_Msk   (0x40UL)
 
#define pad_ctrl_pad_ctrl_hif_d8_bf_align1_Pos   (5UL)
 
#define pad_ctrl_pad_ctrl_hif_d8_bf_align1_Msk   (0x20UL)
 
#define pad_ctrl_pad_ctrl_hif_d8_pe_Pos   (4UL)
 
#define pad_ctrl_pad_ctrl_hif_d8_pe_Msk   (0x10UL)
 
#define pad_ctrl_pad_ctrl_hif_d8_bf_align0_Pos   (1UL)
 
#define pad_ctrl_pad_ctrl_hif_d8_bf_align0_Msk   (0xeUL)
 
#define pad_ctrl_pad_ctrl_hif_d8_ds_Pos   (0UL)
 
#define pad_ctrl_pad_ctrl_hif_d8_ds_Msk   (0x1UL)
 
#define pad_ctrl_pad_ctrl_hif_d9_bf_align2_Pos   (7UL)
 
#define pad_ctrl_pad_ctrl_hif_d9_bf_align2_Msk   (0xffffff80UL)
 
#define pad_ctrl_pad_ctrl_hif_d9_ie_Pos   (6UL)
 
#define pad_ctrl_pad_ctrl_hif_d9_ie_Msk   (0x40UL)
 
#define pad_ctrl_pad_ctrl_hif_d9_bf_align1_Pos   (5UL)
 
#define pad_ctrl_pad_ctrl_hif_d9_bf_align1_Msk   (0x20UL)
 
#define pad_ctrl_pad_ctrl_hif_d9_pe_Pos   (4UL)
 
#define pad_ctrl_pad_ctrl_hif_d9_pe_Msk   (0x10UL)
 
#define pad_ctrl_pad_ctrl_hif_d9_bf_align0_Pos   (1UL)
 
#define pad_ctrl_pad_ctrl_hif_d9_bf_align0_Msk   (0xeUL)
 
#define pad_ctrl_pad_ctrl_hif_d9_ds_Pos   (0UL)
 
#define pad_ctrl_pad_ctrl_hif_d9_ds_Msk   (0x1UL)
 
#define pad_ctrl_pad_ctrl_hif_d10_bf_align2_Pos   (7UL)
 
#define pad_ctrl_pad_ctrl_hif_d10_bf_align2_Msk   (0xffffff80UL)
 
#define pad_ctrl_pad_ctrl_hif_d10_ie_Pos   (6UL)
 
#define pad_ctrl_pad_ctrl_hif_d10_ie_Msk   (0x40UL)
 
#define pad_ctrl_pad_ctrl_hif_d10_bf_align1_Pos   (5UL)
 
#define pad_ctrl_pad_ctrl_hif_d10_bf_align1_Msk   (0x20UL)
 
#define pad_ctrl_pad_ctrl_hif_d10_pe_Pos   (4UL)
 
#define pad_ctrl_pad_ctrl_hif_d10_pe_Msk   (0x10UL)
 
#define pad_ctrl_pad_ctrl_hif_d10_bf_align0_Pos   (1UL)
 
#define pad_ctrl_pad_ctrl_hif_d10_bf_align0_Msk   (0xeUL)
 
#define pad_ctrl_pad_ctrl_hif_d10_ds_Pos   (0UL)
 
#define pad_ctrl_pad_ctrl_hif_d10_ds_Msk   (0x1UL)
 
#define pad_ctrl_pad_ctrl_hif_d11_bf_align2_Pos   (7UL)
 
#define pad_ctrl_pad_ctrl_hif_d11_bf_align2_Msk   (0xffffff80UL)
 
#define pad_ctrl_pad_ctrl_hif_d11_ie_Pos   (6UL)
 
#define pad_ctrl_pad_ctrl_hif_d11_ie_Msk   (0x40UL)
 
#define pad_ctrl_pad_ctrl_hif_d11_bf_align1_Pos   (5UL)
 
#define pad_ctrl_pad_ctrl_hif_d11_bf_align1_Msk   (0x20UL)
 
#define pad_ctrl_pad_ctrl_hif_d11_pe_Pos   (4UL)
 
#define pad_ctrl_pad_ctrl_hif_d11_pe_Msk   (0x10UL)
 
#define pad_ctrl_pad_ctrl_hif_d11_bf_align0_Pos   (1UL)
 
#define pad_ctrl_pad_ctrl_hif_d11_bf_align0_Msk   (0xeUL)
 
#define pad_ctrl_pad_ctrl_hif_d11_ds_Pos   (0UL)
 
#define pad_ctrl_pad_ctrl_hif_d11_ds_Msk   (0x1UL)
 
#define pad_ctrl_pad_ctrl_hif_d12_bf_align2_Pos   (7UL)
 
#define pad_ctrl_pad_ctrl_hif_d12_bf_align2_Msk   (0xffffff80UL)
 
#define pad_ctrl_pad_ctrl_hif_d12_ie_Pos   (6UL)
 
#define pad_ctrl_pad_ctrl_hif_d12_ie_Msk   (0x40UL)
 
#define pad_ctrl_pad_ctrl_hif_d12_bf_align1_Pos   (5UL)
 
#define pad_ctrl_pad_ctrl_hif_d12_bf_align1_Msk   (0x20UL)
 
#define pad_ctrl_pad_ctrl_hif_d12_pe_Pos   (4UL)
 
#define pad_ctrl_pad_ctrl_hif_d12_pe_Msk   (0x10UL)
 
#define pad_ctrl_pad_ctrl_hif_d12_bf_align0_Pos   (1UL)
 
#define pad_ctrl_pad_ctrl_hif_d12_bf_align0_Msk   (0xeUL)
 
#define pad_ctrl_pad_ctrl_hif_d12_ds_Pos   (0UL)
 
#define pad_ctrl_pad_ctrl_hif_d12_ds_Msk   (0x1UL)
 
#define pad_ctrl_pad_ctrl_hif_d13_bf_align2_Pos   (7UL)
 
#define pad_ctrl_pad_ctrl_hif_d13_bf_align2_Msk   (0xffffff80UL)
 
#define pad_ctrl_pad_ctrl_hif_d13_ie_Pos   (6UL)
 
#define pad_ctrl_pad_ctrl_hif_d13_ie_Msk   (0x40UL)
 
#define pad_ctrl_pad_ctrl_hif_d13_bf_align1_Pos   (5UL)
 
#define pad_ctrl_pad_ctrl_hif_d13_bf_align1_Msk   (0x20UL)
 
#define pad_ctrl_pad_ctrl_hif_d13_pe_Pos   (4UL)
 
#define pad_ctrl_pad_ctrl_hif_d13_pe_Msk   (0x10UL)
 
#define pad_ctrl_pad_ctrl_hif_d13_bf_align0_Pos   (1UL)
 
#define pad_ctrl_pad_ctrl_hif_d13_bf_align0_Msk   (0xeUL)
 
#define pad_ctrl_pad_ctrl_hif_d13_ds_Pos   (0UL)
 
#define pad_ctrl_pad_ctrl_hif_d13_ds_Msk   (0x1UL)
 
#define pad_ctrl_pad_ctrl_hif_d14_bf_align2_Pos   (7UL)
 
#define pad_ctrl_pad_ctrl_hif_d14_bf_align2_Msk   (0xffffff80UL)
 
#define pad_ctrl_pad_ctrl_hif_d14_ie_Pos   (6UL)
 
#define pad_ctrl_pad_ctrl_hif_d14_ie_Msk   (0x40UL)
 
#define pad_ctrl_pad_ctrl_hif_d14_bf_align1_Pos   (5UL)
 
#define pad_ctrl_pad_ctrl_hif_d14_bf_align1_Msk   (0x20UL)
 
#define pad_ctrl_pad_ctrl_hif_d14_pe_Pos   (4UL)
 
#define pad_ctrl_pad_ctrl_hif_d14_pe_Msk   (0x10UL)
 
#define pad_ctrl_pad_ctrl_hif_d14_bf_align0_Pos   (1UL)
 
#define pad_ctrl_pad_ctrl_hif_d14_bf_align0_Msk   (0xeUL)
 
#define pad_ctrl_pad_ctrl_hif_d14_ds_Pos   (0UL)
 
#define pad_ctrl_pad_ctrl_hif_d14_ds_Msk   (0x1UL)
 
#define pad_ctrl_pad_ctrl_hif_d15_bf_align2_Pos   (7UL)
 
#define pad_ctrl_pad_ctrl_hif_d15_bf_align2_Msk   (0xffffff80UL)
 
#define pad_ctrl_pad_ctrl_hif_d15_ie_Pos   (6UL)
 
#define pad_ctrl_pad_ctrl_hif_d15_ie_Msk   (0x40UL)
 
#define pad_ctrl_pad_ctrl_hif_d15_bf_align1_Pos   (5UL)
 
#define pad_ctrl_pad_ctrl_hif_d15_bf_align1_Msk   (0x20UL)
 
#define pad_ctrl_pad_ctrl_hif_d15_pe_Pos   (4UL)
 
#define pad_ctrl_pad_ctrl_hif_d15_pe_Msk   (0x10UL)
 
#define pad_ctrl_pad_ctrl_hif_d15_bf_align0_Pos   (1UL)
 
#define pad_ctrl_pad_ctrl_hif_d15_bf_align0_Msk   (0xeUL)
 
#define pad_ctrl_pad_ctrl_hif_d15_ds_Pos   (0UL)
 
#define pad_ctrl_pad_ctrl_hif_d15_ds_Msk   (0x1UL)
 
#define pad_ctrl_pad_ctrl_hif_bhen_bf_align2_Pos   (7UL)
 
#define pad_ctrl_pad_ctrl_hif_bhen_bf_align2_Msk   (0xffffff80UL)
 
#define pad_ctrl_pad_ctrl_hif_bhen_ie_Pos   (6UL)
 
#define pad_ctrl_pad_ctrl_hif_bhen_ie_Msk   (0x40UL)
 
#define pad_ctrl_pad_ctrl_hif_bhen_bf_align1_Pos   (5UL)
 
#define pad_ctrl_pad_ctrl_hif_bhen_bf_align1_Msk   (0x20UL)
 
#define pad_ctrl_pad_ctrl_hif_bhen_pe_Pos   (4UL)
 
#define pad_ctrl_pad_ctrl_hif_bhen_pe_Msk   (0x10UL)
 
#define pad_ctrl_pad_ctrl_hif_bhen_bf_align0_Pos   (1UL)
 
#define pad_ctrl_pad_ctrl_hif_bhen_bf_align0_Msk   (0xeUL)
 
#define pad_ctrl_pad_ctrl_hif_bhen_ds_Pos   (0UL)
 
#define pad_ctrl_pad_ctrl_hif_bhen_ds_Msk   (0x1UL)
 
#define pad_ctrl_pad_ctrl_hif_csn_bf_align2_Pos   (7UL)
 
#define pad_ctrl_pad_ctrl_hif_csn_bf_align2_Msk   (0xffffff80UL)
 
#define pad_ctrl_pad_ctrl_hif_csn_ie_Pos   (6UL)
 
#define pad_ctrl_pad_ctrl_hif_csn_ie_Msk   (0x40UL)
 
#define pad_ctrl_pad_ctrl_hif_csn_bf_align1_Pos   (5UL)
 
#define pad_ctrl_pad_ctrl_hif_csn_bf_align1_Msk   (0x20UL)
 
#define pad_ctrl_pad_ctrl_hif_csn_pe_Pos   (4UL)
 
#define pad_ctrl_pad_ctrl_hif_csn_pe_Msk   (0x10UL)
 
#define pad_ctrl_pad_ctrl_hif_csn_bf_align0_Pos   (1UL)
 
#define pad_ctrl_pad_ctrl_hif_csn_bf_align0_Msk   (0xeUL)
 
#define pad_ctrl_pad_ctrl_hif_csn_ds_Pos   (0UL)
 
#define pad_ctrl_pad_ctrl_hif_csn_ds_Msk   (0x1UL)
 
#define pad_ctrl_pad_ctrl_hif_rdn_bf_align2_Pos   (7UL)
 
#define pad_ctrl_pad_ctrl_hif_rdn_bf_align2_Msk   (0xffffff80UL)
 
#define pad_ctrl_pad_ctrl_hif_rdn_ie_Pos   (6UL)
 
#define pad_ctrl_pad_ctrl_hif_rdn_ie_Msk   (0x40UL)
 
#define pad_ctrl_pad_ctrl_hif_rdn_bf_align1_Pos   (5UL)
 
#define pad_ctrl_pad_ctrl_hif_rdn_bf_align1_Msk   (0x20UL)
 
#define pad_ctrl_pad_ctrl_hif_rdn_pe_Pos   (4UL)
 
#define pad_ctrl_pad_ctrl_hif_rdn_pe_Msk   (0x10UL)
 
#define pad_ctrl_pad_ctrl_hif_rdn_bf_align0_Pos   (1UL)
 
#define pad_ctrl_pad_ctrl_hif_rdn_bf_align0_Msk   (0xeUL)
 
#define pad_ctrl_pad_ctrl_hif_rdn_ds_Pos   (0UL)
 
#define pad_ctrl_pad_ctrl_hif_rdn_ds_Msk   (0x1UL)
 
#define pad_ctrl_pad_ctrl_hif_wrn_bf_align2_Pos   (7UL)
 
#define pad_ctrl_pad_ctrl_hif_wrn_bf_align2_Msk   (0xffffff80UL)
 
#define pad_ctrl_pad_ctrl_hif_wrn_ie_Pos   (6UL)
 
#define pad_ctrl_pad_ctrl_hif_wrn_ie_Msk   (0x40UL)
 
#define pad_ctrl_pad_ctrl_hif_wrn_bf_align1_Pos   (5UL)
 
#define pad_ctrl_pad_ctrl_hif_wrn_bf_align1_Msk   (0x20UL)
 
#define pad_ctrl_pad_ctrl_hif_wrn_pe_Pos   (4UL)
 
#define pad_ctrl_pad_ctrl_hif_wrn_pe_Msk   (0x10UL)
 
#define pad_ctrl_pad_ctrl_hif_wrn_bf_align0_Pos   (1UL)
 
#define pad_ctrl_pad_ctrl_hif_wrn_bf_align0_Msk   (0xeUL)
 
#define pad_ctrl_pad_ctrl_hif_wrn_ds_Pos   (0UL)
 
#define pad_ctrl_pad_ctrl_hif_wrn_ds_Msk   (0x1UL)
 
#define pad_ctrl_pad_ctrl_hif_rdy_bf_align2_Pos   (7UL)
 
#define pad_ctrl_pad_ctrl_hif_rdy_bf_align2_Msk   (0xffffff80UL)
 
#define pad_ctrl_pad_ctrl_hif_rdy_ie_Pos   (6UL)
 
#define pad_ctrl_pad_ctrl_hif_rdy_ie_Msk   (0x40UL)
 
#define pad_ctrl_pad_ctrl_hif_rdy_bf_align1_Pos   (5UL)
 
#define pad_ctrl_pad_ctrl_hif_rdy_bf_align1_Msk   (0x20UL)
 
#define pad_ctrl_pad_ctrl_hif_rdy_pe_Pos   (4UL)
 
#define pad_ctrl_pad_ctrl_hif_rdy_pe_Msk   (0x10UL)
 
#define pad_ctrl_pad_ctrl_hif_rdy_bf_align0_Pos   (1UL)
 
#define pad_ctrl_pad_ctrl_hif_rdy_bf_align0_Msk   (0xeUL)
 
#define pad_ctrl_pad_ctrl_hif_rdy_ds_Pos   (0UL)
 
#define pad_ctrl_pad_ctrl_hif_rdy_ds_Msk   (0x1UL)
 
#define pad_ctrl_pad_ctrl_hif_dirq_bf_align2_Pos   (7UL)
 
#define pad_ctrl_pad_ctrl_hif_dirq_bf_align2_Msk   (0xffffff80UL)
 
#define pad_ctrl_pad_ctrl_hif_dirq_ie_Pos   (6UL)
 
#define pad_ctrl_pad_ctrl_hif_dirq_ie_Msk   (0x40UL)
 
#define pad_ctrl_pad_ctrl_hif_dirq_bf_align1_Pos   (5UL)
 
#define pad_ctrl_pad_ctrl_hif_dirq_bf_align1_Msk   (0x20UL)
 
#define pad_ctrl_pad_ctrl_hif_dirq_pe_Pos   (4UL)
 
#define pad_ctrl_pad_ctrl_hif_dirq_pe_Msk   (0x10UL)
 
#define pad_ctrl_pad_ctrl_hif_dirq_bf_align0_Pos   (1UL)
 
#define pad_ctrl_pad_ctrl_hif_dirq_bf_align0_Msk   (0xeUL)
 
#define pad_ctrl_pad_ctrl_hif_dirq_ds_Pos   (0UL)
 
#define pad_ctrl_pad_ctrl_hif_dirq_ds_Msk   (0x1UL)
 
#define pad_ctrl_pad_ctrl_hif_sdclk_bf_align2_Pos   (7UL)
 
#define pad_ctrl_pad_ctrl_hif_sdclk_bf_align2_Msk   (0xffffff80UL)
 
#define pad_ctrl_pad_ctrl_hif_sdclk_ie_Pos   (6UL)
 
#define pad_ctrl_pad_ctrl_hif_sdclk_ie_Msk   (0x40UL)
 
#define pad_ctrl_pad_ctrl_hif_sdclk_bf_align1_Pos   (5UL)
 
#define pad_ctrl_pad_ctrl_hif_sdclk_bf_align1_Msk   (0x20UL)
 
#define pad_ctrl_pad_ctrl_hif_sdclk_pe_Pos   (4UL)
 
#define pad_ctrl_pad_ctrl_hif_sdclk_pe_Msk   (0x10UL)
 
#define pad_ctrl_pad_ctrl_hif_sdclk_bf_align0_Pos   (1UL)
 
#define pad_ctrl_pad_ctrl_hif_sdclk_bf_align0_Msk   (0xeUL)
 
#define pad_ctrl_pad_ctrl_hif_sdclk_ds_Pos   (0UL)
 
#define pad_ctrl_pad_ctrl_hif_sdclk_ds_Msk   (0x1UL)
 
#define asic_ctrl_io_config0_val_Pos   (0UL)
 
#define asic_ctrl_io_config0_val_Msk   (0xffffffffUL)
 
#define asic_ctrl_io_config0_mask_val_Pos   (0UL)
 
#define asic_ctrl_io_config0_mask_val_Msk   (0xffffffffUL)
 
#define asic_ctrl_io_config1_val_Pos   (0UL)
 
#define asic_ctrl_io_config1_val_Msk   (0xffffffffUL)
 
#define asic_ctrl_io_config1_mask_val_Pos   (0UL)
 
#define asic_ctrl_io_config1_mask_val_Msk   (0xffffffffUL)
 
#define asic_ctrl_io_config2_dcdc_enable_n_wm_Pos   (31UL)
 
#define asic_ctrl_io_config2_dcdc_enable_n_wm_Msk   (0x80000000UL)
 
#define asic_ctrl_io_config2_clk25out_oe_wm_Pos   (30UL)
 
#define asic_ctrl_io_config2_clk25out_oe_wm_Msk   (0x40000000UL)
 
#define asic_ctrl_io_config2_sel_uart_rctsn_wm_Pos   (29UL)
 
#define asic_ctrl_io_config2_sel_uart_rctsn_wm_Msk   (0x20000000UL)
 
#define asic_ctrl_io_config2_sel_i2c1_com_wm_Pos   (28UL)
 
#define asic_ctrl_io_config2_sel_i2c1_com_wm_Msk   (0x10000000UL)
 
#define asic_ctrl_io_config2_sel_i2c0_com_wm_Pos   (27UL)
 
#define asic_ctrl_io_config2_sel_i2c0_com_wm_Msk   (0x8000000UL)
 
#define asic_ctrl_io_config2_sel_fo1_wm_Pos   (26UL)
 
#define asic_ctrl_io_config2_sel_fo1_wm_Msk   (0x4000000UL)
 
#define asic_ctrl_io_config2_sel_fo0_wm_Pos   (25UL)
 
#define asic_ctrl_io_config2_sel_fo0_wm_Msk   (0x2000000UL)
 
#define asic_ctrl_io_config2_sel_ephy_mdio_wm_Pos   (24UL)
 
#define asic_ctrl_io_config2_sel_ephy_mdio_wm_Msk   (0x1000000UL)
 
#define asic_ctrl_io_config2_sel_ephy1_wm_Pos   (23UL)
 
#define asic_ctrl_io_config2_sel_ephy1_wm_Msk   (0x800000UL)
 
#define asic_ctrl_io_config2_sel_ephy0_wm_Pos   (22UL)
 
#define asic_ctrl_io_config2_sel_ephy0_wm_Msk   (0x400000UL)
 
#define asic_ctrl_io_config2_sel_phy_devel_wm_Pos   (21UL)
 
#define asic_ctrl_io_config2_sel_phy_devel_wm_Msk   (0x200000UL)
 
#define asic_ctrl_io_config2_sel_xc_trigger0_hif_sirq_wm_Pos   (20UL)
 
#define asic_ctrl_io_config2_sel_xc_trigger0_hif_sirq_wm_Msk   (0x100000UL)
 
#define asic_ctrl_io_config2_sel_gpio11_wm_Pos   (19UL)
 
#define asic_ctrl_io_config2_sel_gpio11_wm_Msk   (0x80000UL)
 
#define asic_ctrl_io_config2_sel_gpio10_wm_Pos   (18UL)
 
#define asic_ctrl_io_config2_sel_gpio10_wm_Msk   (0x40000UL)
 
#define asic_ctrl_io_config2_sel_gpio9_wm_Pos   (17UL)
 
#define asic_ctrl_io_config2_sel_gpio9_wm_Msk   (0x20000UL)
 
#define asic_ctrl_io_config2_sel_gpio8_wm_Pos   (16UL)
 
#define asic_ctrl_io_config2_sel_gpio8_wm_Msk   (0x10000UL)
 
#define asic_ctrl_io_config2_dcdc_enable_n_Pos   (15UL)
 
#define asic_ctrl_io_config2_dcdc_enable_n_Msk   (0x8000UL)
 
#define asic_ctrl_io_config2_clk25out_oe_Pos   (14UL)
 
#define asic_ctrl_io_config2_clk25out_oe_Msk   (0x4000UL)
 
#define asic_ctrl_io_config2_sel_uart_rctsn_Pos   (13UL)
 
#define asic_ctrl_io_config2_sel_uart_rctsn_Msk   (0x2000UL)
 
#define asic_ctrl_io_config2_sel_i2c1_com_Pos   (12UL)
 
#define asic_ctrl_io_config2_sel_i2c1_com_Msk   (0x1000UL)
 
#define asic_ctrl_io_config2_sel_i2c0_com_Pos   (11UL)
 
#define asic_ctrl_io_config2_sel_i2c0_com_Msk   (0x800UL)
 
#define asic_ctrl_io_config2_sel_fo1_Pos   (10UL)
 
#define asic_ctrl_io_config2_sel_fo1_Msk   (0x400UL)
 
#define asic_ctrl_io_config2_sel_fo0_Pos   (9UL)
 
#define asic_ctrl_io_config2_sel_fo0_Msk   (0x200UL)
 
#define asic_ctrl_io_config2_sel_ephy_mdio_Pos   (8UL)
 
#define asic_ctrl_io_config2_sel_ephy_mdio_Msk   (0x100UL)
 
#define asic_ctrl_io_config2_sel_ephy1_Pos   (7UL)
 
#define asic_ctrl_io_config2_sel_ephy1_Msk   (0x80UL)
 
#define asic_ctrl_io_config2_sel_ephy0_Pos   (6UL)
 
#define asic_ctrl_io_config2_sel_ephy0_Msk   (0x40UL)
 
#define asic_ctrl_io_config2_sel_phy_devel_Pos   (5UL)
 
#define asic_ctrl_io_config2_sel_phy_devel_Msk   (0x20UL)
 
#define asic_ctrl_io_config2_sel_xc_trigger0_hif_sirq_Pos   (4UL)
 
#define asic_ctrl_io_config2_sel_xc_trigger0_hif_sirq_Msk   (0x10UL)
 
#define asic_ctrl_io_config2_sel_gpio11_Pos   (3UL)
 
#define asic_ctrl_io_config2_sel_gpio11_Msk   (0x8UL)
 
#define asic_ctrl_io_config2_sel_gpio10_Pos   (2UL)
 
#define asic_ctrl_io_config2_sel_gpio10_Msk   (0x4UL)
 
#define asic_ctrl_io_config2_sel_gpio9_Pos   (1UL)
 
#define asic_ctrl_io_config2_sel_gpio9_Msk   (0x2UL)
 
#define asic_ctrl_io_config2_sel_gpio8_Pos   (0UL)
 
#define asic_ctrl_io_config2_sel_gpio8_Msk   (0x1UL)
 
#define asic_ctrl_io_config2_mask_bf_align0_Pos   (16UL)
 
#define asic_ctrl_io_config2_mask_bf_align0_Msk   (0xffff0000UL)
 
#define asic_ctrl_io_config2_mask_dcdc_enable_n_Pos   (15UL)
 
#define asic_ctrl_io_config2_mask_dcdc_enable_n_Msk   (0x8000UL)
 
#define asic_ctrl_io_config2_mask_clk25out_oe_Pos   (14UL)
 
#define asic_ctrl_io_config2_mask_clk25out_oe_Msk   (0x4000UL)
 
#define asic_ctrl_io_config2_mask_sel_uart_rctsn_Pos   (13UL)
 
#define asic_ctrl_io_config2_mask_sel_uart_rctsn_Msk   (0x2000UL)
 
#define asic_ctrl_io_config2_mask_sel_i2c1_com_Pos   (12UL)
 
#define asic_ctrl_io_config2_mask_sel_i2c1_com_Msk   (0x1000UL)
 
#define asic_ctrl_io_config2_mask_sel_i2c0_com_Pos   (11UL)
 
#define asic_ctrl_io_config2_mask_sel_i2c0_com_Msk   (0x800UL)
 
#define asic_ctrl_io_config2_mask_sel_fo1_Pos   (10UL)
 
#define asic_ctrl_io_config2_mask_sel_fo1_Msk   (0x400UL)
 
#define asic_ctrl_io_config2_mask_sel_fo0_Pos   (9UL)
 
#define asic_ctrl_io_config2_mask_sel_fo0_Msk   (0x200UL)
 
#define asic_ctrl_io_config2_mask_sel_ephy_mdio_Pos   (8UL)
 
#define asic_ctrl_io_config2_mask_sel_ephy_mdio_Msk   (0x100UL)
 
#define asic_ctrl_io_config2_mask_sel_ephy1_Pos   (7UL)
 
#define asic_ctrl_io_config2_mask_sel_ephy1_Msk   (0x80UL)
 
#define asic_ctrl_io_config2_mask_sel_ephy0_Pos   (6UL)
 
#define asic_ctrl_io_config2_mask_sel_ephy0_Msk   (0x40UL)
 
#define asic_ctrl_io_config2_mask_sel_phy_devel_Pos   (5UL)
 
#define asic_ctrl_io_config2_mask_sel_phy_devel_Msk   (0x20UL)
 
#define asic_ctrl_io_config2_mask_sel_xc_trigger0_hif_sirq_Pos   (4UL)
 
#define asic_ctrl_io_config2_mask_sel_xc_trigger0_hif_sirq_Msk   (0x10UL)
 
#define asic_ctrl_io_config2_mask_sel_gpio11_Pos   (3UL)
 
#define asic_ctrl_io_config2_mask_sel_gpio11_Msk   (0x8UL)
 
#define asic_ctrl_io_config2_mask_sel_gpio10_Pos   (2UL)
 
#define asic_ctrl_io_config2_mask_sel_gpio10_Msk   (0x4UL)
 
#define asic_ctrl_io_config2_mask_sel_gpio9_Pos   (1UL)
 
#define asic_ctrl_io_config2_mask_sel_gpio9_Msk   (0x2UL)
 
#define asic_ctrl_io_config2_mask_sel_gpio8_Pos   (0UL)
 
#define asic_ctrl_io_config2_mask_sel_gpio8_Msk   (0x1UL)
 
#define asic_ctrl_io_config3_sel_biss1_mo_wm_Pos   (31UL)
 
#define asic_ctrl_io_config3_sel_biss1_mo_wm_Msk   (0x80000000UL)
 
#define asic_ctrl_io_config3_sel_biss1_wm_Pos   (30UL)
 
#define asic_ctrl_io_config3_sel_biss1_wm_Msk   (0x40000000UL)
 
#define asic_ctrl_io_config3_sel_biss0_mo_wm_Pos   (29UL)
 
#define asic_ctrl_io_config3_sel_biss0_mo_wm_Msk   (0x20000000UL)
 
#define asic_ctrl_io_config3_sel_biss0_wm_Pos   (28UL)
 
#define asic_ctrl_io_config3_sel_biss0_wm_Msk   (0x10000000UL)
 
#define asic_ctrl_io_config3_sel_endat1_devel_wm_Pos   (27UL)
 
#define asic_ctrl_io_config3_sel_endat1_devel_wm_Msk   (0x8000000UL)
 
#define asic_ctrl_io_config3_sel_endat1_wm_Pos   (26UL)
 
#define asic_ctrl_io_config3_sel_endat1_wm_Msk   (0x4000000UL)
 
#define asic_ctrl_io_config3_sel_endat0_devel_wm_Pos   (25UL)
 
#define asic_ctrl_io_config3_sel_endat0_devel_wm_Msk   (0x2000000UL)
 
#define asic_ctrl_io_config3_sel_endat0_wm_Pos   (24UL)
 
#define asic_ctrl_io_config3_sel_endat0_wm_Msk   (0x1000000UL)
 
#define asic_ctrl_io_config3_sel_gpio7_wm_Pos   (23UL)
 
#define asic_ctrl_io_config3_sel_gpio7_wm_Msk   (0x800000UL)
 
#define asic_ctrl_io_config3_sel_gpio6_wm_Pos   (22UL)
 
#define asic_ctrl_io_config3_sel_gpio6_wm_Msk   (0x400000UL)
 
#define asic_ctrl_io_config3_sel_gpio5_wm_Pos   (21UL)
 
#define asic_ctrl_io_config3_sel_gpio5_wm_Msk   (0x200000UL)
 
#define asic_ctrl_io_config3_sel_gpio4_wm_Pos   (20UL)
 
#define asic_ctrl_io_config3_sel_gpio4_wm_Msk   (0x100000UL)
 
#define asic_ctrl_io_config3_sel_gpio3_wm_Pos   (19UL)
 
#define asic_ctrl_io_config3_sel_gpio3_wm_Msk   (0x80000UL)
 
#define asic_ctrl_io_config3_sel_gpio2_wm_Pos   (18UL)
 
#define asic_ctrl_io_config3_sel_gpio2_wm_Msk   (0x40000UL)
 
#define asic_ctrl_io_config3_sel_gpio1_wm_Pos   (17UL)
 
#define asic_ctrl_io_config3_sel_gpio1_wm_Msk   (0x20000UL)
 
#define asic_ctrl_io_config3_sel_gpio0_wm_Pos   (16UL)
 
#define asic_ctrl_io_config3_sel_gpio0_wm_Msk   (0x10000UL)
 
#define asic_ctrl_io_config3_sel_biss1_mo_Pos   (15UL)
 
#define asic_ctrl_io_config3_sel_biss1_mo_Msk   (0x8000UL)
 
#define asic_ctrl_io_config3_sel_biss1_Pos   (14UL)
 
#define asic_ctrl_io_config3_sel_biss1_Msk   (0x4000UL)
 
#define asic_ctrl_io_config3_sel_biss0_mo_Pos   (13UL)
 
#define asic_ctrl_io_config3_sel_biss0_mo_Msk   (0x2000UL)
 
#define asic_ctrl_io_config3_sel_biss0_Pos   (12UL)
 
#define asic_ctrl_io_config3_sel_biss0_Msk   (0x1000UL)
 
#define asic_ctrl_io_config3_sel_endat1_devel_Pos   (11UL)
 
#define asic_ctrl_io_config3_sel_endat1_devel_Msk   (0x800UL)
 
#define asic_ctrl_io_config3_sel_endat1_Pos   (10UL)
 
#define asic_ctrl_io_config3_sel_endat1_Msk   (0x400UL)
 
#define asic_ctrl_io_config3_sel_endat0_devel_Pos   (9UL)
 
#define asic_ctrl_io_config3_sel_endat0_devel_Msk   (0x200UL)
 
#define asic_ctrl_io_config3_sel_endat0_Pos   (8UL)
 
#define asic_ctrl_io_config3_sel_endat0_Msk   (0x100UL)
 
#define asic_ctrl_io_config3_sel_gpio7_Pos   (7UL)
 
#define asic_ctrl_io_config3_sel_gpio7_Msk   (0x80UL)
 
#define asic_ctrl_io_config3_sel_gpio6_Pos   (6UL)
 
#define asic_ctrl_io_config3_sel_gpio6_Msk   (0x40UL)
 
#define asic_ctrl_io_config3_sel_gpio5_Pos   (5UL)
 
#define asic_ctrl_io_config3_sel_gpio5_Msk   (0x20UL)
 
#define asic_ctrl_io_config3_sel_gpio4_Pos   (4UL)
 
#define asic_ctrl_io_config3_sel_gpio4_Msk   (0x10UL)
 
#define asic_ctrl_io_config3_sel_gpio3_Pos   (3UL)
 
#define asic_ctrl_io_config3_sel_gpio3_Msk   (0x8UL)
 
#define asic_ctrl_io_config3_sel_gpio2_Pos   (2UL)
 
#define asic_ctrl_io_config3_sel_gpio2_Msk   (0x4UL)
 
#define asic_ctrl_io_config3_sel_gpio1_Pos   (1UL)
 
#define asic_ctrl_io_config3_sel_gpio1_Msk   (0x2UL)
 
#define asic_ctrl_io_config3_sel_gpio0_Pos   (0UL)
 
#define asic_ctrl_io_config3_sel_gpio0_Msk   (0x1UL)
 
#define asic_ctrl_io_config3_mask_bf_align0_Pos   (16UL)
 
#define asic_ctrl_io_config3_mask_bf_align0_Msk   (0xffff0000UL)
 
#define asic_ctrl_io_config3_mask_sel_biss1_mo_Pos   (15UL)
 
#define asic_ctrl_io_config3_mask_sel_biss1_mo_Msk   (0x8000UL)
 
#define asic_ctrl_io_config3_mask_sel_biss1_Pos   (14UL)
 
#define asic_ctrl_io_config3_mask_sel_biss1_Msk   (0x4000UL)
 
#define asic_ctrl_io_config3_mask_sel_biss0_mo_Pos   (13UL)
 
#define asic_ctrl_io_config3_mask_sel_biss0_mo_Msk   (0x2000UL)
 
#define asic_ctrl_io_config3_mask_sel_biss0_Pos   (12UL)
 
#define asic_ctrl_io_config3_mask_sel_biss0_Msk   (0x1000UL)
 
#define asic_ctrl_io_config3_mask_sel_endat1_devel_Pos   (11UL)
 
#define asic_ctrl_io_config3_mask_sel_endat1_devel_Msk   (0x800UL)
 
#define asic_ctrl_io_config3_mask_sel_endat1_Pos   (10UL)
 
#define asic_ctrl_io_config3_mask_sel_endat1_Msk   (0x400UL)
 
#define asic_ctrl_io_config3_mask_sel_endat0_devel_Pos   (9UL)
 
#define asic_ctrl_io_config3_mask_sel_endat0_devel_Msk   (0x200UL)
 
#define asic_ctrl_io_config3_mask_sel_endat0_Pos   (8UL)
 
#define asic_ctrl_io_config3_mask_sel_endat0_Msk   (0x100UL)
 
#define asic_ctrl_io_config3_mask_sel_gpio7_Pos   (7UL)
 
#define asic_ctrl_io_config3_mask_sel_gpio7_Msk   (0x80UL)
 
#define asic_ctrl_io_config3_mask_sel_gpio6_Pos   (6UL)
 
#define asic_ctrl_io_config3_mask_sel_gpio6_Msk   (0x40UL)
 
#define asic_ctrl_io_config3_mask_sel_gpio5_Pos   (5UL)
 
#define asic_ctrl_io_config3_mask_sel_gpio5_Msk   (0x20UL)
 
#define asic_ctrl_io_config3_mask_sel_gpio4_Pos   (4UL)
 
#define asic_ctrl_io_config3_mask_sel_gpio4_Msk   (0x10UL)
 
#define asic_ctrl_io_config3_mask_sel_gpio3_Pos   (3UL)
 
#define asic_ctrl_io_config3_mask_sel_gpio3_Msk   (0x8UL)
 
#define asic_ctrl_io_config3_mask_sel_gpio2_Pos   (2UL)
 
#define asic_ctrl_io_config3_mask_sel_gpio2_Msk   (0x4UL)
 
#define asic_ctrl_io_config3_mask_sel_gpio1_Pos   (1UL)
 
#define asic_ctrl_io_config3_mask_sel_gpio1_Msk   (0x2UL)
 
#define asic_ctrl_io_config3_mask_sel_gpio0_Pos   (0UL)
 
#define asic_ctrl_io_config3_mask_sel_gpio0_Msk   (0x1UL)
 
#define asic_ctrl_io_config4_bf_align1_Pos   (28UL)
 
#define asic_ctrl_io_config4_bf_align1_Msk   (0xf0000000UL)
 
#define asic_ctrl_io_config4_sel_can1_app_wm_Pos   (27UL)
 
#define asic_ctrl_io_config4_sel_can1_app_wm_Msk   (0x8000000UL)
 
#define asic_ctrl_io_config4_sel_can0_app_wm_Pos   (26UL)
 
#define asic_ctrl_io_config4_sel_can0_app_wm_Msk   (0x4000000UL)
 
#define asic_ctrl_io_config4_sel_spi2_app_cs2_wm_Pos   (25UL)
 
#define asic_ctrl_io_config4_sel_spi2_app_cs2_wm_Msk   (0x2000000UL)
 
#define asic_ctrl_io_config4_sel_spi2_app_cs1_wm_Pos   (24UL)
 
#define asic_ctrl_io_config4_sel_spi2_app_cs1_wm_Msk   (0x1000000UL)
 
#define asic_ctrl_io_config4_sel_spi2_app_wm_Pos   (23UL)
 
#define asic_ctrl_io_config4_sel_spi2_app_wm_Msk   (0x800000UL)
 
#define asic_ctrl_io_config4_sel_spi0_app_cs1_wm_Pos   (22UL)
 
#define asic_ctrl_io_config4_sel_spi0_app_cs1_wm_Msk   (0x400000UL)
 
#define asic_ctrl_io_config4_sel_spi0_app_wm_Pos   (21UL)
 
#define asic_ctrl_io_config4_sel_spi0_app_wm_Msk   (0x200000UL)
 
#define asic_ctrl_io_config4_sel_uart_xpic_app_rctsn_wm_Pos   (20UL)
 
#define asic_ctrl_io_config4_sel_uart_xpic_app_rctsn_wm_Msk   (0x100000UL)
 
#define asic_ctrl_io_config4_sel_uart_xpic_app_wm_Pos   (19UL)
 
#define asic_ctrl_io_config4_sel_uart_xpic_app_wm_Msk   (0x80000UL)
 
#define asic_ctrl_io_config4_sel_uart_app_rctsn_wm_Pos   (18UL)
 
#define asic_ctrl_io_config4_sel_uart_app_rctsn_wm_Msk   (0x40000UL)
 
#define asic_ctrl_io_config4_sel_uart_app_wm_Pos   (17UL)
 
#define asic_ctrl_io_config4_sel_uart_app_wm_Msk   (0x20000UL)
 
#define asic_ctrl_io_config4_sel_i2c_app_wm_Pos   (16UL)
 
#define asic_ctrl_io_config4_sel_i2c_app_wm_Msk   (0x10000UL)
 
#define asic_ctrl_io_config4_bf_align0_Pos   (12UL)
 
#define asic_ctrl_io_config4_bf_align0_Msk   (0xf000UL)
 
#define asic_ctrl_io_config4_sel_can1_app_Pos   (11UL)
 
#define asic_ctrl_io_config4_sel_can1_app_Msk   (0x800UL)
 
#define asic_ctrl_io_config4_sel_can0_app_Pos   (10UL)
 
#define asic_ctrl_io_config4_sel_can0_app_Msk   (0x400UL)
 
#define asic_ctrl_io_config4_sel_spi2_app_cs2_Pos   (9UL)
 
#define asic_ctrl_io_config4_sel_spi2_app_cs2_Msk   (0x200UL)
 
#define asic_ctrl_io_config4_sel_spi2_app_cs1_Pos   (8UL)
 
#define asic_ctrl_io_config4_sel_spi2_app_cs1_Msk   (0x100UL)
 
#define asic_ctrl_io_config4_sel_spi2_app_Pos   (7UL)
 
#define asic_ctrl_io_config4_sel_spi2_app_Msk   (0x80UL)
 
#define asic_ctrl_io_config4_sel_spi0_app_cs1_Pos   (6UL)
 
#define asic_ctrl_io_config4_sel_spi0_app_cs1_Msk   (0x40UL)
 
#define asic_ctrl_io_config4_sel_spi0_app_Pos   (5UL)
 
#define asic_ctrl_io_config4_sel_spi0_app_Msk   (0x20UL)
 
#define asic_ctrl_io_config4_sel_uart_xpic_app_rctsn_Pos   (4UL)
 
#define asic_ctrl_io_config4_sel_uart_xpic_app_rctsn_Msk   (0x10UL)
 
#define asic_ctrl_io_config4_sel_uart_xpic_app_Pos   (3UL)
 
#define asic_ctrl_io_config4_sel_uart_xpic_app_Msk   (0x8UL)
 
#define asic_ctrl_io_config4_sel_uart_app_rctsn_Pos   (2UL)
 
#define asic_ctrl_io_config4_sel_uart_app_rctsn_Msk   (0x4UL)
 
#define asic_ctrl_io_config4_sel_uart_app_Pos   (1UL)
 
#define asic_ctrl_io_config4_sel_uart_app_Msk   (0x2UL)
 
#define asic_ctrl_io_config4_sel_i2c_app_Pos   (0UL)
 
#define asic_ctrl_io_config4_sel_i2c_app_Msk   (0x1UL)
 
#define asic_ctrl_io_config4_mask_bf_align0_Pos   (12UL)
 
#define asic_ctrl_io_config4_mask_bf_align0_Msk   (0xfffff000UL)
 
#define asic_ctrl_io_config4_mask_sel_can1_app_Pos   (11UL)
 
#define asic_ctrl_io_config4_mask_sel_can1_app_Msk   (0x800UL)
 
#define asic_ctrl_io_config4_mask_sel_can0_app_Pos   (10UL)
 
#define asic_ctrl_io_config4_mask_sel_can0_app_Msk   (0x400UL)
 
#define asic_ctrl_io_config4_mask_sel_spi2_app_cs2_Pos   (9UL)
 
#define asic_ctrl_io_config4_mask_sel_spi2_app_cs2_Msk   (0x200UL)
 
#define asic_ctrl_io_config4_mask_sel_spi2_app_cs1_Pos   (8UL)
 
#define asic_ctrl_io_config4_mask_sel_spi2_app_cs1_Msk   (0x100UL)
 
#define asic_ctrl_io_config4_mask_sel_spi2_app_Pos   (7UL)
 
#define asic_ctrl_io_config4_mask_sel_spi2_app_Msk   (0x80UL)
 
#define asic_ctrl_io_config4_mask_sel_spi0_app_cs1_Pos   (6UL)
 
#define asic_ctrl_io_config4_mask_sel_spi0_app_cs1_Msk   (0x40UL)
 
#define asic_ctrl_io_config4_mask_sel_spi0_app_Pos   (5UL)
 
#define asic_ctrl_io_config4_mask_sel_spi0_app_Msk   (0x20UL)
 
#define asic_ctrl_io_config4_mask_sel_uart_xpic_app_rctsn_Pos   (4UL)
 
#define asic_ctrl_io_config4_mask_sel_uart_xpic_app_rctsn_Msk   (0x10UL)
 
#define asic_ctrl_io_config4_mask_sel_uart_xpic_app_Pos   (3UL)
 
#define asic_ctrl_io_config4_mask_sel_uart_xpic_app_Msk   (0x8UL)
 
#define asic_ctrl_io_config4_mask_sel_uart_app_rctsn_Pos   (2UL)
 
#define asic_ctrl_io_config4_mask_sel_uart_app_rctsn_Msk   (0x4UL)
 
#define asic_ctrl_io_config4_mask_sel_uart_app_Pos   (1UL)
 
#define asic_ctrl_io_config4_mask_sel_uart_app_Msk   (0x2UL)
 
#define asic_ctrl_io_config4_mask_sel_i2c_app_Pos   (0UL)
 
#define asic_ctrl_io_config4_mask_sel_i2c_app_Msk   (0x1UL)
 
#define asic_ctrl_io_config5_sel_mled11_wm_Pos   (31UL)
 
#define asic_ctrl_io_config5_sel_mled11_wm_Msk   (0x80000000UL)
 
#define asic_ctrl_io_config5_sel_mled10_wm_Pos   (30UL)
 
#define asic_ctrl_io_config5_sel_mled10_wm_Msk   (0x40000000UL)
 
#define asic_ctrl_io_config5_sel_mled9_wm_Pos   (29UL)
 
#define asic_ctrl_io_config5_sel_mled9_wm_Msk   (0x20000000UL)
 
#define asic_ctrl_io_config5_sel_mled8_wm_Pos   (28UL)
 
#define asic_ctrl_io_config5_sel_mled8_wm_Msk   (0x10000000UL)
 
#define asic_ctrl_io_config5_sel_mled7_wm_Pos   (27UL)
 
#define asic_ctrl_io_config5_sel_mled7_wm_Msk   (0x8000000UL)
 
#define asic_ctrl_io_config5_sel_mled6_wm_Pos   (26UL)
 
#define asic_ctrl_io_config5_sel_mled6_wm_Msk   (0x4000000UL)
 
#define asic_ctrl_io_config5_sel_mled5_wm_Pos   (25UL)
 
#define asic_ctrl_io_config5_sel_mled5_wm_Msk   (0x2000000UL)
 
#define asic_ctrl_io_config5_sel_mled4_wm_Pos   (24UL)
 
#define asic_ctrl_io_config5_sel_mled4_wm_Msk   (0x1000000UL)
 
#define asic_ctrl_io_config5_bf_align1_Pos   (23UL)
 
#define asic_ctrl_io_config5_bf_align1_Msk   (0x800000UL)
 
#define asic_ctrl_io_config5_sel_mpwm_brake_wm_Pos   (22UL)
 
#define asic_ctrl_io_config5_sel_mpwm_brake_wm_Msk   (0x400000UL)
 
#define asic_ctrl_io_config5_sel_mpwm_wm_Pos   (16UL)
 
#define asic_ctrl_io_config5_sel_mpwm_wm_Msk   (0x3f0000UL)
 
#define asic_ctrl_io_config5_sel_mled11_Pos   (15UL)
 
#define asic_ctrl_io_config5_sel_mled11_Msk   (0x8000UL)
 
#define asic_ctrl_io_config5_sel_mled10_Pos   (14UL)
 
#define asic_ctrl_io_config5_sel_mled10_Msk   (0x4000UL)
 
#define asic_ctrl_io_config5_sel_mled9_Pos   (13UL)
 
#define asic_ctrl_io_config5_sel_mled9_Msk   (0x2000UL)
 
#define asic_ctrl_io_config5_sel_mled8_Pos   (12UL)
 
#define asic_ctrl_io_config5_sel_mled8_Msk   (0x1000UL)
 
#define asic_ctrl_io_config5_sel_mled7_Pos   (11UL)
 
#define asic_ctrl_io_config5_sel_mled7_Msk   (0x800UL)
 
#define asic_ctrl_io_config5_sel_mled6_Pos   (10UL)
 
#define asic_ctrl_io_config5_sel_mled6_Msk   (0x400UL)
 
#define asic_ctrl_io_config5_sel_mled5_Pos   (9UL)
 
#define asic_ctrl_io_config5_sel_mled5_Msk   (0x200UL)
 
#define asic_ctrl_io_config5_sel_mled4_Pos   (8UL)
 
#define asic_ctrl_io_config5_sel_mled4_Msk   (0x100UL)
 
#define asic_ctrl_io_config5_bf_align0_Pos   (7UL)
 
#define asic_ctrl_io_config5_bf_align0_Msk   (0x80UL)
 
#define asic_ctrl_io_config5_sel_mpwm_brake_Pos   (6UL)
 
#define asic_ctrl_io_config5_sel_mpwm_brake_Msk   (0x40UL)
 
#define asic_ctrl_io_config5_sel_mpwm_Pos   (0UL)
 
#define asic_ctrl_io_config5_sel_mpwm_Msk   (0x3fUL)
 
#define asic_ctrl_io_config5_mask_bf_align1_Pos   (16UL)
 
#define asic_ctrl_io_config5_mask_bf_align1_Msk   (0xffff0000UL)
 
#define asic_ctrl_io_config5_mask_sel_mled11_Pos   (15UL)
 
#define asic_ctrl_io_config5_mask_sel_mled11_Msk   (0x8000UL)
 
#define asic_ctrl_io_config5_mask_sel_mled10_Pos   (14UL)
 
#define asic_ctrl_io_config5_mask_sel_mled10_Msk   (0x4000UL)
 
#define asic_ctrl_io_config5_mask_sel_mled9_Pos   (13UL)
 
#define asic_ctrl_io_config5_mask_sel_mled9_Msk   (0x2000UL)
 
#define asic_ctrl_io_config5_mask_sel_mled8_Pos   (12UL)
 
#define asic_ctrl_io_config5_mask_sel_mled8_Msk   (0x1000UL)
 
#define asic_ctrl_io_config5_mask_sel_mled7_Pos   (11UL)
 
#define asic_ctrl_io_config5_mask_sel_mled7_Msk   (0x800UL)
 
#define asic_ctrl_io_config5_mask_sel_mled6_Pos   (10UL)
 
#define asic_ctrl_io_config5_mask_sel_mled6_Msk   (0x400UL)
 
#define asic_ctrl_io_config5_mask_sel_mled5_Pos   (9UL)
 
#define asic_ctrl_io_config5_mask_sel_mled5_Msk   (0x200UL)
 
#define asic_ctrl_io_config5_mask_sel_mled4_Pos   (8UL)
 
#define asic_ctrl_io_config5_mask_sel_mled4_Msk   (0x100UL)
 
#define asic_ctrl_io_config5_mask_bf_align0_Pos   (7UL)
 
#define asic_ctrl_io_config5_mask_bf_align0_Msk   (0x80UL)
 
#define asic_ctrl_io_config5_mask_sel_mpwm_brake_Pos   (6UL)
 
#define asic_ctrl_io_config5_mask_sel_mpwm_brake_Msk   (0x40UL)
 
#define asic_ctrl_io_config5_mask_sel_mpwm_Pos   (0UL)
 
#define asic_ctrl_io_config5_mask_sel_mpwm_Msk   (0x3fUL)
 
#define asic_ctrl_io_config6_sel_io_link_wakeup7_wm_Pos   (31UL)
 
#define asic_ctrl_io_config6_sel_io_link_wakeup7_wm_Msk   (0x80000000UL)
 
#define asic_ctrl_io_config6_sel_io_link_wakeup6_wm_Pos   (30UL)
 
#define asic_ctrl_io_config6_sel_io_link_wakeup6_wm_Msk   (0x40000000UL)
 
#define asic_ctrl_io_config6_sel_io_link_wakeup5_wm_Pos   (29UL)
 
#define asic_ctrl_io_config6_sel_io_link_wakeup5_wm_Msk   (0x20000000UL)
 
#define asic_ctrl_io_config6_sel_io_link_wakeup4_wm_Pos   (28UL)
 
#define asic_ctrl_io_config6_sel_io_link_wakeup4_wm_Msk   (0x10000000UL)
 
#define asic_ctrl_io_config6_sel_io_link_wakeup3_wm_Pos   (27UL)
 
#define asic_ctrl_io_config6_sel_io_link_wakeup3_wm_Msk   (0x8000000UL)
 
#define asic_ctrl_io_config6_sel_io_link_wakeup2_wm_Pos   (26UL)
 
#define asic_ctrl_io_config6_sel_io_link_wakeup2_wm_Msk   (0x4000000UL)
 
#define asic_ctrl_io_config6_sel_io_link_wakeup1_wm_Pos   (25UL)
 
#define asic_ctrl_io_config6_sel_io_link_wakeup1_wm_Msk   (0x2000000UL)
 
#define asic_ctrl_io_config6_sel_io_link_wakeup0_wm_Pos   (24UL)
 
#define asic_ctrl_io_config6_sel_io_link_wakeup0_wm_Msk   (0x1000000UL)
 
#define asic_ctrl_io_config6_sel_io_link7_wm_Pos   (23UL)
 
#define asic_ctrl_io_config6_sel_io_link7_wm_Msk   (0x800000UL)
 
#define asic_ctrl_io_config6_sel_io_link6_wm_Pos   (22UL)
 
#define asic_ctrl_io_config6_sel_io_link6_wm_Msk   (0x400000UL)
 
#define asic_ctrl_io_config6_sel_io_link5_wm_Pos   (21UL)
 
#define asic_ctrl_io_config6_sel_io_link5_wm_Msk   (0x200000UL)
 
#define asic_ctrl_io_config6_sel_io_link4_wm_Pos   (20UL)
 
#define asic_ctrl_io_config6_sel_io_link4_wm_Msk   (0x100000UL)
 
#define asic_ctrl_io_config6_sel_io_link3_wm_Pos   (19UL)
 
#define asic_ctrl_io_config6_sel_io_link3_wm_Msk   (0x80000UL)
 
#define asic_ctrl_io_config6_sel_io_link2_wm_Pos   (18UL)
 
#define asic_ctrl_io_config6_sel_io_link2_wm_Msk   (0x40000UL)
 
#define asic_ctrl_io_config6_sel_io_link1_wm_Pos   (17UL)
 
#define asic_ctrl_io_config6_sel_io_link1_wm_Msk   (0x20000UL)
 
#define asic_ctrl_io_config6_sel_io_link0_wm_Pos   (16UL)
 
#define asic_ctrl_io_config6_sel_io_link0_wm_Msk   (0x10000UL)
 
#define asic_ctrl_io_config6_sel_io_link_wakeup7_Pos   (15UL)
 
#define asic_ctrl_io_config6_sel_io_link_wakeup7_Msk   (0x8000UL)
 
#define asic_ctrl_io_config6_sel_io_link_wakeup6_Pos   (14UL)
 
#define asic_ctrl_io_config6_sel_io_link_wakeup6_Msk   (0x4000UL)
 
#define asic_ctrl_io_config6_sel_io_link_wakeup5_Pos   (13UL)
 
#define asic_ctrl_io_config6_sel_io_link_wakeup5_Msk   (0x2000UL)
 
#define asic_ctrl_io_config6_sel_io_link_wakeup4_Pos   (12UL)
 
#define asic_ctrl_io_config6_sel_io_link_wakeup4_Msk   (0x1000UL)
 
#define asic_ctrl_io_config6_sel_io_link_wakeup3_Pos   (11UL)
 
#define asic_ctrl_io_config6_sel_io_link_wakeup3_Msk   (0x800UL)
 
#define asic_ctrl_io_config6_sel_io_link_wakeup2_Pos   (10UL)
 
#define asic_ctrl_io_config6_sel_io_link_wakeup2_Msk   (0x400UL)
 
#define asic_ctrl_io_config6_sel_io_link_wakeup1_Pos   (9UL)
 
#define asic_ctrl_io_config6_sel_io_link_wakeup1_Msk   (0x200UL)
 
#define asic_ctrl_io_config6_sel_io_link_wakeup0_Pos   (8UL)
 
#define asic_ctrl_io_config6_sel_io_link_wakeup0_Msk   (0x100UL)
 
#define asic_ctrl_io_config6_sel_io_link7_Pos   (7UL)
 
#define asic_ctrl_io_config6_sel_io_link7_Msk   (0x80UL)
 
#define asic_ctrl_io_config6_sel_io_link6_Pos   (6UL)
 
#define asic_ctrl_io_config6_sel_io_link6_Msk   (0x40UL)
 
#define asic_ctrl_io_config6_sel_io_link5_Pos   (5UL)
 
#define asic_ctrl_io_config6_sel_io_link5_Msk   (0x20UL)
 
#define asic_ctrl_io_config6_sel_io_link4_Pos   (4UL)
 
#define asic_ctrl_io_config6_sel_io_link4_Msk   (0x10UL)
 
#define asic_ctrl_io_config6_sel_io_link3_Pos   (3UL)
 
#define asic_ctrl_io_config6_sel_io_link3_Msk   (0x8UL)
 
#define asic_ctrl_io_config6_sel_io_link2_Pos   (2UL)
 
#define asic_ctrl_io_config6_sel_io_link2_Msk   (0x4UL)
 
#define asic_ctrl_io_config6_sel_io_link1_Pos   (1UL)
 
#define asic_ctrl_io_config6_sel_io_link1_Msk   (0x2UL)
 
#define asic_ctrl_io_config6_sel_io_link0_Pos   (0UL)
 
#define asic_ctrl_io_config6_sel_io_link0_Msk   (0x1UL)
 
#define asic_ctrl_io_config6_mask_bf_align0_Pos   (16UL)
 
#define asic_ctrl_io_config6_mask_bf_align0_Msk   (0xffff0000UL)
 
#define asic_ctrl_io_config6_mask_sel_io_link_wakeup7_Pos   (15UL)
 
#define asic_ctrl_io_config6_mask_sel_io_link_wakeup7_Msk   (0x8000UL)
 
#define asic_ctrl_io_config6_mask_sel_io_link_wakeup6_Pos   (14UL)
 
#define asic_ctrl_io_config6_mask_sel_io_link_wakeup6_Msk   (0x4000UL)
 
#define asic_ctrl_io_config6_mask_sel_io_link_wakeup5_Pos   (13UL)
 
#define asic_ctrl_io_config6_mask_sel_io_link_wakeup5_Msk   (0x2000UL)
 
#define asic_ctrl_io_config6_mask_sel_io_link_wakeup4_Pos   (12UL)
 
#define asic_ctrl_io_config6_mask_sel_io_link_wakeup4_Msk   (0x1000UL)
 
#define asic_ctrl_io_config6_mask_sel_io_link_wakeup3_Pos   (11UL)
 
#define asic_ctrl_io_config6_mask_sel_io_link_wakeup3_Msk   (0x800UL)
 
#define asic_ctrl_io_config6_mask_sel_io_link_wakeup2_Pos   (10UL)
 
#define asic_ctrl_io_config6_mask_sel_io_link_wakeup2_Msk   (0x400UL)
 
#define asic_ctrl_io_config6_mask_sel_io_link_wakeup1_Pos   (9UL)
 
#define asic_ctrl_io_config6_mask_sel_io_link_wakeup1_Msk   (0x200UL)
 
#define asic_ctrl_io_config6_mask_sel_io_link_wakeup0_Pos   (8UL)
 
#define asic_ctrl_io_config6_mask_sel_io_link_wakeup0_Msk   (0x100UL)
 
#define asic_ctrl_io_config6_mask_sel_io_link7_Pos   (7UL)
 
#define asic_ctrl_io_config6_mask_sel_io_link7_Msk   (0x80UL)
 
#define asic_ctrl_io_config6_mask_sel_io_link6_Pos   (6UL)
 
#define asic_ctrl_io_config6_mask_sel_io_link6_Msk   (0x40UL)
 
#define asic_ctrl_io_config6_mask_sel_io_link5_Pos   (5UL)
 
#define asic_ctrl_io_config6_mask_sel_io_link5_Msk   (0x20UL)
 
#define asic_ctrl_io_config6_mask_sel_io_link4_Pos   (4UL)
 
#define asic_ctrl_io_config6_mask_sel_io_link4_Msk   (0x10UL)
 
#define asic_ctrl_io_config6_mask_sel_io_link3_Pos   (3UL)
 
#define asic_ctrl_io_config6_mask_sel_io_link3_Msk   (0x8UL)
 
#define asic_ctrl_io_config6_mask_sel_io_link2_Pos   (2UL)
 
#define asic_ctrl_io_config6_mask_sel_io_link2_Msk   (0x4UL)
 
#define asic_ctrl_io_config6_mask_sel_io_link1_Pos   (1UL)
 
#define asic_ctrl_io_config6_mask_sel_io_link1_Msk   (0x2UL)
 
#define asic_ctrl_io_config6_mask_sel_io_link0_Pos   (0UL)
 
#define asic_ctrl_io_config6_mask_sel_io_link0_Msk   (0x1UL)
 
#define asic_ctrl_io_config7_bf_align1_Pos   (29UL)
 
#define asic_ctrl_io_config7_bf_align1_Msk   (0xe0000000UL)
 
#define asic_ctrl_io_config7_sel_io_link_wakeup1b_wm_Pos   (28UL)
 
#define asic_ctrl_io_config7_sel_io_link_wakeup1b_wm_Msk   (0x10000000UL)
 
#define asic_ctrl_io_config7_sel_io_link_wakeup0b_wm_Pos   (27UL)
 
#define asic_ctrl_io_config7_sel_io_link_wakeup0b_wm_Msk   (0x8000000UL)
 
#define asic_ctrl_io_config7_sel_io_link1b_wm_Pos   (26UL)
 
#define asic_ctrl_io_config7_sel_io_link1b_wm_Msk   (0x4000000UL)
 
#define asic_ctrl_io_config7_sel_io_link0b_wm_Pos   (25UL)
 
#define asic_ctrl_io_config7_sel_io_link0b_wm_Msk   (0x2000000UL)
 
#define asic_ctrl_io_config7_sel_sqi_cs2_wm_Pos   (24UL)
 
#define asic_ctrl_io_config7_sel_sqi_cs2_wm_Msk   (0x1000000UL)
 
#define asic_ctrl_io_config7_sel_sqi_cs1_wm_Pos   (23UL)
 
#define asic_ctrl_io_config7_sel_sqi_cs1_wm_Msk   (0x800000UL)
 
#define asic_ctrl_io_config7_sel_eth_mdio_wm_Pos   (21UL)
 
#define asic_ctrl_io_config7_sel_eth_mdio_wm_Msk   (0x600000UL)
 
#define asic_ctrl_io_config7_sel_eth_cfg_wm_Pos   (16UL)
 
#define asic_ctrl_io_config7_sel_eth_cfg_wm_Msk   (0x1f0000UL)
 
#define asic_ctrl_io_config7_bf_align0_Pos   (13UL)
 
#define asic_ctrl_io_config7_bf_align0_Msk   (0xe000UL)
 
#define asic_ctrl_io_config7_sel_io_link_wakeup1b_Pos   (12UL)
 
#define asic_ctrl_io_config7_sel_io_link_wakeup1b_Msk   (0x1000UL)
 
#define asic_ctrl_io_config7_sel_io_link_wakeup0b_Pos   (11UL)
 
#define asic_ctrl_io_config7_sel_io_link_wakeup0b_Msk   (0x800UL)
 
#define asic_ctrl_io_config7_sel_io_link1b_Pos   (10UL)
 
#define asic_ctrl_io_config7_sel_io_link1b_Msk   (0x400UL)
 
#define asic_ctrl_io_config7_sel_io_link0b_Pos   (9UL)
 
#define asic_ctrl_io_config7_sel_io_link0b_Msk   (0x200UL)
 
#define asic_ctrl_io_config7_sel_sqi_cs2_Pos   (8UL)
 
#define asic_ctrl_io_config7_sel_sqi_cs2_Msk   (0x100UL)
 
#define asic_ctrl_io_config7_sel_sqi_cs1_Pos   (7UL)
 
#define asic_ctrl_io_config7_sel_sqi_cs1_Msk   (0x80UL)
 
#define asic_ctrl_io_config7_sel_eth_mdio_Pos   (5UL)
 
#define asic_ctrl_io_config7_sel_eth_mdio_Msk   (0x60UL)
 
#define asic_ctrl_io_config7_sel_eth_cfg_Pos   (0UL)
 
#define asic_ctrl_io_config7_sel_eth_cfg_Msk   (0x1fUL)
 
#define asic_ctrl_io_config7_mask_bf_align0_Pos   (13UL)
 
#define asic_ctrl_io_config7_mask_bf_align0_Msk   (0xffffe000UL)
 
#define asic_ctrl_io_config7_mask_sel_io_link_wakeup1b_Pos   (12UL)
 
#define asic_ctrl_io_config7_mask_sel_io_link_wakeup1b_Msk   (0x1000UL)
 
#define asic_ctrl_io_config7_mask_sel_io_link_wakeup0b_Pos   (11UL)
 
#define asic_ctrl_io_config7_mask_sel_io_link_wakeup0b_Msk   (0x800UL)
 
#define asic_ctrl_io_config7_mask_sel_io_link1b_Pos   (10UL)
 
#define asic_ctrl_io_config7_mask_sel_io_link1b_Msk   (0x400UL)
 
#define asic_ctrl_io_config7_mask_sel_io_link0b_Pos   (9UL)
 
#define asic_ctrl_io_config7_mask_sel_io_link0b_Msk   (0x200UL)
 
#define asic_ctrl_io_config7_mask_sel_sqi_cs2_Pos   (8UL)
 
#define asic_ctrl_io_config7_mask_sel_sqi_cs2_Msk   (0x100UL)
 
#define asic_ctrl_io_config7_mask_sel_sqi_cs1_Pos   (7UL)
 
#define asic_ctrl_io_config7_mask_sel_sqi_cs1_Msk   (0x80UL)
 
#define asic_ctrl_io_config7_mask_sel_eth_mdio_Pos   (5UL)
 
#define asic_ctrl_io_config7_mask_sel_eth_mdio_Msk   (0x60UL)
 
#define asic_ctrl_io_config7_mask_sel_eth_cfg_Pos   (0UL)
 
#define asic_ctrl_io_config7_mask_sel_eth_cfg_Msk   (0x1fUL)
 
#define asic_ctrl_io_config8_bf_align1_Pos   (20UL)
 
#define asic_ctrl_io_config8_bf_align1_Msk   (0xfff00000UL)
 
#define asic_ctrl_io_config8_sel_bga2_wm_Pos   (19UL)
 
#define asic_ctrl_io_config8_sel_bga2_wm_Msk   (0x80000UL)
 
#define asic_ctrl_io_config8_sel_extphy_wm_Pos   (18UL)
 
#define asic_ctrl_io_config8_sel_extphy_wm_Msk   (0x40000UL)
 
#define asic_ctrl_io_config8_sel_arm_trace_cfg_wm_Pos   (16UL)
 
#define asic_ctrl_io_config8_sel_arm_trace_cfg_wm_Msk   (0x30000UL)
 
#define asic_ctrl_io_config8_bf_align0_Pos   (4UL)
 
#define asic_ctrl_io_config8_bf_align0_Msk   (0xfff0UL)
 
#define asic_ctrl_io_config8_sel_bga2_Pos   (3UL)
 
#define asic_ctrl_io_config8_sel_bga2_Msk   (0x8UL)
 
#define asic_ctrl_io_config8_sel_extphy_Pos   (2UL)
 
#define asic_ctrl_io_config8_sel_extphy_Msk   (0x4UL)
 
#define asic_ctrl_io_config8_sel_arm_trace_cfg_Pos   (0UL)
 
#define asic_ctrl_io_config8_sel_arm_trace_cfg_Msk   (0x3UL)
 
#define asic_ctrl_io_config8_mask_bf_align0_Pos   (4UL)
 
#define asic_ctrl_io_config8_mask_bf_align0_Msk   (0xfffffff0UL)
 
#define asic_ctrl_io_config8_mask_sel_bga2_Pos   (3UL)
 
#define asic_ctrl_io_config8_mask_sel_bga2_Msk   (0x8UL)
 
#define asic_ctrl_io_config8_mask_sel_extphy_Pos   (2UL)
 
#define asic_ctrl_io_config8_mask_sel_extphy_Msk   (0x4UL)
 
#define asic_ctrl_io_config8_mask_sel_arm_trace_cfg_Pos   (0UL)
 
#define asic_ctrl_io_config8_mask_sel_arm_trace_cfg_Msk   (0x3UL)
 
#define asic_ctrl_io_config9_sel_pio_app_wm_Pos   (16UL)
 
#define asic_ctrl_io_config9_sel_pio_app_wm_Msk   (0xffff0000UL)
 
#define asic_ctrl_io_config9_sel_pio_app_Pos   (0UL)
 
#define asic_ctrl_io_config9_sel_pio_app_Msk   (0xffffUL)
 
#define asic_ctrl_io_config9_mask_bf_align0_Pos   (16UL)
 
#define asic_ctrl_io_config9_mask_bf_align0_Msk   (0xffff0000UL)
 
#define asic_ctrl_io_config9_mask_sel_pio_app_Pos   (0UL)
 
#define asic_ctrl_io_config9_mask_sel_pio_app_Msk   (0xffffUL)
 
#define asic_ctrl_io_config10_val_Pos   (0UL)
 
#define asic_ctrl_io_config10_val_Msk   (0xffffffffUL)
 
#define asic_ctrl_io_config10_mask_val_Pos   (0UL)
 
#define asic_ctrl_io_config10_mask_val_Msk   (0xffffffffUL)
 
#define asic_ctrl_io_config11_val_Pos   (0UL)
 
#define asic_ctrl_io_config11_val_Msk   (0xffffffffUL)
 
#define asic_ctrl_io_config11_mask_val_Pos   (0UL)
 
#define asic_ctrl_io_config11_mask_val_Msk   (0xffffffffUL)
 
#define asic_ctrl_clock_enable0_bf_align3_Pos   (30UL)
 
#define asic_ctrl_clock_enable0_bf_align3_Msk   (0xc0000000UL)
 
#define asic_ctrl_clock_enable0_dpm_wm_Pos   (29UL)
 
#define asic_ctrl_clock_enable0_dpm_wm_Msk   (0x20000000UL)
 
#define asic_ctrl_clock_enable0_bf_align2_Pos   (28UL)
 
#define asic_ctrl_clock_enable0_bf_align2_Msk   (0x10000000UL)
 
#define asic_ctrl_clock_enable0_arm_app_wm_Pos   (27UL)
 
#define asic_ctrl_clock_enable0_arm_app_wm_Msk   (0x8000000UL)
 
#define asic_ctrl_clock_enable0_dma_com_wm_Pos   (26UL)
 
#define asic_ctrl_clock_enable0_dma_com_wm_Msk   (0x4000000UL)
 
#define asic_ctrl_clock_enable0_xpic0_wm_Pos   (25UL)
 
#define asic_ctrl_clock_enable0_xpic0_wm_Msk   (0x2000000UL)
 
#define asic_ctrl_clock_enable0_xc_misc_wm_Pos   (24UL)
 
#define asic_ctrl_clock_enable0_xc_misc_wm_Msk   (0x1000000UL)
 
#define asic_ctrl_clock_enable0_fb1_wm_Pos   (23UL)
 
#define asic_ctrl_clock_enable0_fb1_wm_Msk   (0x800000UL)
 
#define asic_ctrl_clock_enable0_fb0_wm_Pos   (22UL)
 
#define asic_ctrl_clock_enable0_fb0_wm_Msk   (0x400000UL)
 
#define asic_ctrl_clock_enable0_xmac1_wm_Pos   (21UL)
 
#define asic_ctrl_clock_enable0_xmac1_wm_Msk   (0x200000UL)
 
#define asic_ctrl_clock_enable0_xmac0_wm_Pos   (20UL)
 
#define asic_ctrl_clock_enable0_xmac0_wm_Msk   (0x100000UL)
 
#define asic_ctrl_clock_enable0_tpec1_wm_Pos   (19UL)
 
#define asic_ctrl_clock_enable0_tpec1_wm_Msk   (0x80000UL)
 
#define asic_ctrl_clock_enable0_tpec0_wm_Pos   (18UL)
 
#define asic_ctrl_clock_enable0_tpec0_wm_Msk   (0x40000UL)
 
#define asic_ctrl_clock_enable0_rpec1_wm_Pos   (17UL)
 
#define asic_ctrl_clock_enable0_rpec1_wm_Msk   (0x20000UL)
 
#define asic_ctrl_clock_enable0_rpec0_wm_Pos   (16UL)
 
#define asic_ctrl_clock_enable0_rpec0_wm_Msk   (0x10000UL)
 
#define asic_ctrl_clock_enable0_bf_align1_Pos   (14UL)
 
#define asic_ctrl_clock_enable0_bf_align1_Msk   (0xc000UL)
 
#define asic_ctrl_clock_enable0_dpm_Pos   (13UL)
 
#define asic_ctrl_clock_enable0_dpm_Msk   (0x2000UL)
 
#define asic_ctrl_clock_enable0_bf_align0_Pos   (12UL)
 
#define asic_ctrl_clock_enable0_bf_align0_Msk   (0x1000UL)
 
#define asic_ctrl_clock_enable0_arm_app_Pos   (11UL)
 
#define asic_ctrl_clock_enable0_arm_app_Msk   (0x800UL)
 
#define asic_ctrl_clock_enable0_dma_com_Pos   (10UL)
 
#define asic_ctrl_clock_enable0_dma_com_Msk   (0x400UL)
 
#define asic_ctrl_clock_enable0_xpic0_Pos   (9UL)
 
#define asic_ctrl_clock_enable0_xpic0_Msk   (0x200UL)
 
#define asic_ctrl_clock_enable0_xc_misc_Pos   (8UL)
 
#define asic_ctrl_clock_enable0_xc_misc_Msk   (0x100UL)
 
#define asic_ctrl_clock_enable0_fb1_Pos   (7UL)
 
#define asic_ctrl_clock_enable0_fb1_Msk   (0x80UL)
 
#define asic_ctrl_clock_enable0_fb0_Pos   (6UL)
 
#define asic_ctrl_clock_enable0_fb0_Msk   (0x40UL)
 
#define asic_ctrl_clock_enable0_xmac1_Pos   (5UL)
 
#define asic_ctrl_clock_enable0_xmac1_Msk   (0x20UL)
 
#define asic_ctrl_clock_enable0_xmac0_Pos   (4UL)
 
#define asic_ctrl_clock_enable0_xmac0_Msk   (0x10UL)
 
#define asic_ctrl_clock_enable0_tpec1_Pos   (3UL)
 
#define asic_ctrl_clock_enable0_tpec1_Msk   (0x8UL)
 
#define asic_ctrl_clock_enable0_tpec0_Pos   (2UL)
 
#define asic_ctrl_clock_enable0_tpec0_Msk   (0x4UL)
 
#define asic_ctrl_clock_enable0_rpec1_Pos   (1UL)
 
#define asic_ctrl_clock_enable0_rpec1_Msk   (0x2UL)
 
#define asic_ctrl_clock_enable0_rpec0_Pos   (0UL)
 
#define asic_ctrl_clock_enable0_rpec0_Msk   (0x1UL)
 
#define asic_ctrl_clock_enable0_mask_bf_align1_Pos   (14UL)
 
#define asic_ctrl_clock_enable0_mask_bf_align1_Msk   (0xffffc000UL)
 
#define asic_ctrl_clock_enable0_mask_dpm_Pos   (13UL)
 
#define asic_ctrl_clock_enable0_mask_dpm_Msk   (0x2000UL)
 
#define asic_ctrl_clock_enable0_mask_bf_align0_Pos   (12UL)
 
#define asic_ctrl_clock_enable0_mask_bf_align0_Msk   (0x1000UL)
 
#define asic_ctrl_clock_enable0_mask_arm_app_Pos   (11UL)
 
#define asic_ctrl_clock_enable0_mask_arm_app_Msk   (0x800UL)
 
#define asic_ctrl_clock_enable0_mask_dma_com_Pos   (10UL)
 
#define asic_ctrl_clock_enable0_mask_dma_com_Msk   (0x400UL)
 
#define asic_ctrl_clock_enable0_mask_xpic0_Pos   (9UL)
 
#define asic_ctrl_clock_enable0_mask_xpic0_Msk   (0x200UL)
 
#define asic_ctrl_clock_enable0_mask_xc_misc_Pos   (8UL)
 
#define asic_ctrl_clock_enable0_mask_xc_misc_Msk   (0x100UL)
 
#define asic_ctrl_clock_enable0_mask_fb1_Pos   (7UL)
 
#define asic_ctrl_clock_enable0_mask_fb1_Msk   (0x80UL)
 
#define asic_ctrl_clock_enable0_mask_fb0_Pos   (6UL)
 
#define asic_ctrl_clock_enable0_mask_fb0_Msk   (0x40UL)
 
#define asic_ctrl_clock_enable0_mask_xmac1_Pos   (5UL)
 
#define asic_ctrl_clock_enable0_mask_xmac1_Msk   (0x20UL)
 
#define asic_ctrl_clock_enable0_mask_xmac0_Pos   (4UL)
 
#define asic_ctrl_clock_enable0_mask_xmac0_Msk   (0x10UL)
 
#define asic_ctrl_clock_enable0_mask_tpec1_Pos   (3UL)
 
#define asic_ctrl_clock_enable0_mask_tpec1_Msk   (0x8UL)
 
#define asic_ctrl_clock_enable0_mask_tpec0_Pos   (2UL)
 
#define asic_ctrl_clock_enable0_mask_tpec0_Msk   (0x4UL)
 
#define asic_ctrl_clock_enable0_mask_rpec1_Pos   (1UL)
 
#define asic_ctrl_clock_enable0_mask_rpec1_Msk   (0x2UL)
 
#define asic_ctrl_clock_enable0_mask_rpec0_Pos   (0UL)
 
#define asic_ctrl_clock_enable0_mask_rpec0_Msk   (0x1UL)
 
#define asic_ctrl_clock_enable1_bf_align1_Pos   (20UL)
 
#define asic_ctrl_clock_enable1_bf_align1_Msk   (0xfff00000UL)
 
#define asic_ctrl_clock_enable1_ipc_wm_Pos   (19UL)
 
#define asic_ctrl_clock_enable1_ipc_wm_Msk   (0x80000UL)
 
#define asic_ctrl_clock_enable1_crypt_wm_Pos   (18UL)
 
#define asic_ctrl_clock_enable1_crypt_wm_Msk   (0x40000UL)
 
#define asic_ctrl_clock_enable1_dma_app_wm_Pos   (17UL)
 
#define asic_ctrl_clock_enable1_dma_app_wm_Msk   (0x20000UL)
 
#define asic_ctrl_clock_enable1_xpic1_wm_Pos   (16UL)
 
#define asic_ctrl_clock_enable1_xpic1_wm_Msk   (0x10000UL)
 
#define asic_ctrl_clock_enable1_bf_align0_Pos   (4UL)
 
#define asic_ctrl_clock_enable1_bf_align0_Msk   (0xfff0UL)
 
#define asic_ctrl_clock_enable1_ipc_Pos   (3UL)
 
#define asic_ctrl_clock_enable1_ipc_Msk   (0x8UL)
 
#define asic_ctrl_clock_enable1_crypt_Pos   (2UL)
 
#define asic_ctrl_clock_enable1_crypt_Msk   (0x4UL)
 
#define asic_ctrl_clock_enable1_dma_app_Pos   (1UL)
 
#define asic_ctrl_clock_enable1_dma_app_Msk   (0x2UL)
 
#define asic_ctrl_clock_enable1_xpic1_Pos   (0UL)
 
#define asic_ctrl_clock_enable1_xpic1_Msk   (0x1UL)
 
#define asic_ctrl_clock_enable1_mask_bf_align0_Pos   (4UL)
 
#define asic_ctrl_clock_enable1_mask_bf_align0_Msk   (0xfffffff0UL)
 
#define asic_ctrl_clock_enable1_mask_ipc_Pos   (3UL)
 
#define asic_ctrl_clock_enable1_mask_ipc_Msk   (0x8UL)
 
#define asic_ctrl_clock_enable1_mask_crypt_Pos   (2UL)
 
#define asic_ctrl_clock_enable1_mask_crypt_Msk   (0x4UL)
 
#define asic_ctrl_clock_enable1_mask_dma_app_Pos   (1UL)
 
#define asic_ctrl_clock_enable1_mask_dma_app_Msk   (0x2UL)
 
#define asic_ctrl_clock_enable1_mask_xpic1_Pos   (0UL)
 
#define asic_ctrl_clock_enable1_mask_xpic1_Msk   (0x1UL)
 
#define asic_ctrl_systime_eth_system_ctrl_bf_align0_Pos   (2UL)
 
#define asic_ctrl_systime_eth_system_ctrl_bf_align0_Msk   (0xfffffffcUL)
 
#define asic_ctrl_systime_eth_system_ctrl_eth_system_Pos   (0UL)
 
#define asic_ctrl_systime_eth_system_ctrl_eth_system_Msk   (0x3UL)
 
#define asic_ctrl_systime_eth_system_ctrl_mask_bf_align0_Pos   (2UL)
 
#define asic_ctrl_systime_eth_system_ctrl_mask_bf_align0_Msk   (0xfffffffcUL)
 
#define asic_ctrl_systime_eth_system_ctrl_mask_eth_system_Pos   (0UL)
 
#define asic_ctrl_systime_eth_system_ctrl_mask_eth_system_Msk   (0x3UL)
 
#define asic_ctrl_systime_gpio_com_ctrl_mask_bf_align0_Pos   (2UL)
 
#define asic_ctrl_systime_gpio_com_ctrl_mask_bf_align0_Msk   (0xfffffffcUL)
 
#define asic_ctrl_systime_gpio_com_ctrl_mask_gpio_com_Pos   (0UL)
 
#define asic_ctrl_systime_gpio_com_ctrl_mask_gpio_com_Msk   (0x3UL)
 
#define asic_ctrl_systime_gpio_app_ctrl_bf_align0_Pos   (2UL)
 
#define asic_ctrl_systime_gpio_app_ctrl_bf_align0_Msk   (0xfffffffcUL)
 
#define asic_ctrl_systime_gpio_app_ctrl_gpio_app_Pos   (0UL)
 
#define asic_ctrl_systime_gpio_app_ctrl_gpio_app_Msk   (0x3UL)
 
#define asic_ctrl_systime_gpio_app_ctrl_mask_bf_align0_Pos   (2UL)
 
#define asic_ctrl_systime_gpio_app_ctrl_mask_bf_align0_Msk   (0xfffffffcUL)
 
#define asic_ctrl_systime_gpio_app_ctrl_mask_gpio_app_Pos   (0UL)
 
#define asic_ctrl_systime_gpio_app_ctrl_mask_gpio_app_Msk   (0x3UL)
 
#define asic_ctrl_ahbl_master_ready_bf_align0_Pos   (20UL)
 
#define asic_ctrl_ahbl_master_ready_bf_align0_Msk   (0xfff00000UL)
 
#define asic_ctrl_ahbl_master_ready_val_Pos   (0UL)
 
#define asic_ctrl_ahbl_master_ready_val_Msk   (0xfffffUL)
 
#define asic_ctrl_system_status_bf_align2_Pos   (13UL)
 
#define asic_ctrl_system_status_bf_align2_Msk   (0xffffe000UL)
 
#define asic_ctrl_system_status_xtal_ok_Pos   (12UL)
 
#define asic_ctrl_system_status_xtal_ok_Msk   (0x1000UL)
 
#define asic_ctrl_system_status_quick_count_Pos   (11UL)
 
#define asic_ctrl_system_status_quick_count_Msk   (0x800UL)
 
#define asic_ctrl_system_status_pll_bypass_Pos   (10UL)
 
#define asic_ctrl_system_status_pll_bypass_Msk   (0x400UL)
 
#define asic_ctrl_system_status_pw_bod_ok_Pos   (9UL)
 
#define asic_ctrl_system_status_pw_bod_ok_Msk   (0x200UL)
 
#define asic_ctrl_system_status_testmode_Pos   (8UL)
 
#define asic_ctrl_system_status_testmode_Msk   (0x100UL)
 
#define asic_ctrl_system_status_bf_align1_Pos   (2UL)
 
#define asic_ctrl_system_status_bf_align1_Msk   (0xfcUL)
 
#define asic_ctrl_system_status_extbus_to_irq_status_Pos   (1UL)
 
#define asic_ctrl_system_status_extbus_to_irq_status_Msk   (0x2UL)
 
#define asic_ctrl_system_status_bf_align0_Pos   (0UL)
 
#define asic_ctrl_system_status_bf_align0_Msk   (0x1UL)
 
#define asic_ctrl_netx_version_netx_version_Pos   (0UL)
 
#define asic_ctrl_netx_version_netx_version_Msk   (0xffffffffUL)
 
#define asic_ctrl_asic_ctrl_netx_unique_id0_id_Pos   (0UL)
 
#define asic_ctrl_asic_ctrl_netx_unique_id0_id_Msk   (0xffffffffUL)
 
#define asic_ctrl_asic_ctrl_netx_unique_id1_id_Pos   (0UL)
 
#define asic_ctrl_asic_ctrl_netx_unique_id1_id_Msk   (0xffffffffUL)
 
#define asic_ctrl_asic_ctrl_netx_unique_id2_bf_align0_Pos   (1UL)
 
#define asic_ctrl_asic_ctrl_netx_unique_id2_bf_align0_Msk   (0xfffffffeUL)
 
#define asic_ctrl_asic_ctrl_netx_unique_id2_id_Pos   (0UL)
 
#define asic_ctrl_asic_ctrl_netx_unique_id2_id_Msk   (0x1UL)
 
#define asic_ctrl_asic_ctrl_clk2rc_length_min_bf_align0_Pos   (10UL)
 
#define asic_ctrl_asic_ctrl_clk2rc_length_min_bf_align0_Msk   (0xfffffc00UL)
 
#define asic_ctrl_asic_ctrl_clk2rc_length_min_len_Pos   (0UL)
 
#define asic_ctrl_asic_ctrl_clk2rc_length_min_len_Msk   (0x3ffUL)
 
#define asic_ctrl_asic_ctrl_clk2rc_length_max_bf_align0_Pos   (10UL)
 
#define asic_ctrl_asic_ctrl_clk2rc_length_max_bf_align0_Msk   (0xfffffc00UL)
 
#define asic_ctrl_asic_ctrl_clk2rc_length_max_len_Pos   (0UL)
 
#define asic_ctrl_asic_ctrl_clk2rc_length_max_len_Msk   (0x3ffUL)
 
#define asic_ctrl_asic_ctrl_irq_raw_bf_align0_Pos   (4UL)
 
#define asic_ctrl_asic_ctrl_irq_raw_bf_align0_Msk   (0xfffffff0UL)
 
#define asic_ctrl_asic_ctrl_irq_raw_pll_fast_Pos   (3UL)
 
#define asic_ctrl_asic_ctrl_irq_raw_pll_fast_Msk   (0x8UL)
 
#define asic_ctrl_asic_ctrl_irq_raw_pll_slow_Pos   (2UL)
 
#define asic_ctrl_asic_ctrl_irq_raw_pll_slow_Msk   (0x4UL)
 
#define asic_ctrl_asic_ctrl_irq_raw_pll_noclk_Pos   (1UL)
 
#define asic_ctrl_asic_ctrl_irq_raw_pll_noclk_Msk   (0x2UL)
 
#define asic_ctrl_asic_ctrl_irq_raw_bod_fail_Pos   (0UL)
 
#define asic_ctrl_asic_ctrl_irq_raw_bod_fail_Msk   (0x1UL)
 
#define asic_ctrl_asic_ctrl_irq_masked_bf_align0_Pos   (4UL)
 
#define asic_ctrl_asic_ctrl_irq_masked_bf_align0_Msk   (0xfffffff0UL)
 
#define asic_ctrl_asic_ctrl_irq_masked_pll_fast_Pos   (3UL)
 
#define asic_ctrl_asic_ctrl_irq_masked_pll_fast_Msk   (0x8UL)
 
#define asic_ctrl_asic_ctrl_irq_masked_pll_slow_Pos   (2UL)
 
#define asic_ctrl_asic_ctrl_irq_masked_pll_slow_Msk   (0x4UL)
 
#define asic_ctrl_asic_ctrl_irq_masked_pll_noclk_Pos   (1UL)
 
#define asic_ctrl_asic_ctrl_irq_masked_pll_noclk_Msk   (0x2UL)
 
#define asic_ctrl_asic_ctrl_irq_masked_bod_fail_Pos   (0UL)
 
#define asic_ctrl_asic_ctrl_irq_masked_bod_fail_Msk   (0x1UL)
 
#define asic_ctrl_asic_ctrl_irq_mask_set_bf_align0_Pos   (4UL)
 
#define asic_ctrl_asic_ctrl_irq_mask_set_bf_align0_Msk   (0xfffffff0UL)
 
#define asic_ctrl_asic_ctrl_irq_mask_set_pll_fast_Pos   (3UL)
 
#define asic_ctrl_asic_ctrl_irq_mask_set_pll_fast_Msk   (0x8UL)
 
#define asic_ctrl_asic_ctrl_irq_mask_set_pll_slow_Pos   (2UL)
 
#define asic_ctrl_asic_ctrl_irq_mask_set_pll_slow_Msk   (0x4UL)
 
#define asic_ctrl_asic_ctrl_irq_mask_set_pll_noclk_Pos   (1UL)
 
#define asic_ctrl_asic_ctrl_irq_mask_set_pll_noclk_Msk   (0x2UL)
 
#define asic_ctrl_asic_ctrl_irq_mask_set_bod_fail_Pos   (0UL)
 
#define asic_ctrl_asic_ctrl_irq_mask_set_bod_fail_Msk   (0x1UL)
 
#define asic_ctrl_asic_ctrl_irq_mask_reset_bf_align0_Pos   (4UL)
 
#define asic_ctrl_asic_ctrl_irq_mask_reset_bf_align0_Msk   (0xfffffff0UL)
 
#define asic_ctrl_asic_ctrl_irq_mask_reset_pll_fast_Pos   (3UL)
 
#define asic_ctrl_asic_ctrl_irq_mask_reset_pll_fast_Msk   (0x8UL)
 
#define asic_ctrl_asic_ctrl_irq_mask_reset_pll_slow_Pos   (2UL)
 
#define asic_ctrl_asic_ctrl_irq_mask_reset_pll_slow_Msk   (0x4UL)
 
#define asic_ctrl_asic_ctrl_irq_mask_reset_pll_noclk_Pos   (1UL)
 
#define asic_ctrl_asic_ctrl_irq_mask_reset_pll_noclk_Msk   (0x2UL)
 
#define asic_ctrl_asic_ctrl_irq_mask_reset_bod_fail_Pos   (0UL)
 
#define asic_ctrl_asic_ctrl_irq_mask_reset_bod_fail_Msk   (0x1UL)
 
#define asic_ctrl_asic_ctrl_access_key_bf_align0_Pos   (16UL)
 
#define asic_ctrl_asic_ctrl_access_key_bf_align0_Msk   (0xffff0000UL)
 
#define asic_ctrl_asic_ctrl_access_key_access_key_Pos   (0UL)
 
#define asic_ctrl_asic_ctrl_access_key_access_key_Msk   (0xffffUL)
 
#define mmio_ctrl_mmio0_cfg_bf_align2_Pos   (19UL)
 
#define mmio_ctrl_mmio0_cfg_bf_align2_Msk   (0xfff80000UL)
 
#define mmio_ctrl_mmio0_cfg_status_in_ro_Pos   (18UL)
 
#define mmio_ctrl_mmio0_cfg_status_in_ro_Msk   (0x40000UL)
 
#define mmio_ctrl_mmio0_cfg_pio_out_Pos   (17UL)
 
#define mmio_ctrl_mmio0_cfg_pio_out_Msk   (0x20000UL)
 
#define mmio_ctrl_mmio0_cfg_pio_oe_Pos   (16UL)
 
#define mmio_ctrl_mmio0_cfg_pio_oe_Msk   (0x10000UL)
 
#define mmio_ctrl_mmio0_cfg_bf_align1_Pos   (11UL)
 
#define mmio_ctrl_mmio0_cfg_bf_align1_Msk   (0xf800UL)
 
#define mmio_ctrl_mmio0_cfg_mmio_in_inv_Pos   (10UL)
 
#define mmio_ctrl_mmio0_cfg_mmio_in_inv_Msk   (0x400UL)
 
#define mmio_ctrl_mmio0_cfg_mmio_out_inv_Pos   (9UL)
 
#define mmio_ctrl_mmio0_cfg_mmio_out_inv_Msk   (0x200UL)
 
#define mmio_ctrl_mmio0_cfg_bf_align0_Pos   (6UL)
 
#define mmio_ctrl_mmio0_cfg_bf_align0_Msk   (0x1c0UL)
 
#define mmio_ctrl_mmio0_cfg_mmio_sel_Pos   (0UL)
 
#define mmio_ctrl_mmio0_cfg_mmio_sel_Msk   (0x3fUL)
 
#define mmio_ctrl_mmio1_cfg_bf_align2_Pos   (19UL)
 
#define mmio_ctrl_mmio1_cfg_bf_align2_Msk   (0xfff80000UL)
 
#define mmio_ctrl_mmio1_cfg_status_in_ro_Pos   (18UL)
 
#define mmio_ctrl_mmio1_cfg_status_in_ro_Msk   (0x40000UL)
 
#define mmio_ctrl_mmio1_cfg_pio_out_Pos   (17UL)
 
#define mmio_ctrl_mmio1_cfg_pio_out_Msk   (0x20000UL)
 
#define mmio_ctrl_mmio1_cfg_pio_oe_Pos   (16UL)
 
#define mmio_ctrl_mmio1_cfg_pio_oe_Msk   (0x10000UL)
 
#define mmio_ctrl_mmio1_cfg_bf_align1_Pos   (11UL)
 
#define mmio_ctrl_mmio1_cfg_bf_align1_Msk   (0xf800UL)
 
#define mmio_ctrl_mmio1_cfg_mmio_in_inv_Pos   (10UL)
 
#define mmio_ctrl_mmio1_cfg_mmio_in_inv_Msk   (0x400UL)
 
#define mmio_ctrl_mmio1_cfg_mmio_out_inv_Pos   (9UL)
 
#define mmio_ctrl_mmio1_cfg_mmio_out_inv_Msk   (0x200UL)
 
#define mmio_ctrl_mmio1_cfg_bf_align0_Pos   (6UL)
 
#define mmio_ctrl_mmio1_cfg_bf_align0_Msk   (0x1c0UL)
 
#define mmio_ctrl_mmio1_cfg_mmio_sel_Pos   (0UL)
 
#define mmio_ctrl_mmio1_cfg_mmio_sel_Msk   (0x3fUL)
 
#define mmio_ctrl_mmio2_cfg_bf_align2_Pos   (19UL)
 
#define mmio_ctrl_mmio2_cfg_bf_align2_Msk   (0xfff80000UL)
 
#define mmio_ctrl_mmio2_cfg_status_in_ro_Pos   (18UL)
 
#define mmio_ctrl_mmio2_cfg_status_in_ro_Msk   (0x40000UL)
 
#define mmio_ctrl_mmio2_cfg_pio_out_Pos   (17UL)
 
#define mmio_ctrl_mmio2_cfg_pio_out_Msk   (0x20000UL)
 
#define mmio_ctrl_mmio2_cfg_pio_oe_Pos   (16UL)
 
#define mmio_ctrl_mmio2_cfg_pio_oe_Msk   (0x10000UL)
 
#define mmio_ctrl_mmio2_cfg_bf_align1_Pos   (11UL)
 
#define mmio_ctrl_mmio2_cfg_bf_align1_Msk   (0xf800UL)
 
#define mmio_ctrl_mmio2_cfg_mmio_in_inv_Pos   (10UL)
 
#define mmio_ctrl_mmio2_cfg_mmio_in_inv_Msk   (0x400UL)
 
#define mmio_ctrl_mmio2_cfg_mmio_out_inv_Pos   (9UL)
 
#define mmio_ctrl_mmio2_cfg_mmio_out_inv_Msk   (0x200UL)
 
#define mmio_ctrl_mmio2_cfg_bf_align0_Pos   (6UL)
 
#define mmio_ctrl_mmio2_cfg_bf_align0_Msk   (0x1c0UL)
 
#define mmio_ctrl_mmio2_cfg_mmio_sel_Pos   (0UL)
 
#define mmio_ctrl_mmio2_cfg_mmio_sel_Msk   (0x3fUL)
 
#define mmio_ctrl_mmio3_cfg_bf_align2_Pos   (19UL)
 
#define mmio_ctrl_mmio3_cfg_bf_align2_Msk   (0xfff80000UL)
 
#define mmio_ctrl_mmio3_cfg_status_in_ro_Pos   (18UL)
 
#define mmio_ctrl_mmio3_cfg_status_in_ro_Msk   (0x40000UL)
 
#define mmio_ctrl_mmio3_cfg_pio_out_Pos   (17UL)
 
#define mmio_ctrl_mmio3_cfg_pio_out_Msk   (0x20000UL)
 
#define mmio_ctrl_mmio3_cfg_pio_oe_Pos   (16UL)
 
#define mmio_ctrl_mmio3_cfg_pio_oe_Msk   (0x10000UL)
 
#define mmio_ctrl_mmio3_cfg_bf_align1_Pos   (11UL)
 
#define mmio_ctrl_mmio3_cfg_bf_align1_Msk   (0xf800UL)
 
#define mmio_ctrl_mmio3_cfg_mmio_in_inv_Pos   (10UL)
 
#define mmio_ctrl_mmio3_cfg_mmio_in_inv_Msk   (0x400UL)
 
#define mmio_ctrl_mmio3_cfg_mmio_out_inv_Pos   (9UL)
 
#define mmio_ctrl_mmio3_cfg_mmio_out_inv_Msk   (0x200UL)
 
#define mmio_ctrl_mmio3_cfg_bf_align0_Pos   (6UL)
 
#define mmio_ctrl_mmio3_cfg_bf_align0_Msk   (0x1c0UL)
 
#define mmio_ctrl_mmio3_cfg_mmio_sel_Pos   (0UL)
 
#define mmio_ctrl_mmio3_cfg_mmio_sel_Msk   (0x3fUL)
 
#define mmio_ctrl_mmio4_cfg_bf_align2_Pos   (19UL)
 
#define mmio_ctrl_mmio4_cfg_bf_align2_Msk   (0xfff80000UL)
 
#define mmio_ctrl_mmio4_cfg_status_in_ro_Pos   (18UL)
 
#define mmio_ctrl_mmio4_cfg_status_in_ro_Msk   (0x40000UL)
 
#define mmio_ctrl_mmio4_cfg_pio_out_Pos   (17UL)
 
#define mmio_ctrl_mmio4_cfg_pio_out_Msk   (0x20000UL)
 
#define mmio_ctrl_mmio4_cfg_pio_oe_Pos   (16UL)
 
#define mmio_ctrl_mmio4_cfg_pio_oe_Msk   (0x10000UL)
 
#define mmio_ctrl_mmio4_cfg_bf_align1_Pos   (11UL)
 
#define mmio_ctrl_mmio4_cfg_bf_align1_Msk   (0xf800UL)
 
#define mmio_ctrl_mmio4_cfg_mmio_in_inv_Pos   (10UL)
 
#define mmio_ctrl_mmio4_cfg_mmio_in_inv_Msk   (0x400UL)
 
#define mmio_ctrl_mmio4_cfg_mmio_out_inv_Pos   (9UL)
 
#define mmio_ctrl_mmio4_cfg_mmio_out_inv_Msk   (0x200UL)
 
#define mmio_ctrl_mmio4_cfg_bf_align0_Pos   (6UL)
 
#define mmio_ctrl_mmio4_cfg_bf_align0_Msk   (0x1c0UL)
 
#define mmio_ctrl_mmio4_cfg_mmio_sel_Pos   (0UL)
 
#define mmio_ctrl_mmio4_cfg_mmio_sel_Msk   (0x3fUL)
 
#define mmio_ctrl_mmio5_cfg_bf_align2_Pos   (19UL)
 
#define mmio_ctrl_mmio5_cfg_bf_align2_Msk   (0xfff80000UL)
 
#define mmio_ctrl_mmio5_cfg_status_in_ro_Pos   (18UL)
 
#define mmio_ctrl_mmio5_cfg_status_in_ro_Msk   (0x40000UL)
 
#define mmio_ctrl_mmio5_cfg_pio_out_Pos   (17UL)
 
#define mmio_ctrl_mmio5_cfg_pio_out_Msk   (0x20000UL)
 
#define mmio_ctrl_mmio5_cfg_pio_oe_Pos   (16UL)
 
#define mmio_ctrl_mmio5_cfg_pio_oe_Msk   (0x10000UL)
 
#define mmio_ctrl_mmio5_cfg_bf_align1_Pos   (11UL)
 
#define mmio_ctrl_mmio5_cfg_bf_align1_Msk   (0xf800UL)
 
#define mmio_ctrl_mmio5_cfg_mmio_in_inv_Pos   (10UL)
 
#define mmio_ctrl_mmio5_cfg_mmio_in_inv_Msk   (0x400UL)
 
#define mmio_ctrl_mmio5_cfg_mmio_out_inv_Pos   (9UL)
 
#define mmio_ctrl_mmio5_cfg_mmio_out_inv_Msk   (0x200UL)
 
#define mmio_ctrl_mmio5_cfg_bf_align0_Pos   (6UL)
 
#define mmio_ctrl_mmio5_cfg_bf_align0_Msk   (0x1c0UL)
 
#define mmio_ctrl_mmio5_cfg_mmio_sel_Pos   (0UL)
 
#define mmio_ctrl_mmio5_cfg_mmio_sel_Msk   (0x3fUL)
 
#define mmio_ctrl_mmio6_cfg_bf_align2_Pos   (19UL)
 
#define mmio_ctrl_mmio6_cfg_bf_align2_Msk   (0xfff80000UL)
 
#define mmio_ctrl_mmio6_cfg_status_in_ro_Pos   (18UL)
 
#define mmio_ctrl_mmio6_cfg_status_in_ro_Msk   (0x40000UL)
 
#define mmio_ctrl_mmio6_cfg_pio_out_Pos   (17UL)
 
#define mmio_ctrl_mmio6_cfg_pio_out_Msk   (0x20000UL)
 
#define mmio_ctrl_mmio6_cfg_pio_oe_Pos   (16UL)
 
#define mmio_ctrl_mmio6_cfg_pio_oe_Msk   (0x10000UL)
 
#define mmio_ctrl_mmio6_cfg_bf_align1_Pos   (11UL)
 
#define mmio_ctrl_mmio6_cfg_bf_align1_Msk   (0xf800UL)
 
#define mmio_ctrl_mmio6_cfg_mmio_in_inv_Pos   (10UL)
 
#define mmio_ctrl_mmio6_cfg_mmio_in_inv_Msk   (0x400UL)
 
#define mmio_ctrl_mmio6_cfg_mmio_out_inv_Pos   (9UL)
 
#define mmio_ctrl_mmio6_cfg_mmio_out_inv_Msk   (0x200UL)
 
#define mmio_ctrl_mmio6_cfg_bf_align0_Pos   (6UL)
 
#define mmio_ctrl_mmio6_cfg_bf_align0_Msk   (0x1c0UL)
 
#define mmio_ctrl_mmio6_cfg_mmio_sel_Pos   (0UL)
 
#define mmio_ctrl_mmio6_cfg_mmio_sel_Msk   (0x3fUL)
 
#define mmio_ctrl_mmio7_cfg_bf_align2_Pos   (19UL)
 
#define mmio_ctrl_mmio7_cfg_bf_align2_Msk   (0xfff80000UL)
 
#define mmio_ctrl_mmio7_cfg_status_in_ro_Pos   (18UL)
 
#define mmio_ctrl_mmio7_cfg_status_in_ro_Msk   (0x40000UL)
 
#define mmio_ctrl_mmio7_cfg_pio_out_Pos   (17UL)
 
#define mmio_ctrl_mmio7_cfg_pio_out_Msk   (0x20000UL)
 
#define mmio_ctrl_mmio7_cfg_pio_oe_Pos   (16UL)
 
#define mmio_ctrl_mmio7_cfg_pio_oe_Msk   (0x10000UL)
 
#define mmio_ctrl_mmio7_cfg_bf_align1_Pos   (11UL)
 
#define mmio_ctrl_mmio7_cfg_bf_align1_Msk   (0xf800UL)
 
#define mmio_ctrl_mmio7_cfg_mmio_in_inv_Pos   (10UL)
 
#define mmio_ctrl_mmio7_cfg_mmio_in_inv_Msk   (0x400UL)
 
#define mmio_ctrl_mmio7_cfg_mmio_out_inv_Pos   (9UL)
 
#define mmio_ctrl_mmio7_cfg_mmio_out_inv_Msk   (0x200UL)
 
#define mmio_ctrl_mmio7_cfg_bf_align0_Pos   (6UL)
 
#define mmio_ctrl_mmio7_cfg_bf_align0_Msk   (0x1c0UL)
 
#define mmio_ctrl_mmio7_cfg_mmio_sel_Pos   (0UL)
 
#define mmio_ctrl_mmio7_cfg_mmio_sel_Msk   (0x3fUL)
 
#define mmio_ctrl_mmio8_cfg_bf_align2_Pos   (19UL)
 
#define mmio_ctrl_mmio8_cfg_bf_align2_Msk   (0xfff80000UL)
 
#define mmio_ctrl_mmio8_cfg_status_in_ro_Pos   (18UL)
 
#define mmio_ctrl_mmio8_cfg_status_in_ro_Msk   (0x40000UL)
 
#define mmio_ctrl_mmio8_cfg_bf_align1_Pos   (11UL)
 
#define mmio_ctrl_mmio8_cfg_bf_align1_Msk   (0x3f800UL)
 
#define mmio_ctrl_mmio8_cfg_mmio_in_inv_Pos   (10UL)
 
#define mmio_ctrl_mmio8_cfg_mmio_in_inv_Msk   (0x400UL)
 
#define mmio_ctrl_mmio8_cfg_mmio_out_inv_Pos   (9UL)
 
#define mmio_ctrl_mmio8_cfg_mmio_out_inv_Msk   (0x200UL)
 
#define mmio_ctrl_mmio8_cfg_bf_align0_Pos   (6UL)
 
#define mmio_ctrl_mmio8_cfg_bf_align0_Msk   (0x1c0UL)
 
#define mmio_ctrl_mmio8_cfg_mmio_sel_Pos   (0UL)
 
#define mmio_ctrl_mmio8_cfg_mmio_sel_Msk   (0x3fUL)
 
#define mmio_ctrl_mmio9_cfg_bf_align2_Pos   (19UL)
 
#define mmio_ctrl_mmio9_cfg_bf_align2_Msk   (0xfff80000UL)
 
#define mmio_ctrl_mmio9_cfg_status_in_ro_Pos   (18UL)
 
#define mmio_ctrl_mmio9_cfg_status_in_ro_Msk   (0x40000UL)
 
#define mmio_ctrl_mmio9_cfg_bf_align1_Pos   (11UL)
 
#define mmio_ctrl_mmio9_cfg_bf_align1_Msk   (0x3f800UL)
 
#define mmio_ctrl_mmio9_cfg_mmio_in_inv_Pos   (10UL)
 
#define mmio_ctrl_mmio9_cfg_mmio_in_inv_Msk   (0x400UL)
 
#define mmio_ctrl_mmio9_cfg_mmio_out_inv_Pos   (9UL)
 
#define mmio_ctrl_mmio9_cfg_mmio_out_inv_Msk   (0x200UL)
 
#define mmio_ctrl_mmio9_cfg_bf_align0_Pos   (6UL)
 
#define mmio_ctrl_mmio9_cfg_bf_align0_Msk   (0x1c0UL)
 
#define mmio_ctrl_mmio9_cfg_mmio_sel_Pos   (0UL)
 
#define mmio_ctrl_mmio9_cfg_mmio_sel_Msk   (0x3fUL)
 
#define mmio_ctrl_mmio10_cfg_bf_align2_Pos   (19UL)
 
#define mmio_ctrl_mmio10_cfg_bf_align2_Msk   (0xfff80000UL)
 
#define mmio_ctrl_mmio10_cfg_status_in_ro_Pos   (18UL)
 
#define mmio_ctrl_mmio10_cfg_status_in_ro_Msk   (0x40000UL)
 
#define mmio_ctrl_mmio10_cfg_bf_align1_Pos   (11UL)
 
#define mmio_ctrl_mmio10_cfg_bf_align1_Msk   (0x3f800UL)
 
#define mmio_ctrl_mmio10_cfg_mmio_in_inv_Pos   (10UL)
 
#define mmio_ctrl_mmio10_cfg_mmio_in_inv_Msk   (0x400UL)
 
#define mmio_ctrl_mmio10_cfg_mmio_out_inv_Pos   (9UL)
 
#define mmio_ctrl_mmio10_cfg_mmio_out_inv_Msk   (0x200UL)
 
#define mmio_ctrl_mmio10_cfg_bf_align0_Pos   (6UL)
 
#define mmio_ctrl_mmio10_cfg_bf_align0_Msk   (0x1c0UL)
 
#define mmio_ctrl_mmio10_cfg_mmio_sel_Pos   (0UL)
 
#define mmio_ctrl_mmio10_cfg_mmio_sel_Msk   (0x3fUL)
 
#define mmio_ctrl_mmio11_cfg_bf_align2_Pos   (19UL)
 
#define mmio_ctrl_mmio11_cfg_bf_align2_Msk   (0xfff80000UL)
 
#define mmio_ctrl_mmio11_cfg_status_in_ro_Pos   (18UL)
 
#define mmio_ctrl_mmio11_cfg_status_in_ro_Msk   (0x40000UL)
 
#define mmio_ctrl_mmio11_cfg_bf_align1_Pos   (11UL)
 
#define mmio_ctrl_mmio11_cfg_bf_align1_Msk   (0x3f800UL)
 
#define mmio_ctrl_mmio11_cfg_mmio_in_inv_Pos   (10UL)
 
#define mmio_ctrl_mmio11_cfg_mmio_in_inv_Msk   (0x400UL)
 
#define mmio_ctrl_mmio11_cfg_mmio_out_inv_Pos   (9UL)
 
#define mmio_ctrl_mmio11_cfg_mmio_out_inv_Msk   (0x200UL)
 
#define mmio_ctrl_mmio11_cfg_bf_align0_Pos   (6UL)
 
#define mmio_ctrl_mmio11_cfg_bf_align0_Msk   (0x1c0UL)
 
#define mmio_ctrl_mmio11_cfg_mmio_sel_Pos   (0UL)
 
#define mmio_ctrl_mmio11_cfg_mmio_sel_Msk   (0x3fUL)
 
#define mmio_ctrl_mmio12_cfg_bf_align2_Pos   (19UL)
 
#define mmio_ctrl_mmio12_cfg_bf_align2_Msk   (0xfff80000UL)
 
#define mmio_ctrl_mmio12_cfg_status_in_ro_Pos   (18UL)
 
#define mmio_ctrl_mmio12_cfg_status_in_ro_Msk   (0x40000UL)
 
#define mmio_ctrl_mmio12_cfg_bf_align1_Pos   (11UL)
 
#define mmio_ctrl_mmio12_cfg_bf_align1_Msk   (0x3f800UL)
 
#define mmio_ctrl_mmio12_cfg_mmio_in_inv_Pos   (10UL)
 
#define mmio_ctrl_mmio12_cfg_mmio_in_inv_Msk   (0x400UL)
 
#define mmio_ctrl_mmio12_cfg_mmio_out_inv_Pos   (9UL)
 
#define mmio_ctrl_mmio12_cfg_mmio_out_inv_Msk   (0x200UL)
 
#define mmio_ctrl_mmio12_cfg_bf_align0_Pos   (6UL)
 
#define mmio_ctrl_mmio12_cfg_bf_align0_Msk   (0x1c0UL)
 
#define mmio_ctrl_mmio12_cfg_mmio_sel_Pos   (0UL)
 
#define mmio_ctrl_mmio12_cfg_mmio_sel_Msk   (0x3fUL)
 
#define mmio_ctrl_mmio13_cfg_bf_align2_Pos   (19UL)
 
#define mmio_ctrl_mmio13_cfg_bf_align2_Msk   (0xfff80000UL)
 
#define mmio_ctrl_mmio13_cfg_status_in_ro_Pos   (18UL)
 
#define mmio_ctrl_mmio13_cfg_status_in_ro_Msk   (0x40000UL)
 
#define mmio_ctrl_mmio13_cfg_bf_align1_Pos   (11UL)
 
#define mmio_ctrl_mmio13_cfg_bf_align1_Msk   (0x3f800UL)
 
#define mmio_ctrl_mmio13_cfg_mmio_in_inv_Pos   (10UL)
 
#define mmio_ctrl_mmio13_cfg_mmio_in_inv_Msk   (0x400UL)
 
#define mmio_ctrl_mmio13_cfg_mmio_out_inv_Pos   (9UL)
 
#define mmio_ctrl_mmio13_cfg_mmio_out_inv_Msk   (0x200UL)
 
#define mmio_ctrl_mmio13_cfg_bf_align0_Pos   (6UL)
 
#define mmio_ctrl_mmio13_cfg_bf_align0_Msk   (0x1c0UL)
 
#define mmio_ctrl_mmio13_cfg_mmio_sel_Pos   (0UL)
 
#define mmio_ctrl_mmio13_cfg_mmio_sel_Msk   (0x3fUL)
 
#define mmio_ctrl_mmio14_cfg_bf_align2_Pos   (19UL)
 
#define mmio_ctrl_mmio14_cfg_bf_align2_Msk   (0xfff80000UL)
 
#define mmio_ctrl_mmio14_cfg_status_in_ro_Pos   (18UL)
 
#define mmio_ctrl_mmio14_cfg_status_in_ro_Msk   (0x40000UL)
 
#define mmio_ctrl_mmio14_cfg_bf_align1_Pos   (11UL)
 
#define mmio_ctrl_mmio14_cfg_bf_align1_Msk   (0x3f800UL)
 
#define mmio_ctrl_mmio14_cfg_mmio_in_inv_Pos   (10UL)
 
#define mmio_ctrl_mmio14_cfg_mmio_in_inv_Msk   (0x400UL)
 
#define mmio_ctrl_mmio14_cfg_mmio_out_inv_Pos   (9UL)
 
#define mmio_ctrl_mmio14_cfg_mmio_out_inv_Msk   (0x200UL)
 
#define mmio_ctrl_mmio14_cfg_bf_align0_Pos   (6UL)
 
#define mmio_ctrl_mmio14_cfg_bf_align0_Msk   (0x1c0UL)
 
#define mmio_ctrl_mmio14_cfg_mmio_sel_Pos   (0UL)
 
#define mmio_ctrl_mmio14_cfg_mmio_sel_Msk   (0x3fUL)
 
#define mmio_ctrl_mmio15_cfg_bf_align2_Pos   (19UL)
 
#define mmio_ctrl_mmio15_cfg_bf_align2_Msk   (0xfff80000UL)
 
#define mmio_ctrl_mmio15_cfg_status_in_ro_Pos   (18UL)
 
#define mmio_ctrl_mmio15_cfg_status_in_ro_Msk   (0x40000UL)
 
#define mmio_ctrl_mmio15_cfg_bf_align1_Pos   (11UL)
 
#define mmio_ctrl_mmio15_cfg_bf_align1_Msk   (0x3f800UL)
 
#define mmio_ctrl_mmio15_cfg_mmio_in_inv_Pos   (10UL)
 
#define mmio_ctrl_mmio15_cfg_mmio_in_inv_Msk   (0x400UL)
 
#define mmio_ctrl_mmio15_cfg_mmio_out_inv_Pos   (9UL)
 
#define mmio_ctrl_mmio15_cfg_mmio_out_inv_Msk   (0x200UL)
 
#define mmio_ctrl_mmio15_cfg_bf_align0_Pos   (6UL)
 
#define mmio_ctrl_mmio15_cfg_bf_align0_Msk   (0x1c0UL)
 
#define mmio_ctrl_mmio15_cfg_mmio_sel_Pos   (0UL)
 
#define mmio_ctrl_mmio15_cfg_mmio_sel_Msk   (0x3fUL)
 
#define mmio_ctrl_mmio16_cfg_bf_align2_Pos   (19UL)
 
#define mmio_ctrl_mmio16_cfg_bf_align2_Msk   (0xfff80000UL)
 
#define mmio_ctrl_mmio16_cfg_status_in_ro_Pos   (18UL)
 
#define mmio_ctrl_mmio16_cfg_status_in_ro_Msk   (0x40000UL)
 
#define mmio_ctrl_mmio16_cfg_bf_align1_Pos   (11UL)
 
#define mmio_ctrl_mmio16_cfg_bf_align1_Msk   (0x3f800UL)
 
#define mmio_ctrl_mmio16_cfg_mmio_in_inv_Pos   (10UL)
 
#define mmio_ctrl_mmio16_cfg_mmio_in_inv_Msk   (0x400UL)
 
#define mmio_ctrl_mmio16_cfg_mmio_out_inv_Pos   (9UL)
 
#define mmio_ctrl_mmio16_cfg_mmio_out_inv_Msk   (0x200UL)
 
#define mmio_ctrl_mmio16_cfg_bf_align0_Pos   (6UL)
 
#define mmio_ctrl_mmio16_cfg_bf_align0_Msk   (0x1c0UL)
 
#define mmio_ctrl_mmio16_cfg_mmio_sel_Pos   (0UL)
 
#define mmio_ctrl_mmio16_cfg_mmio_sel_Msk   (0x3fUL)
 
#define mmio_ctrl_mmio17_cfg_bf_align2_Pos   (19UL)
 
#define mmio_ctrl_mmio17_cfg_bf_align2_Msk   (0xfff80000UL)
 
#define mmio_ctrl_mmio17_cfg_status_in_ro_Pos   (18UL)
 
#define mmio_ctrl_mmio17_cfg_status_in_ro_Msk   (0x40000UL)
 
#define mmio_ctrl_mmio17_cfg_bf_align1_Pos   (11UL)
 
#define mmio_ctrl_mmio17_cfg_bf_align1_Msk   (0x3f800UL)
 
#define mmio_ctrl_mmio17_cfg_mmio_in_inv_Pos   (10UL)
 
#define mmio_ctrl_mmio17_cfg_mmio_in_inv_Msk   (0x400UL)
 
#define mmio_ctrl_mmio17_cfg_mmio_out_inv_Pos   (9UL)
 
#define mmio_ctrl_mmio17_cfg_mmio_out_inv_Msk   (0x200UL)
 
#define mmio_ctrl_mmio17_cfg_bf_align0_Pos   (6UL)
 
#define mmio_ctrl_mmio17_cfg_bf_align0_Msk   (0x1c0UL)
 
#define mmio_ctrl_mmio17_cfg_mmio_sel_Pos   (0UL)
 
#define mmio_ctrl_mmio17_cfg_mmio_sel_Msk   (0x3fUL)
 
#define mmio_ctrl_mmio_pio_out_line_cfg0_bf_align0_Pos   (18UL)
 
#define mmio_ctrl_mmio_pio_out_line_cfg0_bf_align0_Msk   (0xfffc0000UL)
 
#define mmio_ctrl_mmio_pio_out_line_cfg0_line_Pos   (0UL)
 
#define mmio_ctrl_mmio_pio_out_line_cfg0_line_Msk   (0x3ffffUL)
 
#define mmio_ctrl_mmio_pio_out_line_set_cfg0_bf_align0_Pos   (18UL)
 
#define mmio_ctrl_mmio_pio_out_line_set_cfg0_bf_align0_Msk   (0xfffc0000UL)
 
#define mmio_ctrl_mmio_pio_out_line_set_cfg0_line_Pos   (0UL)
 
#define mmio_ctrl_mmio_pio_out_line_set_cfg0_line_Msk   (0x3ffffUL)
 
#define mmio_ctrl_mmio_pio_out_line_reset_cfg0_bf_align0_Pos   (18UL)
 
#define mmio_ctrl_mmio_pio_out_line_reset_cfg0_bf_align0_Msk   (0xfffc0000UL)
 
#define mmio_ctrl_mmio_pio_out_line_reset_cfg0_line_Pos   (0UL)
 
#define mmio_ctrl_mmio_pio_out_line_reset_cfg0_line_Msk   (0x3ffffUL)
 
#define mmio_ctrl_mmio_pio_oe_line_cfg0_bf_align0_Pos   (18UL)
 
#define mmio_ctrl_mmio_pio_oe_line_cfg0_bf_align0_Msk   (0xfffc0000UL)
 
#define mmio_ctrl_mmio_pio_oe_line_cfg0_line_Pos   (0UL)
 
#define mmio_ctrl_mmio_pio_oe_line_cfg0_line_Msk   (0x3ffffUL)
 
#define mmio_ctrl_mmio_pio_oe_line_set_cfg0_bf_align0_Pos   (18UL)
 
#define mmio_ctrl_mmio_pio_oe_line_set_cfg0_bf_align0_Msk   (0xfffc0000UL)
 
#define mmio_ctrl_mmio_pio_oe_line_set_cfg0_line_Pos   (0UL)
 
#define mmio_ctrl_mmio_pio_oe_line_set_cfg0_line_Msk   (0x3ffffUL)
 
#define mmio_ctrl_mmio_pio_oe_line_reset_cfg0_bf_align0_Pos   (18UL)
 
#define mmio_ctrl_mmio_pio_oe_line_reset_cfg0_bf_align0_Msk   (0xfffc0000UL)
 
#define mmio_ctrl_mmio_pio_oe_line_reset_cfg0_line_Pos   (0UL)
 
#define mmio_ctrl_mmio_pio_oe_line_reset_cfg0_line_Msk   (0x3ffffUL)
 
#define mmio_ctrl_mmio_in_line_status0_bf_align0_Pos   (18UL)
 
#define mmio_ctrl_mmio_in_line_status0_bf_align0_Msk   (0xfffc0000UL)
 
#define mmio_ctrl_mmio_in_line_status0_line_Pos   (0UL)
 
#define mmio_ctrl_mmio_in_line_status0_line_Msk   (0x3ffffUL)
 
#define mmio_ctrl_mmio_is_pio_status0_bf_align0_Pos   (18UL)
 
#define mmio_ctrl_mmio_is_pio_status0_bf_align0_Msk   (0xfffc0000UL)
 
#define mmio_ctrl_mmio_is_pio_status0_line_Pos   (0UL)
 
#define mmio_ctrl_mmio_is_pio_status0_line_Msk   (0x3ffffUL)
 
#define iflash_cfg2_buffer_read_ahead_instructions_val_Pos   (0UL)
 
#define iflash_cfg2_buffer_read_ahead_instructions_val_Msk   (0xffffffffUL)
 
#define iflash_cfg2_buffer_read_ahead_data_val_Pos   (0UL)
 
#define iflash_cfg2_buffer_read_ahead_data_val_Msk   (0xffffffffUL)
 
#define iflash_cfg2_iflash_signals_cfg_bf_align0_Pos   (7UL)
 
#define iflash_cfg2_iflash_signals_cfg_bf_align0_Msk   (0xffffff80UL)
 
#define iflash_cfg2_iflash_signals_cfg_se_Pos   (6UL)
 
#define iflash_cfg2_iflash_signals_cfg_se_Msk   (0x40UL)
 
#define iflash_cfg2_iflash_signals_cfg_prog_Pos   (5UL)
 
#define iflash_cfg2_iflash_signals_cfg_prog_Msk   (0x20UL)
 
#define iflash_cfg2_iflash_signals_cfg_nvstr_Pos   (4UL)
 
#define iflash_cfg2_iflash_signals_cfg_nvstr_Msk   (0x10UL)
 
#define iflash_cfg2_iflash_signals_cfg_mas1_Pos   (3UL)
 
#define iflash_cfg2_iflash_signals_cfg_mas1_Msk   (0x8UL)
 
#define iflash_cfg2_iflash_signals_cfg_erase_Pos   (2UL)
 
#define iflash_cfg2_iflash_signals_cfg_erase_Msk   (0x4UL)
 
#define iflash_cfg2_iflash_signals_cfg_ye_Pos   (1UL)
 
#define iflash_cfg2_iflash_signals_cfg_ye_Msk   (0x2UL)
 
#define iflash_cfg2_iflash_signals_cfg_xe_Pos   (0UL)
 
#define iflash_cfg2_iflash_signals_cfg_xe_Msk   (0x1UL)
 
#define iflash_cfg2_iflash_mode_cfg_bf_align0_Pos   (3UL)
 
#define iflash_cfg2_iflash_mode_cfg_bf_align0_Msk   (0xfffffff8UL)
 
#define iflash_cfg2_iflash_mode_cfg_iflash_mode_Pos   (0UL)
 
#define iflash_cfg2_iflash_mode_cfg_iflash_mode_Msk   (0x7UL)
 
#define iflash_cfg2_iflash_access_bf_align0_Pos   (1UL)
 
#define iflash_cfg2_iflash_access_bf_align0_Msk   (0xfffffffeUL)
 
#define iflash_cfg2_iflash_access_run_Pos   (0UL)
 
#define iflash_cfg2_iflash_access_run_Msk   (0x1UL)
 
#define iflash_cfg2_iflash_yadr_bf_align0_Pos   (5UL)
 
#define iflash_cfg2_iflash_yadr_bf_align0_Msk   (0xffffffe0UL)
 
#define iflash_cfg2_iflash_yadr_val_Pos   (0UL)
 
#define iflash_cfg2_iflash_yadr_val_Msk   (0x1fUL)
 
#define iflash_cfg2_iflash_xadr_bf_align0_Pos   (10UL)
 
#define iflash_cfg2_iflash_xadr_bf_align0_Msk   (0xfffffc00UL)
 
#define iflash_cfg2_iflash_xadr_val_Pos   (0UL)
 
#define iflash_cfg2_iflash_xadr_val_Msk   (0x3ffUL)
 
#define iflash_cfg2_iflash_din0_val_Pos   (0UL)
 
#define iflash_cfg2_iflash_din0_val_Msk   (0xffffffffUL)
 
#define iflash_cfg2_iflash_din1_val_Pos   (0UL)
 
#define iflash_cfg2_iflash_din1_val_Msk   (0xffffffffUL)
 
#define iflash_cfg2_iflash_din2_val_Pos   (0UL)
 
#define iflash_cfg2_iflash_din2_val_Msk   (0xffffffffUL)
 
#define iflash_cfg2_iflash_din3_val_Pos   (0UL)
 
#define iflash_cfg2_iflash_din3_val_Msk   (0xffffffffUL)
 
#define iflash_cfg2_iflash_din4_bf_align0_Pos   (16UL)
 
#define iflash_cfg2_iflash_din4_bf_align0_Msk   (0xffff0000UL)
 
#define iflash_cfg2_iflash_din4_val_Pos   (0UL)
 
#define iflash_cfg2_iflash_din4_val_Msk   (0xffffUL)
 
#define iflash_cfg2_iflash_reset_bf_align0_Pos   (1UL)
 
#define iflash_cfg2_iflash_reset_bf_align0_Msk   (0xfffffffeUL)
 
#define iflash_cfg2_iflash_reset_reset_Pos   (0UL)
 
#define iflash_cfg2_iflash_reset_reset_Msk   (0x1UL)
 
#define iflash_cfg2_iflash_red_cfg0_bf_align0_Pos   (8UL)
 
#define iflash_cfg2_iflash_red_cfg0_bf_align0_Msk   (0xffffff00UL)
 
#define iflash_cfg2_iflash_red_cfg0_adr0_Pos   (1UL)
 
#define iflash_cfg2_iflash_red_cfg0_adr0_Msk   (0xfeUL)
 
#define iflash_cfg2_iflash_red_cfg0_n_enb_Pos   (0UL)
 
#define iflash_cfg2_iflash_red_cfg0_n_enb_Msk   (0x1UL)
 
#define iflash_cfg2_iflash_red_cfg1_bf_align0_Pos   (8UL)
 
#define iflash_cfg2_iflash_red_cfg1_bf_align0_Msk   (0xffffff00UL)
 
#define iflash_cfg2_iflash_red_cfg1_adr1_Pos   (1UL)
 
#define iflash_cfg2_iflash_red_cfg1_adr1_Msk   (0xfeUL)
 
#define iflash_cfg2_iflash_red_cfg1_n_enb_Pos   (0UL)
 
#define iflash_cfg2_iflash_red_cfg1_n_enb_Msk   (0x1UL)
 
#define iflash_cfg2_iflash_ifren_cfg_bf_align0_Pos   (2UL)
 
#define iflash_cfg2_iflash_ifren_cfg_bf_align0_Msk   (0xfffffffcUL)
 
#define iflash_cfg2_iflash_ifren_cfg_ifren1_Pos   (1UL)
 
#define iflash_cfg2_iflash_ifren_cfg_ifren1_Msk   (0x2UL)
 
#define iflash_cfg2_iflash_ifren_cfg_ifren_Pos   (0UL)
 
#define iflash_cfg2_iflash_ifren_cfg_ifren_Msk   (0x1UL)
 
#define iflash_cfg2_iflash_din4_ecc_bf_align0_Pos   (16UL)
 
#define iflash_cfg2_iflash_din4_ecc_bf_align0_Msk   (0xffff0000UL)
 
#define iflash_cfg2_iflash_din4_ecc_val_Pos   (0UL)
 
#define iflash_cfg2_iflash_din4_ecc_val_Msk   (0xffffUL)
 
#define iflash_cfg2_iflash_special_cfg_bf_align0_Pos   (2UL)
 
#define iflash_cfg2_iflash_special_cfg_bf_align0_Msk   (0xfffffffcUL)
 
#define iflash_cfg2_iflash_special_cfg_slm_Pos   (1UL)
 
#define iflash_cfg2_iflash_special_cfg_slm_Msk   (0x2UL)
 
#define iflash_cfg2_iflash_special_cfg_tmr_Pos   (0UL)
 
#define iflash_cfg2_iflash_special_cfg_tmr_Msk   (0x1UL)
 
#define iflash_cfg2_iflash_protection_info_bf_align0_Pos   (6UL)
 
#define iflash_cfg2_iflash_protection_info_bf_align0_Msk   (0xffffffc0UL)
 
#define iflash_cfg2_iflash_protection_info_write_1_Pos   (5UL)
 
#define iflash_cfg2_iflash_protection_info_write_1_Msk   (0x20UL)
 
#define iflash_cfg2_iflash_protection_info_write_0_Pos   (4UL)
 
#define iflash_cfg2_iflash_protection_info_write_0_Msk   (0x10UL)
 
#define iflash_cfg2_iflash_protection_info_read_1_up_Pos   (3UL)
 
#define iflash_cfg2_iflash_protection_info_read_1_up_Msk   (0x8UL)
 
#define iflash_cfg2_iflash_protection_info_read_1_dw_Pos   (2UL)
 
#define iflash_cfg2_iflash_protection_info_read_1_dw_Msk   (0x4UL)
 
#define iflash_cfg2_iflash_protection_info_read_0_up_Pos   (1UL)
 
#define iflash_cfg2_iflash_protection_info_read_0_up_Msk   (0x2UL)
 
#define iflash_cfg2_iflash_protection_info_read_0_dw_Pos   (0UL)
 
#define iflash_cfg2_iflash_protection_info_read_0_dw_Msk   (0x1UL)
 
#define hif_io_ctrl_hif_io_cfg_bf_align1_Pos   (26UL)
 
#define hif_io_ctrl_hif_io_cfg_bf_align1_Msk   (0xfc000000UL)
 
#define hif_io_ctrl_hif_io_cfg_en_hif_wdg_sys_hif_d19_Pos   (25UL)
 
#define hif_io_ctrl_hif_io_cfg_en_hif_wdg_sys_hif_d19_Msk   (0x2000000UL)
 
#define hif_io_ctrl_hif_io_cfg_en_hif_rdy_pio_mi_Pos   (24UL)
 
#define hif_io_ctrl_hif_io_cfg_en_hif_rdy_pio_mi_Msk   (0x1000000UL)
 
#define hif_io_ctrl_hif_io_cfg_bf_align0_Pos   (12UL)
 
#define hif_io_ctrl_hif_io_cfg_bf_align0_Msk   (0xfff000UL)
 
#define hif_io_ctrl_hif_io_cfg_sel_hif_a_width_Pos   (8UL)
 
#define hif_io_ctrl_hif_io_cfg_sel_hif_a_width_Msk   (0xf00UL)
 
#define hif_io_ctrl_hif_io_cfg_en_hif_sdram_mi_Pos   (7UL)
 
#define hif_io_ctrl_hif_io_cfg_en_hif_sdram_mi_Msk   (0x80UL)
 
#define hif_io_ctrl_hif_io_cfg_hif_mi_cfg_Pos   (5UL)
 
#define hif_io_ctrl_hif_io_cfg_hif_mi_cfg_Msk   (0x60UL)
 
#define hif_io_ctrl_hif_io_cfg_en_sdpm1_Pos   (4UL)
 
#define hif_io_ctrl_hif_io_cfg_en_sdpm1_Msk   (0x10UL)
 
#define hif_io_ctrl_hif_io_cfg_sel_dpm_serial_spo_Pos   (3UL)
 
#define hif_io_ctrl_hif_io_cfg_sel_dpm_serial_spo_Msk   (0x8UL)
 
#define hif_io_ctrl_hif_io_cfg_sel_dpm_serial_sph_Pos   (2UL)
 
#define hif_io_ctrl_hif_io_cfg_sel_dpm_serial_sph_Msk   (0x4UL)
 
#define hif_io_ctrl_hif_io_cfg_sel_dpm_serial_Pos   (1UL)
 
#define hif_io_ctrl_hif_io_cfg_sel_dpm_serial_Msk   (0x2UL)
 
#define hif_io_ctrl_hif_io_cfg_sel_hif_dpm_Pos   (0UL)
 
#define hif_io_ctrl_hif_io_cfg_sel_hif_dpm_Msk   (0x1UL)
 
#define hif_io_ctrl_hif_pio_cfg_filter_irqs_Pos   (31UL)
 
#define hif_io_ctrl_hif_pio_cfg_filter_irqs_Msk   (0x80000000UL)
 
#define hif_io_ctrl_hif_pio_cfg_bf_align3_Pos   (28UL)
 
#define hif_io_ctrl_hif_pio_cfg_bf_align3_Msk   (0x70000000UL)
 
#define hif_io_ctrl_hif_pio_cfg_irq_hif_dirq_cfg_Pos   (26UL)
 
#define hif_io_ctrl_hif_pio_cfg_irq_hif_dirq_cfg_Msk   (0xc000000UL)
 
#define hif_io_ctrl_hif_pio_cfg_bf_align2_Pos   (22UL)
 
#define hif_io_ctrl_hif_pio_cfg_bf_align2_Msk   (0x3c00000UL)
 
#define hif_io_ctrl_hif_pio_cfg_irq_hif_a17_cfg_Pos   (20UL)
 
#define hif_io_ctrl_hif_pio_cfg_irq_hif_a17_cfg_Msk   (0x300000UL)
 
#define hif_io_ctrl_hif_pio_cfg_irq_hif_a16_cfg_Pos   (18UL)
 
#define hif_io_ctrl_hif_pio_cfg_irq_hif_a16_cfg_Msk   (0xc0000UL)
 
#define hif_io_ctrl_hif_pio_cfg_irq_hif_d12_cfg_Pos   (16UL)
 
#define hif_io_ctrl_hif_pio_cfg_irq_hif_d12_cfg_Msk   (0x30000UL)
 
#define hif_io_ctrl_hif_pio_cfg_bf_align1_Pos   (4UL)
 
#define hif_io_ctrl_hif_pio_cfg_bf_align1_Msk   (0xfff0UL)
 
#define hif_io_ctrl_hif_pio_cfg_filter_en_in_Pos   (3UL)
 
#define hif_io_ctrl_hif_pio_cfg_filter_en_in_Msk   (0x8UL)
 
#define hif_io_ctrl_hif_pio_cfg_bf_align0_Pos   (2UL)
 
#define hif_io_ctrl_hif_pio_cfg_bf_align0_Msk   (0x4UL)
 
#define hif_io_ctrl_hif_pio_cfg_in_ctrl_Pos   (0UL)
 
#define hif_io_ctrl_hif_pio_cfg_in_ctrl_Msk   (0x3UL)
 
#define hif_io_ctrl_hif_pio_out0_bf_align0_Pos   (16UL)
 
#define hif_io_ctrl_hif_pio_out0_bf_align0_Msk   (0xffff0000UL)
 
#define hif_io_ctrl_hif_pio_out0_hif_d15_Pos   (15UL)
 
#define hif_io_ctrl_hif_pio_out0_hif_d15_Msk   (0x8000UL)
 
#define hif_io_ctrl_hif_pio_out0_hif_d14_Pos   (14UL)
 
#define hif_io_ctrl_hif_pio_out0_hif_d14_Msk   (0x4000UL)
 
#define hif_io_ctrl_hif_pio_out0_hif_d13_Pos   (13UL)
 
#define hif_io_ctrl_hif_pio_out0_hif_d13_Msk   (0x2000UL)
 
#define hif_io_ctrl_hif_pio_out0_hif_d12_Pos   (12UL)
 
#define hif_io_ctrl_hif_pio_out0_hif_d12_Msk   (0x1000UL)
 
#define hif_io_ctrl_hif_pio_out0_hif_d11_Pos   (11UL)
 
#define hif_io_ctrl_hif_pio_out0_hif_d11_Msk   (0x800UL)
 
#define hif_io_ctrl_hif_pio_out0_hif_d10_Pos   (10UL)
 
#define hif_io_ctrl_hif_pio_out0_hif_d10_Msk   (0x400UL)
 
#define hif_io_ctrl_hif_pio_out0_hif_d9_Pos   (9UL)
 
#define hif_io_ctrl_hif_pio_out0_hif_d9_Msk   (0x200UL)
 
#define hif_io_ctrl_hif_pio_out0_hif_d8_Pos   (8UL)
 
#define hif_io_ctrl_hif_pio_out0_hif_d8_Msk   (0x100UL)
 
#define hif_io_ctrl_hif_pio_out0_hif_d7_Pos   (7UL)
 
#define hif_io_ctrl_hif_pio_out0_hif_d7_Msk   (0x80UL)
 
#define hif_io_ctrl_hif_pio_out0_hif_d6_Pos   (6UL)
 
#define hif_io_ctrl_hif_pio_out0_hif_d6_Msk   (0x40UL)
 
#define hif_io_ctrl_hif_pio_out0_hif_d5_Pos   (5UL)
 
#define hif_io_ctrl_hif_pio_out0_hif_d5_Msk   (0x20UL)
 
#define hif_io_ctrl_hif_pio_out0_hif_d4_Pos   (4UL)
 
#define hif_io_ctrl_hif_pio_out0_hif_d4_Msk   (0x10UL)
 
#define hif_io_ctrl_hif_pio_out0_hif_d3_Pos   (3UL)
 
#define hif_io_ctrl_hif_pio_out0_hif_d3_Msk   (0x8UL)
 
#define hif_io_ctrl_hif_pio_out0_hif_d2_Pos   (2UL)
 
#define hif_io_ctrl_hif_pio_out0_hif_d2_Msk   (0x4UL)
 
#define hif_io_ctrl_hif_pio_out0_hif_d1_Pos   (1UL)
 
#define hif_io_ctrl_hif_pio_out0_hif_d1_Msk   (0x2UL)
 
#define hif_io_ctrl_hif_pio_out0_hif_d0_Pos   (0UL)
 
#define hif_io_ctrl_hif_pio_out0_hif_d0_Msk   (0x1UL)
 
#define hif_io_ctrl_hif_pio_out1_hif_sdclk_Pos   (31UL)
 
#define hif_io_ctrl_hif_pio_out1_hif_sdclk_Msk   (0x80000000UL)
 
#define hif_io_ctrl_hif_pio_out1_hif_dirq_Pos   (30UL)
 
#define hif_io_ctrl_hif_pio_out1_hif_dirq_Msk   (0x40000000UL)
 
#define hif_io_ctrl_hif_pio_out1_hif_rdy_Pos   (29UL)
 
#define hif_io_ctrl_hif_pio_out1_hif_rdy_Msk   (0x20000000UL)
 
#define hif_io_ctrl_hif_pio_out1_hif_csn_Pos   (28UL)
 
#define hif_io_ctrl_hif_pio_out1_hif_csn_Msk   (0x10000000UL)
 
#define hif_io_ctrl_hif_pio_out1_hif_wrn_Pos   (27UL)
 
#define hif_io_ctrl_hif_pio_out1_hif_wrn_Msk   (0x8000000UL)
 
#define hif_io_ctrl_hif_pio_out1_hif_rdn_Pos   (26UL)
 
#define hif_io_ctrl_hif_pio_out1_hif_rdn_Msk   (0x4000000UL)
 
#define hif_io_ctrl_hif_pio_out1_hif_bhen_Pos   (25UL)
 
#define hif_io_ctrl_hif_pio_out1_hif_bhen_Msk   (0x2000000UL)
 
#define hif_io_ctrl_hif_pio_out1_bf_align0_Pos   (18UL)
 
#define hif_io_ctrl_hif_pio_out1_bf_align0_Msk   (0x1fc0000UL)
 
#define hif_io_ctrl_hif_pio_out1_hif_a17_Pos   (17UL)
 
#define hif_io_ctrl_hif_pio_out1_hif_a17_Msk   (0x20000UL)
 
#define hif_io_ctrl_hif_pio_out1_hif_a16_Pos   (16UL)
 
#define hif_io_ctrl_hif_pio_out1_hif_a16_Msk   (0x10000UL)
 
#define hif_io_ctrl_hif_pio_out1_hif_a15_Pos   (15UL)
 
#define hif_io_ctrl_hif_pio_out1_hif_a15_Msk   (0x8000UL)
 
#define hif_io_ctrl_hif_pio_out1_hif_a14_Pos   (14UL)
 
#define hif_io_ctrl_hif_pio_out1_hif_a14_Msk   (0x4000UL)
 
#define hif_io_ctrl_hif_pio_out1_hif_a13_Pos   (13UL)
 
#define hif_io_ctrl_hif_pio_out1_hif_a13_Msk   (0x2000UL)
 
#define hif_io_ctrl_hif_pio_out1_hif_a12_Pos   (12UL)
 
#define hif_io_ctrl_hif_pio_out1_hif_a12_Msk   (0x1000UL)
 
#define hif_io_ctrl_hif_pio_out1_hif_a11_Pos   (11UL)
 
#define hif_io_ctrl_hif_pio_out1_hif_a11_Msk   (0x800UL)
 
#define hif_io_ctrl_hif_pio_out1_hif_a10_Pos   (10UL)
 
#define hif_io_ctrl_hif_pio_out1_hif_a10_Msk   (0x400UL)
 
#define hif_io_ctrl_hif_pio_out1_hif_a9_Pos   (9UL)
 
#define hif_io_ctrl_hif_pio_out1_hif_a9_Msk   (0x200UL)
 
#define hif_io_ctrl_hif_pio_out1_hif_a8_Pos   (8UL)
 
#define hif_io_ctrl_hif_pio_out1_hif_a8_Msk   (0x100UL)
 
#define hif_io_ctrl_hif_pio_out1_hif_a7_Pos   (7UL)
 
#define hif_io_ctrl_hif_pio_out1_hif_a7_Msk   (0x80UL)
 
#define hif_io_ctrl_hif_pio_out1_hif_a6_Pos   (6UL)
 
#define hif_io_ctrl_hif_pio_out1_hif_a6_Msk   (0x40UL)
 
#define hif_io_ctrl_hif_pio_out1_hif_a5_Pos   (5UL)
 
#define hif_io_ctrl_hif_pio_out1_hif_a5_Msk   (0x20UL)
 
#define hif_io_ctrl_hif_pio_out1_hif_a4_Pos   (4UL)
 
#define hif_io_ctrl_hif_pio_out1_hif_a4_Msk   (0x10UL)
 
#define hif_io_ctrl_hif_pio_out1_hif_a3_Pos   (3UL)
 
#define hif_io_ctrl_hif_pio_out1_hif_a3_Msk   (0x8UL)
 
#define hif_io_ctrl_hif_pio_out1_hif_a2_Pos   (2UL)
 
#define hif_io_ctrl_hif_pio_out1_hif_a2_Msk   (0x4UL)
 
#define hif_io_ctrl_hif_pio_out1_hif_a1_Pos   (1UL)
 
#define hif_io_ctrl_hif_pio_out1_hif_a1_Msk   (0x2UL)
 
#define hif_io_ctrl_hif_pio_out1_hif_a0_Pos   (0UL)
 
#define hif_io_ctrl_hif_pio_out1_hif_a0_Msk   (0x1UL)
 
#define hif_io_ctrl_hif_pio_oe0_bf_align0_Pos   (16UL)
 
#define hif_io_ctrl_hif_pio_oe0_bf_align0_Msk   (0xffff0000UL)
 
#define hif_io_ctrl_hif_pio_oe0_hif_d15_Pos   (15UL)
 
#define hif_io_ctrl_hif_pio_oe0_hif_d15_Msk   (0x8000UL)
 
#define hif_io_ctrl_hif_pio_oe0_hif_d14_Pos   (14UL)
 
#define hif_io_ctrl_hif_pio_oe0_hif_d14_Msk   (0x4000UL)
 
#define hif_io_ctrl_hif_pio_oe0_hif_d13_Pos   (13UL)
 
#define hif_io_ctrl_hif_pio_oe0_hif_d13_Msk   (0x2000UL)
 
#define hif_io_ctrl_hif_pio_oe0_hif_d12_Pos   (12UL)
 
#define hif_io_ctrl_hif_pio_oe0_hif_d12_Msk   (0x1000UL)
 
#define hif_io_ctrl_hif_pio_oe0_hif_d11_Pos   (11UL)
 
#define hif_io_ctrl_hif_pio_oe0_hif_d11_Msk   (0x800UL)
 
#define hif_io_ctrl_hif_pio_oe0_hif_d10_Pos   (10UL)
 
#define hif_io_ctrl_hif_pio_oe0_hif_d10_Msk   (0x400UL)
 
#define hif_io_ctrl_hif_pio_oe0_hif_d9_Pos   (9UL)
 
#define hif_io_ctrl_hif_pio_oe0_hif_d9_Msk   (0x200UL)
 
#define hif_io_ctrl_hif_pio_oe0_hif_d8_Pos   (8UL)
 
#define hif_io_ctrl_hif_pio_oe0_hif_d8_Msk   (0x100UL)
 
#define hif_io_ctrl_hif_pio_oe0_hif_d7_Pos   (7UL)
 
#define hif_io_ctrl_hif_pio_oe0_hif_d7_Msk   (0x80UL)
 
#define hif_io_ctrl_hif_pio_oe0_hif_d6_Pos   (6UL)
 
#define hif_io_ctrl_hif_pio_oe0_hif_d6_Msk   (0x40UL)
 
#define hif_io_ctrl_hif_pio_oe0_hif_d5_Pos   (5UL)
 
#define hif_io_ctrl_hif_pio_oe0_hif_d5_Msk   (0x20UL)
 
#define hif_io_ctrl_hif_pio_oe0_hif_d4_Pos   (4UL)
 
#define hif_io_ctrl_hif_pio_oe0_hif_d4_Msk   (0x10UL)
 
#define hif_io_ctrl_hif_pio_oe0_hif_d3_Pos   (3UL)
 
#define hif_io_ctrl_hif_pio_oe0_hif_d3_Msk   (0x8UL)
 
#define hif_io_ctrl_hif_pio_oe0_hif_d2_Pos   (2UL)
 
#define hif_io_ctrl_hif_pio_oe0_hif_d2_Msk   (0x4UL)
 
#define hif_io_ctrl_hif_pio_oe0_hif_d1_Pos   (1UL)
 
#define hif_io_ctrl_hif_pio_oe0_hif_d1_Msk   (0x2UL)
 
#define hif_io_ctrl_hif_pio_oe0_hif_d0_Pos   (0UL)
 
#define hif_io_ctrl_hif_pio_oe0_hif_d0_Msk   (0x1UL)
 
#define hif_io_ctrl_hif_pio_oe1_hif_sdclk_Pos   (31UL)
 
#define hif_io_ctrl_hif_pio_oe1_hif_sdclk_Msk   (0x80000000UL)
 
#define hif_io_ctrl_hif_pio_oe1_hif_dirq_Pos   (30UL)
 
#define hif_io_ctrl_hif_pio_oe1_hif_dirq_Msk   (0x40000000UL)
 
#define hif_io_ctrl_hif_pio_oe1_hif_rdy_Pos   (29UL)
 
#define hif_io_ctrl_hif_pio_oe1_hif_rdy_Msk   (0x20000000UL)
 
#define hif_io_ctrl_hif_pio_oe1_hif_csn_Pos   (28UL)
 
#define hif_io_ctrl_hif_pio_oe1_hif_csn_Msk   (0x10000000UL)
 
#define hif_io_ctrl_hif_pio_oe1_hif_wrn_Pos   (27UL)
 
#define hif_io_ctrl_hif_pio_oe1_hif_wrn_Msk   (0x8000000UL)
 
#define hif_io_ctrl_hif_pio_oe1_hif_rdn_Pos   (26UL)
 
#define hif_io_ctrl_hif_pio_oe1_hif_rdn_Msk   (0x4000000UL)
 
#define hif_io_ctrl_hif_pio_oe1_hif_bhen_Pos   (25UL)
 
#define hif_io_ctrl_hif_pio_oe1_hif_bhen_Msk   (0x2000000UL)
 
#define hif_io_ctrl_hif_pio_oe1_bf_align0_Pos   (18UL)
 
#define hif_io_ctrl_hif_pio_oe1_bf_align0_Msk   (0x1fc0000UL)
 
#define hif_io_ctrl_hif_pio_oe1_hif_a17_Pos   (17UL)
 
#define hif_io_ctrl_hif_pio_oe1_hif_a17_Msk   (0x20000UL)
 
#define hif_io_ctrl_hif_pio_oe1_hif_a16_Pos   (16UL)
 
#define hif_io_ctrl_hif_pio_oe1_hif_a16_Msk   (0x10000UL)
 
#define hif_io_ctrl_hif_pio_oe1_hif_a15_Pos   (15UL)
 
#define hif_io_ctrl_hif_pio_oe1_hif_a15_Msk   (0x8000UL)
 
#define hif_io_ctrl_hif_pio_oe1_hif_a14_Pos   (14UL)
 
#define hif_io_ctrl_hif_pio_oe1_hif_a14_Msk   (0x4000UL)
 
#define hif_io_ctrl_hif_pio_oe1_hif_a13_Pos   (13UL)
 
#define hif_io_ctrl_hif_pio_oe1_hif_a13_Msk   (0x2000UL)
 
#define hif_io_ctrl_hif_pio_oe1_hif_a12_Pos   (12UL)
 
#define hif_io_ctrl_hif_pio_oe1_hif_a12_Msk   (0x1000UL)
 
#define hif_io_ctrl_hif_pio_oe1_hif_a11_Pos   (11UL)
 
#define hif_io_ctrl_hif_pio_oe1_hif_a11_Msk   (0x800UL)
 
#define hif_io_ctrl_hif_pio_oe1_hif_a10_Pos   (10UL)
 
#define hif_io_ctrl_hif_pio_oe1_hif_a10_Msk   (0x400UL)
 
#define hif_io_ctrl_hif_pio_oe1_hif_a9_Pos   (9UL)
 
#define hif_io_ctrl_hif_pio_oe1_hif_a9_Msk   (0x200UL)
 
#define hif_io_ctrl_hif_pio_oe1_hif_a8_Pos   (8UL)
 
#define hif_io_ctrl_hif_pio_oe1_hif_a8_Msk   (0x100UL)
 
#define hif_io_ctrl_hif_pio_oe1_hif_a7_Pos   (7UL)
 
#define hif_io_ctrl_hif_pio_oe1_hif_a7_Msk   (0x80UL)
 
#define hif_io_ctrl_hif_pio_oe1_hif_a6_Pos   (6UL)
 
#define hif_io_ctrl_hif_pio_oe1_hif_a6_Msk   (0x40UL)
 
#define hif_io_ctrl_hif_pio_oe1_hif_a5_Pos   (5UL)
 
#define hif_io_ctrl_hif_pio_oe1_hif_a5_Msk   (0x20UL)
 
#define hif_io_ctrl_hif_pio_oe1_hif_a4_Pos   (4UL)
 
#define hif_io_ctrl_hif_pio_oe1_hif_a4_Msk   (0x10UL)
 
#define hif_io_ctrl_hif_pio_oe1_hif_a3_Pos   (3UL)
 
#define hif_io_ctrl_hif_pio_oe1_hif_a3_Msk   (0x8UL)
 
#define hif_io_ctrl_hif_pio_oe1_hif_a2_Pos   (2UL)
 
#define hif_io_ctrl_hif_pio_oe1_hif_a2_Msk   (0x4UL)
 
#define hif_io_ctrl_hif_pio_oe1_hif_a1_Pos   (1UL)
 
#define hif_io_ctrl_hif_pio_oe1_hif_a1_Msk   (0x2UL)
 
#define hif_io_ctrl_hif_pio_oe1_hif_a0_Pos   (0UL)
 
#define hif_io_ctrl_hif_pio_oe1_hif_a0_Msk   (0x1UL)
 
#define hif_io_ctrl_hif_pio_in0_bf_align0_Pos   (16UL)
 
#define hif_io_ctrl_hif_pio_in0_bf_align0_Msk   (0xffff0000UL)
 
#define hif_io_ctrl_hif_pio_in0_hif_d15_Pos   (15UL)
 
#define hif_io_ctrl_hif_pio_in0_hif_d15_Msk   (0x8000UL)
 
#define hif_io_ctrl_hif_pio_in0_hif_d14_Pos   (14UL)
 
#define hif_io_ctrl_hif_pio_in0_hif_d14_Msk   (0x4000UL)
 
#define hif_io_ctrl_hif_pio_in0_hif_d13_Pos   (13UL)
 
#define hif_io_ctrl_hif_pio_in0_hif_d13_Msk   (0x2000UL)
 
#define hif_io_ctrl_hif_pio_in0_hif_d12_Pos   (12UL)
 
#define hif_io_ctrl_hif_pio_in0_hif_d12_Msk   (0x1000UL)
 
#define hif_io_ctrl_hif_pio_in0_hif_d11_Pos   (11UL)
 
#define hif_io_ctrl_hif_pio_in0_hif_d11_Msk   (0x800UL)
 
#define hif_io_ctrl_hif_pio_in0_hif_d10_Pos   (10UL)
 
#define hif_io_ctrl_hif_pio_in0_hif_d10_Msk   (0x400UL)
 
#define hif_io_ctrl_hif_pio_in0_hif_d9_Pos   (9UL)
 
#define hif_io_ctrl_hif_pio_in0_hif_d9_Msk   (0x200UL)
 
#define hif_io_ctrl_hif_pio_in0_hif_d8_Pos   (8UL)
 
#define hif_io_ctrl_hif_pio_in0_hif_d8_Msk   (0x100UL)
 
#define hif_io_ctrl_hif_pio_in0_hif_d7_Pos   (7UL)
 
#define hif_io_ctrl_hif_pio_in0_hif_d7_Msk   (0x80UL)
 
#define hif_io_ctrl_hif_pio_in0_hif_d6_Pos   (6UL)
 
#define hif_io_ctrl_hif_pio_in0_hif_d6_Msk   (0x40UL)
 
#define hif_io_ctrl_hif_pio_in0_hif_d5_Pos   (5UL)
 
#define hif_io_ctrl_hif_pio_in0_hif_d5_Msk   (0x20UL)
 
#define hif_io_ctrl_hif_pio_in0_hif_d4_Pos   (4UL)
 
#define hif_io_ctrl_hif_pio_in0_hif_d4_Msk   (0x10UL)
 
#define hif_io_ctrl_hif_pio_in0_hif_d3_Pos   (3UL)
 
#define hif_io_ctrl_hif_pio_in0_hif_d3_Msk   (0x8UL)
 
#define hif_io_ctrl_hif_pio_in0_hif_d2_Pos   (2UL)
 
#define hif_io_ctrl_hif_pio_in0_hif_d2_Msk   (0x4UL)
 
#define hif_io_ctrl_hif_pio_in0_hif_d1_Pos   (1UL)
 
#define hif_io_ctrl_hif_pio_in0_hif_d1_Msk   (0x2UL)
 
#define hif_io_ctrl_hif_pio_in0_hif_d0_Pos   (0UL)
 
#define hif_io_ctrl_hif_pio_in0_hif_d0_Msk   (0x1UL)
 
#define hif_io_ctrl_hif_pio_in1_hif_sdclk_Pos   (31UL)
 
#define hif_io_ctrl_hif_pio_in1_hif_sdclk_Msk   (0x80000000UL)
 
#define hif_io_ctrl_hif_pio_in1_hif_dirq_Pos   (30UL)
 
#define hif_io_ctrl_hif_pio_in1_hif_dirq_Msk   (0x40000000UL)
 
#define hif_io_ctrl_hif_pio_in1_hif_rdy_Pos   (29UL)
 
#define hif_io_ctrl_hif_pio_in1_hif_rdy_Msk   (0x20000000UL)
 
#define hif_io_ctrl_hif_pio_in1_hif_csn_Pos   (28UL)
 
#define hif_io_ctrl_hif_pio_in1_hif_csn_Msk   (0x10000000UL)
 
#define hif_io_ctrl_hif_pio_in1_hif_wrn_Pos   (27UL)
 
#define hif_io_ctrl_hif_pio_in1_hif_wrn_Msk   (0x8000000UL)
 
#define hif_io_ctrl_hif_pio_in1_hif_rdn_Pos   (26UL)
 
#define hif_io_ctrl_hif_pio_in1_hif_rdn_Msk   (0x4000000UL)
 
#define hif_io_ctrl_hif_pio_in1_hif_bhen_Pos   (25UL)
 
#define hif_io_ctrl_hif_pio_in1_hif_bhen_Msk   (0x2000000UL)
 
#define hif_io_ctrl_hif_pio_in1_bf_align0_Pos   (18UL)
 
#define hif_io_ctrl_hif_pio_in1_bf_align0_Msk   (0x1fc0000UL)
 
#define hif_io_ctrl_hif_pio_in1_hif_a17_Pos   (17UL)
 
#define hif_io_ctrl_hif_pio_in1_hif_a17_Msk   (0x20000UL)
 
#define hif_io_ctrl_hif_pio_in1_hif_a16_Pos   (16UL)
 
#define hif_io_ctrl_hif_pio_in1_hif_a16_Msk   (0x10000UL)
 
#define hif_io_ctrl_hif_pio_in1_hif_a15_Pos   (15UL)
 
#define hif_io_ctrl_hif_pio_in1_hif_a15_Msk   (0x8000UL)
 
#define hif_io_ctrl_hif_pio_in1_hif_a14_Pos   (14UL)
 
#define hif_io_ctrl_hif_pio_in1_hif_a14_Msk   (0x4000UL)
 
#define hif_io_ctrl_hif_pio_in1_hif_a13_Pos   (13UL)
 
#define hif_io_ctrl_hif_pio_in1_hif_a13_Msk   (0x2000UL)
 
#define hif_io_ctrl_hif_pio_in1_hif_a12_Pos   (12UL)
 
#define hif_io_ctrl_hif_pio_in1_hif_a12_Msk   (0x1000UL)
 
#define hif_io_ctrl_hif_pio_in1_hif_a11_Pos   (11UL)
 
#define hif_io_ctrl_hif_pio_in1_hif_a11_Msk   (0x800UL)
 
#define hif_io_ctrl_hif_pio_in1_hif_a10_Pos   (10UL)
 
#define hif_io_ctrl_hif_pio_in1_hif_a10_Msk   (0x400UL)
 
#define hif_io_ctrl_hif_pio_in1_hif_a9_Pos   (9UL)
 
#define hif_io_ctrl_hif_pio_in1_hif_a9_Msk   (0x200UL)
 
#define hif_io_ctrl_hif_pio_in1_hif_a8_Pos   (8UL)
 
#define hif_io_ctrl_hif_pio_in1_hif_a8_Msk   (0x100UL)
 
#define hif_io_ctrl_hif_pio_in1_hif_a7_Pos   (7UL)
 
#define hif_io_ctrl_hif_pio_in1_hif_a7_Msk   (0x80UL)
 
#define hif_io_ctrl_hif_pio_in1_hif_a6_Pos   (6UL)
 
#define hif_io_ctrl_hif_pio_in1_hif_a6_Msk   (0x40UL)
 
#define hif_io_ctrl_hif_pio_in1_hif_a5_Pos   (5UL)
 
#define hif_io_ctrl_hif_pio_in1_hif_a5_Msk   (0x20UL)
 
#define hif_io_ctrl_hif_pio_in1_hif_a4_Pos   (4UL)
 
#define hif_io_ctrl_hif_pio_in1_hif_a4_Msk   (0x10UL)
 
#define hif_io_ctrl_hif_pio_in1_hif_a3_Pos   (3UL)
 
#define hif_io_ctrl_hif_pio_in1_hif_a3_Msk   (0x8UL)
 
#define hif_io_ctrl_hif_pio_in1_hif_a2_Pos   (2UL)
 
#define hif_io_ctrl_hif_pio_in1_hif_a2_Msk   (0x4UL)
 
#define hif_io_ctrl_hif_pio_in1_hif_a1_Pos   (1UL)
 
#define hif_io_ctrl_hif_pio_in1_hif_a1_Msk   (0x2UL)
 
#define hif_io_ctrl_hif_pio_in1_hif_a0_Pos   (0UL)
 
#define hif_io_ctrl_hif_pio_in1_hif_a0_Msk   (0x1UL)
 
#define hif_io_ctrl_hif_pio_irq_raw_bf_align0_Pos   (4UL)
 
#define hif_io_ctrl_hif_pio_irq_raw_bf_align0_Msk   (0xfffffff0UL)
 
#define hif_io_ctrl_hif_pio_irq_raw_irq_hif_dirq_Pos   (3UL)
 
#define hif_io_ctrl_hif_pio_irq_raw_irq_hif_dirq_Msk   (0x8UL)
 
#define hif_io_ctrl_hif_pio_irq_raw_irq_hif_a17_Pos   (2UL)
 
#define hif_io_ctrl_hif_pio_irq_raw_irq_hif_a17_Msk   (0x4UL)
 
#define hif_io_ctrl_hif_pio_irq_raw_irq_hif_a16_Pos   (1UL)
 
#define hif_io_ctrl_hif_pio_irq_raw_irq_hif_a16_Msk   (0x2UL)
 
#define hif_io_ctrl_hif_pio_irq_raw_irq_hif_d12_Pos   (0UL)
 
#define hif_io_ctrl_hif_pio_irq_raw_irq_hif_d12_Msk   (0x1UL)
 
#define hif_io_ctrl_hif_pio_irq_arm_mask_set_bf_align0_Pos   (4UL)
 
#define hif_io_ctrl_hif_pio_irq_arm_mask_set_bf_align0_Msk   (0xfffffff0UL)
 
#define hif_io_ctrl_hif_pio_irq_arm_mask_set_irq_hif_dirq_Pos   (3UL)
 
#define hif_io_ctrl_hif_pio_irq_arm_mask_set_irq_hif_dirq_Msk   (0x8UL)
 
#define hif_io_ctrl_hif_pio_irq_arm_mask_set_irq_hif_a17_Pos   (2UL)
 
#define hif_io_ctrl_hif_pio_irq_arm_mask_set_irq_hif_a17_Msk   (0x4UL)
 
#define hif_io_ctrl_hif_pio_irq_arm_mask_set_irq_hif_a16_Pos   (1UL)
 
#define hif_io_ctrl_hif_pio_irq_arm_mask_set_irq_hif_a16_Msk   (0x2UL)
 
#define hif_io_ctrl_hif_pio_irq_arm_mask_set_irq_hif_d12_Pos   (0UL)
 
#define hif_io_ctrl_hif_pio_irq_arm_mask_set_irq_hif_d12_Msk   (0x1UL)
 
#define hif_io_ctrl_hif_pio_irq_arm_mask_reset_bf_align0_Pos   (4UL)
 
#define hif_io_ctrl_hif_pio_irq_arm_mask_reset_bf_align0_Msk   (0xfffffff0UL)
 
#define hif_io_ctrl_hif_pio_irq_arm_mask_reset_irq_hif_dirq_Pos   (3UL)
 
#define hif_io_ctrl_hif_pio_irq_arm_mask_reset_irq_hif_dirq_Msk   (0x8UL)
 
#define hif_io_ctrl_hif_pio_irq_arm_mask_reset_irq_hif_a17_Pos   (2UL)
 
#define hif_io_ctrl_hif_pio_irq_arm_mask_reset_irq_hif_a17_Msk   (0x4UL)
 
#define hif_io_ctrl_hif_pio_irq_arm_mask_reset_irq_hif_a16_Pos   (1UL)
 
#define hif_io_ctrl_hif_pio_irq_arm_mask_reset_irq_hif_a16_Msk   (0x2UL)
 
#define hif_io_ctrl_hif_pio_irq_arm_mask_reset_irq_hif_d12_Pos   (0UL)
 
#define hif_io_ctrl_hif_pio_irq_arm_mask_reset_irq_hif_d12_Msk   (0x1UL)
 
#define hif_io_ctrl_hif_pio_irq_arm_masked_bf_align0_Pos   (4UL)
 
#define hif_io_ctrl_hif_pio_irq_arm_masked_bf_align0_Msk   (0xfffffff0UL)
 
#define hif_io_ctrl_hif_pio_irq_arm_masked_irq_hif_dirq_Pos   (3UL)
 
#define hif_io_ctrl_hif_pio_irq_arm_masked_irq_hif_dirq_Msk   (0x8UL)
 
#define hif_io_ctrl_hif_pio_irq_arm_masked_irq_hif_a17_Pos   (2UL)
 
#define hif_io_ctrl_hif_pio_irq_arm_masked_irq_hif_a17_Msk   (0x4UL)
 
#define hif_io_ctrl_hif_pio_irq_arm_masked_irq_hif_a16_Pos   (1UL)
 
#define hif_io_ctrl_hif_pio_irq_arm_masked_irq_hif_a16_Msk   (0x2UL)
 
#define hif_io_ctrl_hif_pio_irq_arm_masked_irq_hif_d12_Pos   (0UL)
 
#define hif_io_ctrl_hif_pio_irq_arm_masked_irq_hif_d12_Msk   (0x1UL)
 
#define hif_io_ctrl_hif_pio_irq_xpic_mask_set_bf_align0_Pos   (4UL)
 
#define hif_io_ctrl_hif_pio_irq_xpic_mask_set_bf_align0_Msk   (0xfffffff0UL)
 
#define hif_io_ctrl_hif_pio_irq_xpic_mask_set_irq_hif_dirq_Pos   (3UL)
 
#define hif_io_ctrl_hif_pio_irq_xpic_mask_set_irq_hif_dirq_Msk   (0x8UL)
 
#define hif_io_ctrl_hif_pio_irq_xpic_mask_set_irq_hif_a17_Pos   (2UL)
 
#define hif_io_ctrl_hif_pio_irq_xpic_mask_set_irq_hif_a17_Msk   (0x4UL)
 
#define hif_io_ctrl_hif_pio_irq_xpic_mask_set_irq_hif_a16_Pos   (1UL)
 
#define hif_io_ctrl_hif_pio_irq_xpic_mask_set_irq_hif_a16_Msk   (0x2UL)
 
#define hif_io_ctrl_hif_pio_irq_xpic_mask_set_irq_hif_d12_Pos   (0UL)
 
#define hif_io_ctrl_hif_pio_irq_xpic_mask_set_irq_hif_d12_Msk   (0x1UL)
 
#define hif_io_ctrl_hif_pio_irq_xpic_mask_reset_bf_align0_Pos   (4UL)
 
#define hif_io_ctrl_hif_pio_irq_xpic_mask_reset_bf_align0_Msk   (0xfffffff0UL)
 
#define hif_io_ctrl_hif_pio_irq_xpic_mask_reset_irq_hif_dirq_Pos   (3UL)
 
#define hif_io_ctrl_hif_pio_irq_xpic_mask_reset_irq_hif_dirq_Msk   (0x8UL)
 
#define hif_io_ctrl_hif_pio_irq_xpic_mask_reset_irq_hif_a17_Pos   (2UL)
 
#define hif_io_ctrl_hif_pio_irq_xpic_mask_reset_irq_hif_a17_Msk   (0x4UL)
 
#define hif_io_ctrl_hif_pio_irq_xpic_mask_reset_irq_hif_a16_Pos   (1UL)
 
#define hif_io_ctrl_hif_pio_irq_xpic_mask_reset_irq_hif_a16_Msk   (0x2UL)
 
#define hif_io_ctrl_hif_pio_irq_xpic_mask_reset_irq_hif_d12_Pos   (0UL)
 
#define hif_io_ctrl_hif_pio_irq_xpic_mask_reset_irq_hif_d12_Msk   (0x1UL)
 
#define hif_io_ctrl_hif_pio_irq_xpic_masked_bf_align0_Pos   (4UL)
 
#define hif_io_ctrl_hif_pio_irq_xpic_masked_bf_align0_Msk   (0xfffffff0UL)
 
#define hif_io_ctrl_hif_pio_irq_xpic_masked_irq_hif_dirq_Pos   (3UL)
 
#define hif_io_ctrl_hif_pio_irq_xpic_masked_irq_hif_dirq_Msk   (0x8UL)
 
#define hif_io_ctrl_hif_pio_irq_xpic_masked_irq_hif_a17_Pos   (2UL)
 
#define hif_io_ctrl_hif_pio_irq_xpic_masked_irq_hif_a17_Msk   (0x4UL)
 
#define hif_io_ctrl_hif_pio_irq_xpic_masked_irq_hif_a16_Pos   (1UL)
 
#define hif_io_ctrl_hif_pio_irq_xpic_masked_irq_hif_a16_Msk   (0x2UL)
 
#define hif_io_ctrl_hif_pio_irq_xpic_masked_irq_hif_d12_Pos   (0UL)
 
#define hif_io_ctrl_hif_pio_irq_xpic_masked_irq_hif_d12_Msk   (0x1UL)
 
#define hif_asyncmem_ctrl_extsram0_ctrl_ready_en_Pos   (31UL)
 
#define hif_asyncmem_ctrl_extsram0_ctrl_ready_en_Msk   (0x80000000UL)
 
#define hif_asyncmem_ctrl_extsram0_ctrl_static_cs_Pos   (30UL)
 
#define hif_asyncmem_ctrl_extsram0_ctrl_static_cs_Msk   (0x40000000UL)
 
#define hif_asyncmem_ctrl_extsram0_ctrl_no_p_post_seq_rd_Pos   (29UL)
 
#define hif_asyncmem_ctrl_extsram0_ctrl_no_p_post_seq_rd_Msk   (0x20000000UL)
 
#define hif_asyncmem_ctrl_extsram0_ctrl_no_p_pre_seq_rd_Pos   (28UL)
 
#define hif_asyncmem_ctrl_extsram0_ctrl_no_p_pre_seq_rd_Msk   (0x10000000UL)
 
#define hif_asyncmem_ctrl_extsram0_ctrl_bf_align3_Pos   (26UL)
 
#define hif_asyncmem_ctrl_extsram0_ctrl_bf_align3_Msk   (0xc000000UL)
 
#define hif_asyncmem_ctrl_extsram0_ctrl_dwidth_Pos   (24UL)
 
#define hif_asyncmem_ctrl_extsram0_ctrl_dwidth_Msk   (0x3000000UL)
 
#define hif_asyncmem_ctrl_extsram0_ctrl_bf_align2_Pos   (18UL)
 
#define hif_asyncmem_ctrl_extsram0_ctrl_bf_align2_Msk   (0xfc0000UL)
 
#define hif_asyncmem_ctrl_extsram0_ctrl_p_post_Pos   (16UL)
 
#define hif_asyncmem_ctrl_extsram0_ctrl_p_post_Msk   (0x30000UL)
 
#define hif_asyncmem_ctrl_extsram0_ctrl_bf_align1_Pos   (10UL)
 
#define hif_asyncmem_ctrl_extsram0_ctrl_bf_align1_Msk   (0xfc00UL)
 
#define hif_asyncmem_ctrl_extsram0_ctrl_p_pre_Pos   (8UL)
 
#define hif_asyncmem_ctrl_extsram0_ctrl_p_pre_Msk   (0x300UL)
 
#define hif_asyncmem_ctrl_extsram0_ctrl_bf_align0_Pos   (6UL)
 
#define hif_asyncmem_ctrl_extsram0_ctrl_bf_align0_Msk   (0xc0UL)
 
#define hif_asyncmem_ctrl_extsram0_ctrl_ws_Pos   (0UL)
 
#define hif_asyncmem_ctrl_extsram0_ctrl_ws_Msk   (0x3fUL)
 
#define hif_asyncmem_ctrl_extsram1_ctrl_ready_en_Pos   (31UL)
 
#define hif_asyncmem_ctrl_extsram1_ctrl_ready_en_Msk   (0x80000000UL)
 
#define hif_asyncmem_ctrl_extsram1_ctrl_static_cs_Pos   (30UL)
 
#define hif_asyncmem_ctrl_extsram1_ctrl_static_cs_Msk   (0x40000000UL)
 
#define hif_asyncmem_ctrl_extsram1_ctrl_no_p_post_seq_rd_Pos   (29UL)
 
#define hif_asyncmem_ctrl_extsram1_ctrl_no_p_post_seq_rd_Msk   (0x20000000UL)
 
#define hif_asyncmem_ctrl_extsram1_ctrl_no_p_pre_seq_rd_Pos   (28UL)
 
#define hif_asyncmem_ctrl_extsram1_ctrl_no_p_pre_seq_rd_Msk   (0x10000000UL)
 
#define hif_asyncmem_ctrl_extsram1_ctrl_bf_align3_Pos   (26UL)
 
#define hif_asyncmem_ctrl_extsram1_ctrl_bf_align3_Msk   (0xc000000UL)
 
#define hif_asyncmem_ctrl_extsram1_ctrl_dwidth_Pos   (24UL)
 
#define hif_asyncmem_ctrl_extsram1_ctrl_dwidth_Msk   (0x3000000UL)
 
#define hif_asyncmem_ctrl_extsram1_ctrl_bf_align2_Pos   (18UL)
 
#define hif_asyncmem_ctrl_extsram1_ctrl_bf_align2_Msk   (0xfc0000UL)
 
#define hif_asyncmem_ctrl_extsram1_ctrl_p_post_Pos   (16UL)
 
#define hif_asyncmem_ctrl_extsram1_ctrl_p_post_Msk   (0x30000UL)
 
#define hif_asyncmem_ctrl_extsram1_ctrl_bf_align1_Pos   (10UL)
 
#define hif_asyncmem_ctrl_extsram1_ctrl_bf_align1_Msk   (0xfc00UL)
 
#define hif_asyncmem_ctrl_extsram1_ctrl_p_pre_Pos   (8UL)
 
#define hif_asyncmem_ctrl_extsram1_ctrl_p_pre_Msk   (0x300UL)
 
#define hif_asyncmem_ctrl_extsram1_ctrl_bf_align0_Pos   (6UL)
 
#define hif_asyncmem_ctrl_extsram1_ctrl_bf_align0_Msk   (0xc0UL)
 
#define hif_asyncmem_ctrl_extsram1_ctrl_ws_Pos   (0UL)
 
#define hif_asyncmem_ctrl_extsram1_ctrl_ws_Msk   (0x3fUL)
 
#define hif_asyncmem_ctrl_extsram2_ctrl_ready_en_Pos   (31UL)
 
#define hif_asyncmem_ctrl_extsram2_ctrl_ready_en_Msk   (0x80000000UL)
 
#define hif_asyncmem_ctrl_extsram2_ctrl_static_cs_Pos   (30UL)
 
#define hif_asyncmem_ctrl_extsram2_ctrl_static_cs_Msk   (0x40000000UL)
 
#define hif_asyncmem_ctrl_extsram2_ctrl_no_p_post_seq_rd_Pos   (29UL)
 
#define hif_asyncmem_ctrl_extsram2_ctrl_no_p_post_seq_rd_Msk   (0x20000000UL)
 
#define hif_asyncmem_ctrl_extsram2_ctrl_no_p_pre_seq_rd_Pos   (28UL)
 
#define hif_asyncmem_ctrl_extsram2_ctrl_no_p_pre_seq_rd_Msk   (0x10000000UL)
 
#define hif_asyncmem_ctrl_extsram2_ctrl_bf_align3_Pos   (26UL)
 
#define hif_asyncmem_ctrl_extsram2_ctrl_bf_align3_Msk   (0xc000000UL)
 
#define hif_asyncmem_ctrl_extsram2_ctrl_dwidth_Pos   (24UL)
 
#define hif_asyncmem_ctrl_extsram2_ctrl_dwidth_Msk   (0x3000000UL)
 
#define hif_asyncmem_ctrl_extsram2_ctrl_bf_align2_Pos   (18UL)
 
#define hif_asyncmem_ctrl_extsram2_ctrl_bf_align2_Msk   (0xfc0000UL)
 
#define hif_asyncmem_ctrl_extsram2_ctrl_p_post_Pos   (16UL)
 
#define hif_asyncmem_ctrl_extsram2_ctrl_p_post_Msk   (0x30000UL)
 
#define hif_asyncmem_ctrl_extsram2_ctrl_bf_align1_Pos   (10UL)
 
#define hif_asyncmem_ctrl_extsram2_ctrl_bf_align1_Msk   (0xfc00UL)
 
#define hif_asyncmem_ctrl_extsram2_ctrl_p_pre_Pos   (8UL)
 
#define hif_asyncmem_ctrl_extsram2_ctrl_p_pre_Msk   (0x300UL)
 
#define hif_asyncmem_ctrl_extsram2_ctrl_bf_align0_Pos   (6UL)
 
#define hif_asyncmem_ctrl_extsram2_ctrl_bf_align0_Msk   (0xc0UL)
 
#define hif_asyncmem_ctrl_extsram2_ctrl_ws_Pos   (0UL)
 
#define hif_asyncmem_ctrl_extsram2_ctrl_ws_Msk   (0x3fUL)
 
#define hif_asyncmem_ctrl_extsram3_ctrl_ready_en_Pos   (31UL)
 
#define hif_asyncmem_ctrl_extsram3_ctrl_ready_en_Msk   (0x80000000UL)
 
#define hif_asyncmem_ctrl_extsram3_ctrl_static_cs_Pos   (30UL)
 
#define hif_asyncmem_ctrl_extsram3_ctrl_static_cs_Msk   (0x40000000UL)
 
#define hif_asyncmem_ctrl_extsram3_ctrl_no_p_post_seq_rd_Pos   (29UL)
 
#define hif_asyncmem_ctrl_extsram3_ctrl_no_p_post_seq_rd_Msk   (0x20000000UL)
 
#define hif_asyncmem_ctrl_extsram3_ctrl_no_p_pre_seq_rd_Pos   (28UL)
 
#define hif_asyncmem_ctrl_extsram3_ctrl_no_p_pre_seq_rd_Msk   (0x10000000UL)
 
#define hif_asyncmem_ctrl_extsram3_ctrl_bf_align3_Pos   (26UL)
 
#define hif_asyncmem_ctrl_extsram3_ctrl_bf_align3_Msk   (0xc000000UL)
 
#define hif_asyncmem_ctrl_extsram3_ctrl_dwidth_Pos   (24UL)
 
#define hif_asyncmem_ctrl_extsram3_ctrl_dwidth_Msk   (0x3000000UL)
 
#define hif_asyncmem_ctrl_extsram3_ctrl_bf_align2_Pos   (18UL)
 
#define hif_asyncmem_ctrl_extsram3_ctrl_bf_align2_Msk   (0xfc0000UL)
 
#define hif_asyncmem_ctrl_extsram3_ctrl_p_post_Pos   (16UL)
 
#define hif_asyncmem_ctrl_extsram3_ctrl_p_post_Msk   (0x30000UL)
 
#define hif_asyncmem_ctrl_extsram3_ctrl_bf_align1_Pos   (10UL)
 
#define hif_asyncmem_ctrl_extsram3_ctrl_bf_align1_Msk   (0xfc00UL)
 
#define hif_asyncmem_ctrl_extsram3_ctrl_p_pre_Pos   (8UL)
 
#define hif_asyncmem_ctrl_extsram3_ctrl_p_pre_Msk   (0x300UL)
 
#define hif_asyncmem_ctrl_extsram3_ctrl_bf_align0_Pos   (6UL)
 
#define hif_asyncmem_ctrl_extsram3_ctrl_bf_align0_Msk   (0xc0UL)
 
#define hif_asyncmem_ctrl_extsram3_ctrl_ws_Pos   (0UL)
 
#define hif_asyncmem_ctrl_extsram3_ctrl_ws_Msk   (0x3fUL)
 
#define hif_asyncmem_ctrl_ext_cs0_apm_ctrl_bf_align1_Pos   (11UL)
 
#define hif_asyncmem_ctrl_ext_cs0_apm_ctrl_bf_align1_Msk   (0xfffff800UL)
 
#define hif_asyncmem_ctrl_ext_cs0_apm_ctrl_apm_cfg_Pos   (8UL)
 
#define hif_asyncmem_ctrl_ext_cs0_apm_ctrl_apm_cfg_Msk   (0x700UL)
 
#define hif_asyncmem_ctrl_ext_cs0_apm_ctrl_bf_align0_Pos   (4UL)
 
#define hif_asyncmem_ctrl_ext_cs0_apm_ctrl_bf_align0_Msk   (0xf0UL)
 
#define hif_asyncmem_ctrl_ext_cs0_apm_ctrl_ws_apm_Pos   (0UL)
 
#define hif_asyncmem_ctrl_ext_cs0_apm_ctrl_ws_apm_Msk   (0xfUL)
 
#define hif_asyncmem_ctrl_ext_rdy_cfg_bf_align3_Pos   (12UL)
 
#define hif_asyncmem_ctrl_ext_rdy_cfg_bf_align3_Msk   (0xfffff000UL)
 
#define hif_asyncmem_ctrl_ext_rdy_cfg_rdy_to_dis_Pos   (11UL)
 
#define hif_asyncmem_ctrl_ext_rdy_cfg_rdy_to_dis_Msk   (0x800UL)
 
#define hif_asyncmem_ctrl_ext_rdy_cfg_bf_align2_Pos   (9UL)
 
#define hif_asyncmem_ctrl_ext_rdy_cfg_bf_align2_Msk   (0x600UL)
 
#define hif_asyncmem_ctrl_ext_rdy_cfg_rdy_to_irq_en_Pos   (8UL)
 
#define hif_asyncmem_ctrl_ext_rdy_cfg_rdy_to_irq_en_Msk   (0x100UL)
 
#define hif_asyncmem_ctrl_ext_rdy_cfg_bf_align1_Pos   (6UL)
 
#define hif_asyncmem_ctrl_ext_rdy_cfg_bf_align1_Msk   (0xc0UL)
 
#define hif_asyncmem_ctrl_ext_rdy_cfg_rdy_filter_Pos   (4UL)
 
#define hif_asyncmem_ctrl_ext_rdy_cfg_rdy_filter_Msk   (0x30UL)
 
#define hif_asyncmem_ctrl_ext_rdy_cfg_bf_align0_Pos   (1UL)
 
#define hif_asyncmem_ctrl_ext_rdy_cfg_bf_align0_Msk   (0xeUL)
 
#define hif_asyncmem_ctrl_ext_rdy_cfg_rdy_act_level_Pos   (0UL)
 
#define hif_asyncmem_ctrl_ext_rdy_cfg_rdy_act_level_Msk   (0x1UL)
 
#define hif_asyncmem_ctrl_ext_rdy_status_rdy_to_err_Pos   (31UL)
 
#define hif_asyncmem_ctrl_ext_rdy_status_rdy_to_err_Msk   (0x80000000UL)
 
#define hif_asyncmem_ctrl_ext_rdy_status_bf_align1_Pos   (30UL)
 
#define hif_asyncmem_ctrl_ext_rdy_status_bf_align1_Msk   (0x40000000UL)
 
#define hif_asyncmem_ctrl_ext_rdy_status_rdy_to_err_cs_Pos   (28UL)
 
#define hif_asyncmem_ctrl_ext_rdy_status_rdy_to_err_cs_Msk   (0x30000000UL)
 
#define hif_asyncmem_ctrl_ext_rdy_status_bf_align0_Pos   (27UL)
 
#define hif_asyncmem_ctrl_ext_rdy_status_bf_align0_Msk   (0x8000000UL)
 
#define hif_asyncmem_ctrl_ext_rdy_status_rdy_to_err_adr_Pos   (0UL)
 
#define hif_asyncmem_ctrl_ext_rdy_status_rdy_to_err_adr_Msk   (0x7ffffffUL)
 
#define hif_sdram_ctrl_sdram_general_ctrl_refresh_status_Pos   (31UL)
 
#define hif_sdram_ctrl_sdram_general_ctrl_refresh_status_Msk   (0x80000000UL)
 
#define hif_sdram_ctrl_sdram_general_ctrl_sdram_ready_Pos   (30UL)
 
#define hif_sdram_ctrl_sdram_general_ctrl_sdram_ready_Msk   (0x40000000UL)
 
#define hif_sdram_ctrl_sdram_general_ctrl_bf_align4_Pos   (26UL)
 
#define hif_sdram_ctrl_sdram_general_ctrl_bf_align4_Msk   (0x3c000000UL)
 
#define hif_sdram_ctrl_sdram_general_ctrl_refresh_mode_Pos   (24UL)
 
#define hif_sdram_ctrl_sdram_general_ctrl_refresh_mode_Msk   (0x3000000UL)
 
#define hif_sdram_ctrl_sdram_general_ctrl_bf_align3_Pos   (20UL)
 
#define hif_sdram_ctrl_sdram_general_ctrl_bf_align3_Msk   (0xf00000UL)
 
#define hif_sdram_ctrl_sdram_general_ctrl_ctrl_en_Pos   (19UL)
 
#define hif_sdram_ctrl_sdram_general_ctrl_ctrl_en_Msk   (0x80000UL)
 
#define hif_sdram_ctrl_sdram_general_ctrl_extclk_en_Pos   (18UL)
 
#define hif_sdram_ctrl_sdram_general_ctrl_extclk_en_Msk   (0x40000UL)
 
#define hif_sdram_ctrl_sdram_general_ctrl_sdram_pwdn_Pos   (17UL)
 
#define hif_sdram_ctrl_sdram_general_ctrl_sdram_pwdn_Msk   (0x20000UL)
 
#define hif_sdram_ctrl_sdram_general_ctrl_dbus16_Pos   (16UL)
 
#define hif_sdram_ctrl_sdram_general_ctrl_dbus16_Msk   (0x10000UL)
 
#define hif_sdram_ctrl_sdram_general_ctrl_bf_align2_Pos   (11UL)
 
#define hif_sdram_ctrl_sdram_general_ctrl_bf_align2_Msk   (0xf800UL)
 
#define hif_sdram_ctrl_sdram_general_ctrl_columns_Pos   (8UL)
 
#define hif_sdram_ctrl_sdram_general_ctrl_columns_Msk   (0x700UL)
 
#define hif_sdram_ctrl_sdram_general_ctrl_bf_align1_Pos   (6UL)
 
#define hif_sdram_ctrl_sdram_general_ctrl_bf_align1_Msk   (0xc0UL)
 
#define hif_sdram_ctrl_sdram_general_ctrl_rows_Pos   (4UL)
 
#define hif_sdram_ctrl_sdram_general_ctrl_rows_Msk   (0x30UL)
 
#define hif_sdram_ctrl_sdram_general_ctrl_bf_align0_Pos   (2UL)
 
#define hif_sdram_ctrl_sdram_general_ctrl_bf_align0_Msk   (0xcUL)
 
#define hif_sdram_ctrl_sdram_general_ctrl_banks_Pos   (0UL)
 
#define hif_sdram_ctrl_sdram_general_ctrl_banks_Msk   (0x3UL)
 
#define hif_sdram_ctrl_sdram_timing_ctrl_bf_align5_Pos   (29UL)
 
#define hif_sdram_ctrl_sdram_timing_ctrl_bf_align5_Msk   (0xe0000000UL)
 
#define hif_sdram_ctrl_sdram_timing_ctrl_bypass_neg_delay_Pos   (28UL)
 
#define hif_sdram_ctrl_sdram_timing_ctrl_bypass_neg_delay_Msk   (0x10000000UL)
 
#define hif_sdram_ctrl_sdram_timing_ctrl_bf_align4_Pos   (27UL)
 
#define hif_sdram_ctrl_sdram_timing_ctrl_bf_align4_Msk   (0x8000000UL)
 
#define hif_sdram_ctrl_sdram_timing_ctrl_data_sample_phase_Pos   (24UL)
 
#define hif_sdram_ctrl_sdram_timing_ctrl_data_sample_phase_Msk   (0x7000000UL)
 
#define hif_sdram_ctrl_sdram_timing_ctrl_bf_align3_Pos   (23UL)
 
#define hif_sdram_ctrl_sdram_timing_ctrl_bf_align3_Msk   (0x800000UL)
 
#define hif_sdram_ctrl_sdram_timing_ctrl_mem_sdclk_phase_Pos   (20UL)
 
#define hif_sdram_ctrl_sdram_timing_ctrl_mem_sdclk_phase_Msk   (0x700000UL)
 
#define hif_sdram_ctrl_sdram_timing_ctrl_bf_align2_Pos   (18UL)
 
#define hif_sdram_ctrl_sdram_timing_ctrl_bf_align2_Msk   (0xc0000UL)
 
#define hif_sdram_ctrl_sdram_timing_ctrl_t_REFI_Pos   (16UL)
 
#define hif_sdram_ctrl_sdram_timing_ctrl_t_REFI_Msk   (0x30000UL)
 
#define hif_sdram_ctrl_sdram_timing_ctrl_t_RFC_Pos   (12UL)
 
#define hif_sdram_ctrl_sdram_timing_ctrl_t_RFC_Msk   (0xf000UL)
 
#define hif_sdram_ctrl_sdram_timing_ctrl_bf_align1_Pos   (11UL)
 
#define hif_sdram_ctrl_sdram_timing_ctrl_bf_align1_Msk   (0x800UL)
 
#define hif_sdram_ctrl_sdram_timing_ctrl_t_RAS_Pos   (8UL)
 
#define hif_sdram_ctrl_sdram_timing_ctrl_t_RAS_Msk   (0x700UL)
 
#define hif_sdram_ctrl_sdram_timing_ctrl_t_RP_Pos   (6UL)
 
#define hif_sdram_ctrl_sdram_timing_ctrl_t_RP_Msk   (0xc0UL)
 
#define hif_sdram_ctrl_sdram_timing_ctrl_t_WR_Pos   (4UL)
 
#define hif_sdram_ctrl_sdram_timing_ctrl_t_WR_Msk   (0x30UL)
 
#define hif_sdram_ctrl_sdram_timing_ctrl_bf_align0_Pos   (2UL)
 
#define hif_sdram_ctrl_sdram_timing_ctrl_bf_align0_Msk   (0xcUL)
 
#define hif_sdram_ctrl_sdram_timing_ctrl_t_RCD_Pos   (0UL)
 
#define hif_sdram_ctrl_sdram_timing_ctrl_t_RCD_Msk   (0x3UL)
 
#define hif_sdram_ctrl_sdram_mr_bf_align0_Pos   (14UL)
 
#define hif_sdram_ctrl_sdram_mr_bf_align0_Msk   (0xffffc000UL)
 
#define hif_sdram_ctrl_sdram_mr_MR_Pos   (0UL)
 
#define hif_sdram_ctrl_sdram_mr_MR_Msk   (0x3fffUL)
 
#define hifmem_priority_ctrl_extmem_prio_timslot_ctrl_bf_align4_Pos   (19UL)
 
#define hifmem_priority_ctrl_extmem_prio_timslot_ctrl_bf_align4_Msk   (0xfff80000UL)
 
#define hifmem_priority_ctrl_extmem_prio_timslot_ctrl_ts_length_shared_mi_Pos   (16UL)
 
#define hifmem_priority_ctrl_extmem_prio_timslot_ctrl_ts_length_shared_mi_Msk   (0x70000UL)
 
#define hifmem_priority_ctrl_extmem_prio_timslot_ctrl_bf_align3_Pos   (15UL)
 
#define hifmem_priority_ctrl_extmem_prio_timslot_ctrl_bf_align3_Msk   (0x8000UL)
 
#define hifmem_priority_ctrl_extmem_prio_timslot_ctrl_ts_length_arm_app_i_Pos   (12UL)
 
#define hifmem_priority_ctrl_extmem_prio_timslot_ctrl_ts_length_arm_app_i_Msk   (0x7000UL)
 
#define hifmem_priority_ctrl_extmem_prio_timslot_ctrl_bf_align2_Pos   (11UL)
 
#define hifmem_priority_ctrl_extmem_prio_timslot_ctrl_bf_align2_Msk   (0x800UL)
 
#define hifmem_priority_ctrl_extmem_prio_timslot_ctrl_ts_length_arm_app_d_Pos   (8UL)
 
#define hifmem_priority_ctrl_extmem_prio_timslot_ctrl_ts_length_arm_app_d_Msk   (0x700UL)
 
#define hifmem_priority_ctrl_extmem_prio_timslot_ctrl_bf_align1_Pos   (7UL)
 
#define hifmem_priority_ctrl_extmem_prio_timslot_ctrl_bf_align1_Msk   (0x80UL)
 
#define hifmem_priority_ctrl_extmem_prio_timslot_ctrl_ts_length_arm_com_i_Pos   (4UL)
 
#define hifmem_priority_ctrl_extmem_prio_timslot_ctrl_ts_length_arm_com_i_Msk   (0x70UL)
 
#define hifmem_priority_ctrl_extmem_prio_timslot_ctrl_bf_align0_Pos   (3UL)
 
#define hifmem_priority_ctrl_extmem_prio_timslot_ctrl_bf_align0_Msk   (0x8UL)
 
#define hifmem_priority_ctrl_extmem_prio_timslot_ctrl_ts_length_arm_com_d_Pos   (0UL)
 
#define hifmem_priority_ctrl_extmem_prio_timslot_ctrl_ts_length_arm_com_d_Msk   (0x7UL)
 
#define hifmem_priority_ctrl_extmem_prio_accesstime_ctrl_bf_align0_Pos   (30UL)
 
#define hifmem_priority_ctrl_extmem_prio_accesstime_ctrl_bf_align0_Msk   (0xc0000000UL)
 
#define hifmem_priority_ctrl_extmem_prio_accesstime_ctrl_ts_accessrate_shared_mi_Pos   (24UL)
 
#define hifmem_priority_ctrl_extmem_prio_accesstime_ctrl_ts_accessrate_shared_mi_Msk   (0x3f000000UL)
 
#define hifmem_priority_ctrl_extmem_prio_accesstime_ctrl_ts_accessrate_arm_app_i_Pos   (18UL)
 
#define hifmem_priority_ctrl_extmem_prio_accesstime_ctrl_ts_accessrate_arm_app_i_Msk   (0xfc0000UL)
 
#define hifmem_priority_ctrl_extmem_prio_accesstime_ctrl_ts_accessrate_arm_app_d_Pos   (12UL)
 
#define hifmem_priority_ctrl_extmem_prio_accesstime_ctrl_ts_accessrate_arm_app_d_Msk   (0x3f000UL)
 
#define hifmem_priority_ctrl_extmem_prio_accesstime_ctrl_ts_accessrate_arm_com_i_Pos   (6UL)
 
#define hifmem_priority_ctrl_extmem_prio_accesstime_ctrl_ts_accessrate_arm_com_i_Msk   (0xfc0UL)
 
#define hifmem_priority_ctrl_extmem_prio_accesstime_ctrl_ts_accessrate_arm_com_d_Pos   (0UL)
 
#define hifmem_priority_ctrl_extmem_prio_accesstime_ctrl_ts_accessrate_arm_com_d_Msk   (0x3fUL)
 
#define sqi_sqi_cr0_bf_align3_Pos   (28UL)
 
#define sqi_sqi_cr0_bf_align3_Msk   (0xf0000000UL)
 
#define sqi_sqi_cr0_filter_in_Pos   (27UL)
 
#define sqi_sqi_cr0_filter_in_Msk   (0x8000000UL)
 
#define sqi_sqi_cr0_bf_align2_Pos   (24UL)
 
#define sqi_sqi_cr0_bf_align2_Msk   (0x7000000UL)
 
#define sqi_sqi_cr0_sio_cfg_Pos   (22UL)
 
#define sqi_sqi_cr0_sio_cfg_Msk   (0xc00000UL)
 
#define sqi_sqi_cr0_bf_align1_Pos   (20UL)
 
#define sqi_sqi_cr0_bf_align1_Msk   (0x300000UL)
 
#define sqi_sqi_cr0_sck_muladd_Pos   (8UL)
 
#define sqi_sqi_cr0_sck_muladd_Msk   (0xfff00UL)
 
#define sqi_sqi_cr0_sck_phase_Pos   (7UL)
 
#define sqi_sqi_cr0_sck_phase_Msk   (0x80UL)
 
#define sqi_sqi_cr0_sck_pol_Pos   (6UL)
 
#define sqi_sqi_cr0_sck_pol_Msk   (0x40UL)
 
#define sqi_sqi_cr0_bf_align0_Pos   (4UL)
 
#define sqi_sqi_cr0_bf_align0_Msk   (0x30UL)
 
#define sqi_sqi_cr0_datasize_Pos   (0UL)
 
#define sqi_sqi_cr0_datasize_Msk   (0xfUL)
 
#define sqi_sqi_cr1_bf_align4_Pos   (29UL)
 
#define sqi_sqi_cr1_bf_align4_Msk   (0xe0000000UL)
 
#define sqi_sqi_cr1_rx_fifo_clr_Pos   (28UL)
 
#define sqi_sqi_cr1_rx_fifo_clr_Msk   (0x10000000UL)
 
#define sqi_sqi_cr1_rx_fifo_wm_Pos   (24UL)
 
#define sqi_sqi_cr1_rx_fifo_wm_Msk   (0xf000000UL)
 
#define sqi_sqi_cr1_bf_align3_Pos   (21UL)
 
#define sqi_sqi_cr1_bf_align3_Msk   (0xe00000UL)
 
#define sqi_sqi_cr1_tx_fifo_clr_Pos   (20UL)
 
#define sqi_sqi_cr1_tx_fifo_clr_Msk   (0x100000UL)
 
#define sqi_sqi_cr1_tx_fifo_wm_Pos   (16UL)
 
#define sqi_sqi_cr1_tx_fifo_wm_Msk   (0xf0000UL)
 
#define sqi_sqi_cr1_bf_align2_Pos   (13UL)
 
#define sqi_sqi_cr1_bf_align2_Msk   (0xe000UL)
 
#define sqi_sqi_cr1_spi_trans_ctrl_Pos   (12UL)
 
#define sqi_sqi_cr1_spi_trans_ctrl_Msk   (0x1000UL)
 
#define sqi_sqi_cr1_fss_static_Pos   (11UL)
 
#define sqi_sqi_cr1_fss_static_Msk   (0x800UL)
 
#define sqi_sqi_cr1_fss_Pos   (8UL)
 
#define sqi_sqi_cr1_fss_Msk   (0x700UL)
 
#define sqi_sqi_cr1_bf_align1_Pos   (2UL)
 
#define sqi_sqi_cr1_bf_align1_Msk   (0xfcUL)
 
#define sqi_sqi_cr1_sqi_en_Pos   (1UL)
 
#define sqi_sqi_cr1_sqi_en_Msk   (0x2UL)
 
#define sqi_sqi_cr1_bf_align0_Pos   (0UL)
 
#define sqi_sqi_cr1_bf_align0_Msk   (0x1UL)
 
#define sqi_sqi_dr_data_Pos   (0UL)
 
#define sqi_sqi_dr_data_Msk   (0xffffffffUL)
 
#define sqi_sqi_sr_rx_fifo_err_undr_Pos   (31UL)
 
#define sqi_sqi_sr_rx_fifo_err_undr_Msk   (0x80000000UL)
 
#define sqi_sqi_sr_rx_fifo_err_ovfl_Pos   (30UL)
 
#define sqi_sqi_sr_rx_fifo_err_ovfl_Msk   (0x40000000UL)
 
#define sqi_sqi_sr_bf_align2_Pos   (29UL)
 
#define sqi_sqi_sr_bf_align2_Msk   (0x20000000UL)
 
#define sqi_sqi_sr_rx_fifo_level_Pos   (24UL)
 
#define sqi_sqi_sr_rx_fifo_level_Msk   (0x1f000000UL)
 
#define sqi_sqi_sr_tx_fifo_err_undr_Pos   (23UL)
 
#define sqi_sqi_sr_tx_fifo_err_undr_Msk   (0x800000UL)
 
#define sqi_sqi_sr_tx_fifo_err_ovfl_Pos   (22UL)
 
#define sqi_sqi_sr_tx_fifo_err_ovfl_Msk   (0x400000UL)
 
#define sqi_sqi_sr_bf_align1_Pos   (21UL)
 
#define sqi_sqi_sr_bf_align1_Msk   (0x200000UL)
 
#define sqi_sqi_sr_tx_fifo_level_Pos   (16UL)
 
#define sqi_sqi_sr_tx_fifo_level_Msk   (0x1f0000UL)
 
#define sqi_sqi_sr_sqirom_disabled_err_Pos   (15UL)
 
#define sqi_sqi_sr_sqirom_disabled_err_Msk   (0x8000UL)
 
#define sqi_sqi_sr_sqirom_write_err_Pos   (14UL)
 
#define sqi_sqi_sr_sqirom_write_err_Msk   (0x4000UL)
 
#define sqi_sqi_sr_sqirom_timeout_err_Pos   (13UL)
 
#define sqi_sqi_sr_sqirom_timeout_err_Msk   (0x2000UL)
 
#define sqi_sqi_sr_bf_align0_Pos   (5UL)
 
#define sqi_sqi_sr_bf_align0_Msk   (0x1fe0UL)
 
#define sqi_sqi_sr_busy_Pos   (4UL)
 
#define sqi_sqi_sr_busy_Msk   (0x10UL)
 
#define sqi_sqi_sr_rx_fifo_full_Pos   (3UL)
 
#define sqi_sqi_sr_rx_fifo_full_Msk   (0x8UL)
 
#define sqi_sqi_sr_rx_fifo_not_empty_Pos   (2UL)
 
#define sqi_sqi_sr_rx_fifo_not_empty_Msk   (0x4UL)
 
#define sqi_sqi_sr_tx_fifo_not_full_Pos   (1UL)
 
#define sqi_sqi_sr_tx_fifo_not_full_Msk   (0x2UL)
 
#define sqi_sqi_sr_tx_fifo_empty_Pos   (0UL)
 
#define sqi_sqi_sr_tx_fifo_empty_Msk   (0x1UL)
 
#define sqi_sqi_tcr_bf_align1_Pos   (30UL)
 
#define sqi_sqi_tcr_bf_align1_Msk   (0xc0000000UL)
 
#define sqi_sqi_tcr_ms_byte_first_Pos   (29UL)
 
#define sqi_sqi_tcr_ms_byte_first_Msk   (0x20000000UL)
 
#define sqi_sqi_tcr_ms_bit_first_Pos   (28UL)
 
#define sqi_sqi_tcr_ms_bit_first_Msk   (0x10000000UL)
 
#define sqi_sqi_tcr_duplex_Pos   (26UL)
 
#define sqi_sqi_tcr_duplex_Msk   (0xc000000UL)
 
#define sqi_sqi_tcr_mode_Pos   (24UL)
 
#define sqi_sqi_tcr_mode_Msk   (0x3000000UL)
 
#define sqi_sqi_tcr_start_transfer_Pos   (23UL)
 
#define sqi_sqi_tcr_start_transfer_Msk   (0x800000UL)
 
#define sqi_sqi_tcr_tx_oe_Pos   (22UL)
 
#define sqi_sqi_tcr_tx_oe_Msk   (0x400000UL)
 
#define sqi_sqi_tcr_tx_out_Pos   (21UL)
 
#define sqi_sqi_tcr_tx_out_Msk   (0x200000UL)
 
#define sqi_sqi_tcr_bf_align0_Pos   (19UL)
 
#define sqi_sqi_tcr_bf_align0_Msk   (0x180000UL)
 
#define sqi_sqi_tcr_transfer_size_Pos   (0UL)
 
#define sqi_sqi_tcr_transfer_size_Msk   (0x7ffffUL)
 
#define sqi_sqi_irq_mask_bf_align0_Pos   (9UL)
 
#define sqi_sqi_irq_mask_bf_align0_Msk   (0xfffffe00UL)
 
#define sqi_sqi_irq_mask_sqirom_error_Pos   (8UL)
 
#define sqi_sqi_irq_mask_sqirom_error_Msk   (0x100UL)
 
#define sqi_sqi_irq_mask_trans_end_Pos   (7UL)
 
#define sqi_sqi_irq_mask_trans_end_Msk   (0x80UL)
 
#define sqi_sqi_irq_mask_txeim_Pos   (6UL)
 
#define sqi_sqi_irq_mask_txeim_Msk   (0x40UL)
 
#define sqi_sqi_irq_mask_rxfim_Pos   (5UL)
 
#define sqi_sqi_irq_mask_rxfim_Msk   (0x20UL)
 
#define sqi_sqi_irq_mask_rxneim_Pos   (4UL)
 
#define sqi_sqi_irq_mask_rxneim_Msk   (0x10UL)
 
#define sqi_sqi_irq_mask_TXIM_Pos   (3UL)
 
#define sqi_sqi_irq_mask_TXIM_Msk   (0x8UL)
 
#define sqi_sqi_irq_mask_RXIM_Pos   (2UL)
 
#define sqi_sqi_irq_mask_RXIM_Msk   (0x4UL)
 
#define sqi_sqi_irq_mask_RTIM_Pos   (1UL)
 
#define sqi_sqi_irq_mask_RTIM_Msk   (0x2UL)
 
#define sqi_sqi_irq_mask_RORIM_Pos   (0UL)
 
#define sqi_sqi_irq_mask_RORIM_Msk   (0x1UL)
 
#define sqi_sqi_irq_raw_bf_align0_Pos   (9UL)
 
#define sqi_sqi_irq_raw_bf_align0_Msk   (0xfffffe00UL)
 
#define sqi_sqi_irq_raw_sqirom_error_Pos   (8UL)
 
#define sqi_sqi_irq_raw_sqirom_error_Msk   (0x100UL)
 
#define sqi_sqi_irq_raw_trans_end_Pos   (7UL)
 
#define sqi_sqi_irq_raw_trans_end_Msk   (0x80UL)
 
#define sqi_sqi_irq_raw_txeris_Pos   (6UL)
 
#define sqi_sqi_irq_raw_txeris_Msk   (0x40UL)
 
#define sqi_sqi_irq_raw_rxfris_Pos   (5UL)
 
#define sqi_sqi_irq_raw_rxfris_Msk   (0x20UL)
 
#define sqi_sqi_irq_raw_rxneris_Pos   (4UL)
 
#define sqi_sqi_irq_raw_rxneris_Msk   (0x10UL)
 
#define sqi_sqi_irq_raw_TXRIS_Pos   (3UL)
 
#define sqi_sqi_irq_raw_TXRIS_Msk   (0x8UL)
 
#define sqi_sqi_irq_raw_RXRIS_Pos   (2UL)
 
#define sqi_sqi_irq_raw_RXRIS_Msk   (0x4UL)
 
#define sqi_sqi_irq_raw_RTRIS_Pos   (1UL)
 
#define sqi_sqi_irq_raw_RTRIS_Msk   (0x2UL)
 
#define sqi_sqi_irq_raw_RORRIS_Pos   (0UL)
 
#define sqi_sqi_irq_raw_RORRIS_Msk   (0x1UL)
 
#define sqi_sqi_irq_masked_bf_align0_Pos   (9UL)
 
#define sqi_sqi_irq_masked_bf_align0_Msk   (0xfffffe00UL)
 
#define sqi_sqi_irq_masked_sqirom_error_Pos   (8UL)
 
#define sqi_sqi_irq_masked_sqirom_error_Msk   (0x100UL)
 
#define sqi_sqi_irq_masked_trans_end_Pos   (7UL)
 
#define sqi_sqi_irq_masked_trans_end_Msk   (0x80UL)
 
#define sqi_sqi_irq_masked_txemis_Pos   (6UL)
 
#define sqi_sqi_irq_masked_txemis_Msk   (0x40UL)
 
#define sqi_sqi_irq_masked_rxfmis_Pos   (5UL)
 
#define sqi_sqi_irq_masked_rxfmis_Msk   (0x20UL)
 
#define sqi_sqi_irq_masked_rxnemis_Pos   (4UL)
 
#define sqi_sqi_irq_masked_rxnemis_Msk   (0x10UL)
 
#define sqi_sqi_irq_masked_TXMIS_Pos   (3UL)
 
#define sqi_sqi_irq_masked_TXMIS_Msk   (0x8UL)
 
#define sqi_sqi_irq_masked_RXMIS_Pos   (2UL)
 
#define sqi_sqi_irq_masked_RXMIS_Msk   (0x4UL)
 
#define sqi_sqi_irq_masked_RTMIS_Pos   (1UL)
 
#define sqi_sqi_irq_masked_RTMIS_Msk   (0x2UL)
 
#define sqi_sqi_irq_masked_RORMIS_Pos   (0UL)
 
#define sqi_sqi_irq_masked_RORMIS_Msk   (0x1UL)
 
#define sqi_sqi_irq_clear_bf_align0_Pos   (9UL)
 
#define sqi_sqi_irq_clear_bf_align0_Msk   (0xfffffe00UL)
 
#define sqi_sqi_irq_clear_sqirom_error_Pos   (8UL)
 
#define sqi_sqi_irq_clear_sqirom_error_Msk   (0x100UL)
 
#define sqi_sqi_irq_clear_trans_end_Pos   (7UL)
 
#define sqi_sqi_irq_clear_trans_end_Msk   (0x80UL)
 
#define sqi_sqi_irq_clear_txeic_Pos   (6UL)
 
#define sqi_sqi_irq_clear_txeic_Msk   (0x40UL)
 
#define sqi_sqi_irq_clear_rxfic_Pos   (5UL)
 
#define sqi_sqi_irq_clear_rxfic_Msk   (0x20UL)
 
#define sqi_sqi_irq_clear_rxneic_Pos   (4UL)
 
#define sqi_sqi_irq_clear_rxneic_Msk   (0x10UL)
 
#define sqi_sqi_irq_clear_TXIC_Pos   (3UL)
 
#define sqi_sqi_irq_clear_TXIC_Msk   (0x8UL)
 
#define sqi_sqi_irq_clear_RXIC_Pos   (2UL)
 
#define sqi_sqi_irq_clear_RXIC_Msk   (0x4UL)
 
#define sqi_sqi_irq_clear_RTIC_Pos   (1UL)
 
#define sqi_sqi_irq_clear_RTIC_Msk   (0x2UL)
 
#define sqi_sqi_irq_clear_RORIC_Pos   (0UL)
 
#define sqi_sqi_irq_clear_RORIC_Msk   (0x1UL)
 
#define sqi_sqi_dmacr_bf_align0_Pos   (2UL)
 
#define sqi_sqi_dmacr_bf_align0_Msk   (0xfffffffcUL)
 
#define sqi_sqi_dmacr_tx_dma_en_Pos   (1UL)
 
#define sqi_sqi_dmacr_tx_dma_en_Msk   (0x2UL)
 
#define sqi_sqi_dmacr_rx_dma_en_Pos   (0UL)
 
#define sqi_sqi_dmacr_rx_dma_en_Msk   (0x1UL)
 
#define sqi_sqi_pio_out_bf_align0_Pos   (8UL)
 
#define sqi_sqi_pio_out_bf_align0_Msk   (0xffffff00UL)
 
#define sqi_sqi_pio_out_sio3_Pos   (7UL)
 
#define sqi_sqi_pio_out_sio3_Msk   (0x80UL)
 
#define sqi_sqi_pio_out_sio2_Pos   (6UL)
 
#define sqi_sqi_pio_out_sio2_Msk   (0x40UL)
 
#define sqi_sqi_pio_out_miso_Pos   (5UL)
 
#define sqi_sqi_pio_out_miso_Msk   (0x20UL)
 
#define sqi_sqi_pio_out_mosi_Pos   (4UL)
 
#define sqi_sqi_pio_out_mosi_Msk   (0x10UL)
 
#define sqi_sqi_pio_out_csn_Pos   (1UL)
 
#define sqi_sqi_pio_out_csn_Msk   (0xeUL)
 
#define sqi_sqi_pio_out_sclk_Pos   (0UL)
 
#define sqi_sqi_pio_out_sclk_Msk   (0x1UL)
 
#define sqi_sqi_pio_oe_bf_align0_Pos   (8UL)
 
#define sqi_sqi_pio_oe_bf_align0_Msk   (0xffffff00UL)
 
#define sqi_sqi_pio_oe_sio3_Pos   (7UL)
 
#define sqi_sqi_pio_oe_sio3_Msk   (0x80UL)
 
#define sqi_sqi_pio_oe_sio2_Pos   (6UL)
 
#define sqi_sqi_pio_oe_sio2_Msk   (0x40UL)
 
#define sqi_sqi_pio_oe_miso_Pos   (5UL)
 
#define sqi_sqi_pio_oe_miso_Msk   (0x20UL)
 
#define sqi_sqi_pio_oe_mosi_Pos   (4UL)
 
#define sqi_sqi_pio_oe_mosi_Msk   (0x10UL)
 
#define sqi_sqi_pio_oe_csn_Pos   (1UL)
 
#define sqi_sqi_pio_oe_csn_Msk   (0xeUL)
 
#define sqi_sqi_pio_oe_sclk_Pos   (0UL)
 
#define sqi_sqi_pio_oe_sclk_Msk   (0x1UL)
 
#define sqi_sqi_pio_in_bf_align0_Pos   (8UL)
 
#define sqi_sqi_pio_in_bf_align0_Msk   (0xffffff00UL)
 
#define sqi_sqi_pio_in_sio3_Pos   (7UL)
 
#define sqi_sqi_pio_in_sio3_Msk   (0x80UL)
 
#define sqi_sqi_pio_in_sio2_Pos   (6UL)
 
#define sqi_sqi_pio_in_sio2_Msk   (0x40UL)
 
#define sqi_sqi_pio_in_miso_Pos   (5UL)
 
#define sqi_sqi_pio_in_miso_Msk   (0x20UL)
 
#define sqi_sqi_pio_in_mosi_Pos   (4UL)
 
#define sqi_sqi_pio_in_mosi_Msk   (0x10UL)
 
#define sqi_sqi_pio_in_csn_Pos   (1UL)
 
#define sqi_sqi_pio_in_csn_Msk   (0xeUL)
 
#define sqi_sqi_pio_in_sclk_Pos   (0UL)
 
#define sqi_sqi_pio_in_sclk_Msk   (0x1UL)
 
#define sqi_sqi_sqirom_cfg_clk_div_val_Pos   (24UL)
 
#define sqi_sqi_sqirom_cfg_clk_div_val_Msk   (0xff000000UL)
 
#define sqi_sqi_sqirom_cfg_bf_align1_Pos   (22UL)
 
#define sqi_sqi_sqirom_cfg_bf_align1_Msk   (0xc00000UL)
 
#define sqi_sqi_sqirom_cfg_t_csh_Pos   (20UL)
 
#define sqi_sqi_sqirom_cfg_t_csh_Msk   (0x300000UL)
 
#define sqi_sqi_sqirom_cfg_dummy_cycles_Pos   (16UL)
 
#define sqi_sqi_sqirom_cfg_dummy_cycles_Msk   (0xf0000UL)
 
#define sqi_sqi_sqirom_cfg_cmd_byte_Pos   (8UL)
 
#define sqi_sqi_sqirom_cfg_cmd_byte_Msk   (0xff00UL)
 
#define sqi_sqi_sqirom_cfg_bf_align0_Pos   (7UL)
 
#define sqi_sqi_sqirom_cfg_bf_align0_Msk   (0x80UL)
 
#define sqi_sqi_sqirom_cfg_addr_bits_Pos   (4UL)
 
#define sqi_sqi_sqirom_cfg_addr_bits_Msk   (0x70UL)
 
#define sqi_sqi_sqirom_cfg_addr_nibbles_Pos   (2UL)
 
#define sqi_sqi_sqirom_cfg_addr_nibbles_Msk   (0xcUL)
 
#define sqi_sqi_sqirom_cfg_addr_before_cmd_Pos   (1UL)
 
#define sqi_sqi_sqirom_cfg_addr_before_cmd_Msk   (0x2UL)
 
#define sqi_sqi_sqirom_cfg_enable_Pos   (0UL)
 
#define sqi_sqi_sqirom_cfg_enable_Msk   (0x1UL)
 
#define uart_uartdr_bf_align0_Pos   (11UL)
 
#define uart_uartdr_bf_align0_Msk   (0xfffff800UL)
 
#define uart_uartdr_BE_Pos   (10UL)
 
#define uart_uartdr_BE_Msk   (0x400UL)
 
#define uart_uartdr_PE_Pos   (9UL)
 
#define uart_uartdr_PE_Msk   (0x200UL)
 
#define uart_uartdr_FE_Pos   (8UL)
 
#define uart_uartdr_FE_Msk   (0x100UL)
 
#define uart_uartdr_DATA_Pos   (0UL)
 
#define uart_uartdr_DATA_Msk   (0xffUL)
 
#define uart_uartrsr_bf_align0_Pos   (4UL)
 
#define uart_uartrsr_bf_align0_Msk   (0xfffffff0UL)
 
#define uart_uartrsr_OE_Pos   (3UL)
 
#define uart_uartrsr_OE_Msk   (0x8UL)
 
#define uart_uartrsr_BE_Pos   (2UL)
 
#define uart_uartrsr_BE_Msk   (0x4UL)
 
#define uart_uartrsr_PE_Pos   (1UL)
 
#define uart_uartrsr_PE_Msk   (0x2UL)
 
#define uart_uartrsr_FE_Pos   (0UL)
 
#define uart_uartrsr_FE_Msk   (0x1UL)
 
#define uart_uartlcr_h_bf_align0_Pos   (7UL)
 
#define uart_uartlcr_h_bf_align0_Msk   (0xffffff80UL)
 
#define uart_uartlcr_h_WLEN_Pos   (5UL)
 
#define uart_uartlcr_h_WLEN_Msk   (0x60UL)
 
#define uart_uartlcr_h_FEN_Pos   (4UL)
 
#define uart_uartlcr_h_FEN_Msk   (0x10UL)
 
#define uart_uartlcr_h_STP2_Pos   (3UL)
 
#define uart_uartlcr_h_STP2_Msk   (0x8UL)
 
#define uart_uartlcr_h_EPS_Pos   (2UL)
 
#define uart_uartlcr_h_EPS_Msk   (0x4UL)
 
#define uart_uartlcr_h_PEN_Pos   (1UL)
 
#define uart_uartlcr_h_PEN_Msk   (0x2UL)
 
#define uart_uartlcr_h_BRK_Pos   (0UL)
 
#define uart_uartlcr_h_BRK_Msk   (0x1UL)
 
#define uart_uartlcr_m_bf_align0_Pos   (8UL)
 
#define uart_uartlcr_m_bf_align0_Msk   (0xffffff00UL)
 
#define uart_uartlcr_m_BAUDDIVMS_Pos   (0UL)
 
#define uart_uartlcr_m_BAUDDIVMS_Msk   (0xffUL)
 
#define uart_uartlcr_l_bf_align0_Pos   (8UL)
 
#define uart_uartlcr_l_bf_align0_Msk   (0xffffff00UL)
 
#define uart_uartlcr_l_BAUDDIVLS_Pos   (0UL)
 
#define uart_uartlcr_l_BAUDDIVLS_Msk   (0xffUL)
 
#define uart_uartcr_bf_align0_Pos   (9UL)
 
#define uart_uartcr_bf_align0_Msk   (0xfffffe00UL)
 
#define uart_uartcr_TX_RX_LOOP_Pos   (8UL)
 
#define uart_uartcr_TX_RX_LOOP_Msk   (0x100UL)
 
#define uart_uartcr_LBE_Pos   (7UL)
 
#define uart_uartcr_LBE_Msk   (0x80UL)
 
#define uart_uartcr_RTIE_Pos   (6UL)
 
#define uart_uartcr_RTIE_Msk   (0x40UL)
 
#define uart_uartcr_TIE_Pos   (5UL)
 
#define uart_uartcr_TIE_Msk   (0x20UL)
 
#define uart_uartcr_RIE_Pos   (4UL)
 
#define uart_uartcr_RIE_Msk   (0x10UL)
 
#define uart_uartcr_MSIE_Pos   (3UL)
 
#define uart_uartcr_MSIE_Msk   (0x8UL)
 
#define uart_uartcr_SIRLP_Pos   (2UL)
 
#define uart_uartcr_SIRLP_Msk   (0x4UL)
 
#define uart_uartcr_SIREN_Pos   (1UL)
 
#define uart_uartcr_SIREN_Msk   (0x2UL)
 
#define uart_uartcr_uartEN_Pos   (0UL)
 
#define uart_uartcr_uartEN_Msk   (0x1UL)
 
#define uart_uartfr_bf_align0_Pos   (8UL)
 
#define uart_uartfr_bf_align0_Msk   (0xffffff00UL)
 
#define uart_uartfr_TXFE_Pos   (7UL)
 
#define uart_uartfr_TXFE_Msk   (0x80UL)
 
#define uart_uartfr_RXFF_Pos   (6UL)
 
#define uart_uartfr_RXFF_Msk   (0x40UL)
 
#define uart_uartfr_TXFF_Pos   (5UL)
 
#define uart_uartfr_TXFF_Msk   (0x20UL)
 
#define uart_uartfr_RXFE_Pos   (4UL)
 
#define uart_uartfr_RXFE_Msk   (0x10UL)
 
#define uart_uartfr_BUSY_Pos   (3UL)
 
#define uart_uartfr_BUSY_Msk   (0x8UL)
 
#define uart_uartfr_DCD_Pos   (2UL)
 
#define uart_uartfr_DCD_Msk   (0x4UL)
 
#define uart_uartfr_DSR_Pos   (1UL)
 
#define uart_uartfr_DSR_Msk   (0x2UL)
 
#define uart_uartfr_CTS_Pos   (0UL)
 
#define uart_uartfr_CTS_Msk   (0x1UL)
 
#define uart_uartiir_bf_align0_Pos   (4UL)
 
#define uart_uartiir_bf_align0_Msk   (0xfffffff0UL)
 
#define uart_uartiir_RTIS_Pos   (3UL)
 
#define uart_uartiir_RTIS_Msk   (0x8UL)
 
#define uart_uartiir_TIS_Pos   (2UL)
 
#define uart_uartiir_TIS_Msk   (0x4UL)
 
#define uart_uartiir_RIS_Pos   (1UL)
 
#define uart_uartiir_RIS_Msk   (0x2UL)
 
#define uart_uartiir_MIS_Pos   (0UL)
 
#define uart_uartiir_MIS_Msk   (0x1UL)
 
#define uart_uartilpr_bf_align0_Pos   (8UL)
 
#define uart_uartilpr_bf_align0_Msk   (0xffffff00UL)
 
#define uart_uartilpr_ILPDVSR_Pos   (0UL)
 
#define uart_uartilpr_ILPDVSR_Msk   (0xffUL)
 
#define uart_uartrts_bf_align0_Pos   (8UL)
 
#define uart_uartrts_bf_align0_Msk   (0xffffff00UL)
 
#define uart_uartrts_STICK_Pos   (7UL)
 
#define uart_uartrts_STICK_Msk   (0x80UL)
 
#define uart_uartrts_CTS_pol_Pos   (6UL)
 
#define uart_uartrts_CTS_pol_Msk   (0x40UL)
 
#define uart_uartrts_CTS_ctr_Pos   (5UL)
 
#define uart_uartrts_CTS_ctr_Msk   (0x20UL)
 
#define uart_uartrts_RTS_pol_Pos   (4UL)
 
#define uart_uartrts_RTS_pol_Msk   (0x10UL)
 
#define uart_uartrts_MOD2_Pos   (3UL)
 
#define uart_uartrts_MOD2_Msk   (0x8UL)
 
#define uart_uartrts_COUNT_Pos   (2UL)
 
#define uart_uartrts_COUNT_Msk   (0x4UL)
 
#define uart_uartrts_RTS_Pos   (1UL)
 
#define uart_uartrts_RTS_Msk   (0x2UL)
 
#define uart_uartrts_AUTO_Pos   (0UL)
 
#define uart_uartrts_AUTO_Msk   (0x1UL)
 
#define uart_uartforerun_bf_align0_Pos   (8UL)
 
#define uart_uartforerun_bf_align0_Msk   (0xffffff00UL)
 
#define uart_uartforerun_FORERUN_Pos   (0UL)
 
#define uart_uartforerun_FORERUN_Msk   (0xffUL)
 
#define uart_uarttrail_bf_align0_Pos   (8UL)
 
#define uart_uarttrail_bf_align0_Msk   (0xffffff00UL)
 
#define uart_uarttrail_TRAIL_Pos   (0UL)
 
#define uart_uarttrail_TRAIL_Msk   (0xffUL)
 
#define uart_uartdrvout_bf_align0_Pos   (2UL)
 
#define uart_uartdrvout_bf_align0_Msk   (0xfffffffcUL)
 
#define uart_uartdrvout_DRVRTS_Pos   (1UL)
 
#define uart_uartdrvout_DRVRTS_Msk   (0x2UL)
 
#define uart_uartdrvout_DRVTX_Pos   (0UL)
 
#define uart_uartdrvout_DRVTX_Msk   (0x1UL)
 
#define uart_uartcr_2_bf_align0_Pos   (2UL)
 
#define uart_uartcr_2_bf_align0_Msk   (0xfffffffcUL)
 
#define uart_uartcr_2_oversampling_8x_Pos   (1UL)
 
#define uart_uartcr_2_oversampling_8x_Msk   (0x2UL)
 
#define uart_uartcr_2_Baud_Rate_Mode_Pos   (0UL)
 
#define uart_uartcr_2_Baud_Rate_Mode_Msk   (0x1UL)
 
#define uart_uartrxiflsel_bf_align0_Pos   (6UL)
 
#define uart_uartrxiflsel_bf_align0_Msk   (0xffffffc0UL)
 
#define uart_uartrxiflsel_RXDMA_Pos   (5UL)
 
#define uart_uartrxiflsel_RXDMA_Msk   (0x20UL)
 
#define uart_uartrxiflsel_RXIFLSEL_Pos   (0UL)
 
#define uart_uartrxiflsel_RXIFLSEL_Msk   (0x1fUL)
 
#define uart_uarttxiflsel_bf_align0_Pos   (6UL)
 
#define uart_uarttxiflsel_bf_align0_Msk   (0xffffffc0UL)
 
#define uart_uarttxiflsel_TXDMA_Pos   (5UL)
 
#define uart_uarttxiflsel_TXDMA_Msk   (0x20UL)
 
#define uart_uarttxiflsel_TXIFLSEL_Pos   (0UL)
 
#define uart_uarttxiflsel_TXIFLSEL_Msk   (0x1fUL)
 
#define ahb_abort_abort_base_bf_align0_Pos   (0UL)
 
#define ahb_abort_abort_base_bf_align0_Msk   (0xffffffffUL)
 
#define ahb_abort_abort_end_bf_align0_Pos   (0UL)
 
#define ahb_abort_abort_end_bf_align0_Msk   (0xffffffffUL)
 
#define sample_at_porn_stat_sample_at_porn_stat_in0_hif_a15_Pos   (31UL)
 
#define sample_at_porn_stat_sample_at_porn_stat_in0_hif_a15_Msk   (0x80000000UL)
 
#define sample_at_porn_stat_sample_at_porn_stat_in0_hif_a14_Pos   (30UL)
 
#define sample_at_porn_stat_sample_at_porn_stat_in0_hif_a14_Msk   (0x40000000UL)
 
#define sample_at_porn_stat_sample_at_porn_stat_in0_hif_a13_Pos   (29UL)
 
#define sample_at_porn_stat_sample_at_porn_stat_in0_hif_a13_Msk   (0x20000000UL)
 
#define sample_at_porn_stat_sample_at_porn_stat_in0_hif_a12_Pos   (28UL)
 
#define sample_at_porn_stat_sample_at_porn_stat_in0_hif_a12_Msk   (0x10000000UL)
 
#define sample_at_porn_stat_sample_at_porn_stat_in0_hif_a11_Pos   (27UL)
 
#define sample_at_porn_stat_sample_at_porn_stat_in0_hif_a11_Msk   (0x8000000UL)
 
#define sample_at_porn_stat_sample_at_porn_stat_in0_hif_a10_Pos   (26UL)
 
#define sample_at_porn_stat_sample_at_porn_stat_in0_hif_a10_Msk   (0x4000000UL)
 
#define sample_at_porn_stat_sample_at_porn_stat_in0_hif_a9_Pos   (25UL)
 
#define sample_at_porn_stat_sample_at_porn_stat_in0_hif_a9_Msk   (0x2000000UL)
 
#define sample_at_porn_stat_sample_at_porn_stat_in0_hif_a8_Pos   (24UL)
 
#define sample_at_porn_stat_sample_at_porn_stat_in0_hif_a8_Msk   (0x1000000UL)
 
#define sample_at_porn_stat_sample_at_porn_stat_in0_hif_a7_Pos   (23UL)
 
#define sample_at_porn_stat_sample_at_porn_stat_in0_hif_a7_Msk   (0x800000UL)
 
#define sample_at_porn_stat_sample_at_porn_stat_in0_hif_a6_Pos   (22UL)
 
#define sample_at_porn_stat_sample_at_porn_stat_in0_hif_a6_Msk   (0x400000UL)
 
#define sample_at_porn_stat_sample_at_porn_stat_in0_hif_a5_Pos   (21UL)
 
#define sample_at_porn_stat_sample_at_porn_stat_in0_hif_a5_Msk   (0x200000UL)
 
#define sample_at_porn_stat_sample_at_porn_stat_in0_hif_a4_Pos   (20UL)
 
#define sample_at_porn_stat_sample_at_porn_stat_in0_hif_a4_Msk   (0x100000UL)
 
#define sample_at_porn_stat_sample_at_porn_stat_in0_hif_a3_Pos   (19UL)
 
#define sample_at_porn_stat_sample_at_porn_stat_in0_hif_a3_Msk   (0x80000UL)
 
#define sample_at_porn_stat_sample_at_porn_stat_in0_hif_a2_Pos   (18UL)
 
#define sample_at_porn_stat_sample_at_porn_stat_in0_hif_a2_Msk   (0x40000UL)
 
#define sample_at_porn_stat_sample_at_porn_stat_in0_hif_a1_Pos   (17UL)
 
#define sample_at_porn_stat_sample_at_porn_stat_in0_hif_a1_Msk   (0x20000UL)
 
#define sample_at_porn_stat_sample_at_porn_stat_in0_hif_a0_Pos   (16UL)
 
#define sample_at_porn_stat_sample_at_porn_stat_in0_hif_a0_Msk   (0x10000UL)
 
#define sample_at_porn_stat_sample_at_porn_stat_in0_hif_d15_Pos   (15UL)
 
#define sample_at_porn_stat_sample_at_porn_stat_in0_hif_d15_Msk   (0x8000UL)
 
#define sample_at_porn_stat_sample_at_porn_stat_in0_hif_d14_Pos   (14UL)
 
#define sample_at_porn_stat_sample_at_porn_stat_in0_hif_d14_Msk   (0x4000UL)
 
#define sample_at_porn_stat_sample_at_porn_stat_in0_hif_d13_Pos   (13UL)
 
#define sample_at_porn_stat_sample_at_porn_stat_in0_hif_d13_Msk   (0x2000UL)
 
#define sample_at_porn_stat_sample_at_porn_stat_in0_hif_d12_Pos   (12UL)
 
#define sample_at_porn_stat_sample_at_porn_stat_in0_hif_d12_Msk   (0x1000UL)
 
#define sample_at_porn_stat_sample_at_porn_stat_in0_hif_d11_Pos   (11UL)
 
#define sample_at_porn_stat_sample_at_porn_stat_in0_hif_d11_Msk   (0x800UL)
 
#define sample_at_porn_stat_sample_at_porn_stat_in0_hif_d10_Pos   (10UL)
 
#define sample_at_porn_stat_sample_at_porn_stat_in0_hif_d10_Msk   (0x400UL)
 
#define sample_at_porn_stat_sample_at_porn_stat_in0_hif_d9_Pos   (9UL)
 
#define sample_at_porn_stat_sample_at_porn_stat_in0_hif_d9_Msk   (0x200UL)
 
#define sample_at_porn_stat_sample_at_porn_stat_in0_hif_d8_Pos   (8UL)
 
#define sample_at_porn_stat_sample_at_porn_stat_in0_hif_d8_Msk   (0x100UL)
 
#define sample_at_porn_stat_sample_at_porn_stat_in0_hif_d7_Pos   (7UL)
 
#define sample_at_porn_stat_sample_at_porn_stat_in0_hif_d7_Msk   (0x80UL)
 
#define sample_at_porn_stat_sample_at_porn_stat_in0_hif_d6_Pos   (6UL)
 
#define sample_at_porn_stat_sample_at_porn_stat_in0_hif_d6_Msk   (0x40UL)
 
#define sample_at_porn_stat_sample_at_porn_stat_in0_hif_d5_Pos   (5UL)
 
#define sample_at_porn_stat_sample_at_porn_stat_in0_hif_d5_Msk   (0x20UL)
 
#define sample_at_porn_stat_sample_at_porn_stat_in0_hif_d4_Pos   (4UL)
 
#define sample_at_porn_stat_sample_at_porn_stat_in0_hif_d4_Msk   (0x10UL)
 
#define sample_at_porn_stat_sample_at_porn_stat_in0_hif_d3_Pos   (3UL)
 
#define sample_at_porn_stat_sample_at_porn_stat_in0_hif_d3_Msk   (0x8UL)
 
#define sample_at_porn_stat_sample_at_porn_stat_in0_hif_d2_Pos   (2UL)
 
#define sample_at_porn_stat_sample_at_porn_stat_in0_hif_d2_Msk   (0x4UL)
 
#define sample_at_porn_stat_sample_at_porn_stat_in0_hif_d1_Pos   (1UL)
 
#define sample_at_porn_stat_sample_at_porn_stat_in0_hif_d1_Msk   (0x2UL)
 
#define sample_at_porn_stat_sample_at_porn_stat_in0_hif_d0_Pos   (0UL)
 
#define sample_at_porn_stat_sample_at_porn_stat_in0_hif_d0_Msk   (0x1UL)
 
#define sample_at_porn_stat_sample_at_porn_stat_in1_bf_align0_Pos   (17UL)
 
#define sample_at_porn_stat_sample_at_porn_stat_in1_bf_align0_Msk   (0xfffe0000UL)
 
#define sample_at_porn_stat_sample_at_porn_stat_in1_sqi_sio3_Pos   (16UL)
 
#define sample_at_porn_stat_sample_at_porn_stat_in1_sqi_sio3_Msk   (0x10000UL)
 
#define sample_at_porn_stat_sample_at_porn_stat_in1_sqi_sio2_Pos   (15UL)
 
#define sample_at_porn_stat_sample_at_porn_stat_in1_sqi_sio2_Msk   (0x8000UL)
 
#define sample_at_porn_stat_sample_at_porn_stat_in1_sqi_miso_Pos   (14UL)
 
#define sample_at_porn_stat_sample_at_porn_stat_in1_sqi_miso_Msk   (0x4000UL)
 
#define sample_at_porn_stat_sample_at_porn_stat_in1_sqi_mosi_Pos   (13UL)
 
#define sample_at_porn_stat_sample_at_porn_stat_in1_sqi_mosi_Msk   (0x2000UL)
 
#define sample_at_porn_stat_sample_at_porn_stat_in1_sqi_cs0n_Pos   (12UL)
 
#define sample_at_porn_stat_sample_at_porn_stat_in1_sqi_cs0n_Msk   (0x1000UL)
 
#define sample_at_porn_stat_sample_at_porn_stat_in1_sqi_clk_Pos   (11UL)
 
#define sample_at_porn_stat_sample_at_porn_stat_in1_sqi_clk_Msk   (0x800UL)
 
#define sample_at_porn_stat_sample_at_porn_stat_in1_run_n_Pos   (10UL)
 
#define sample_at_porn_stat_sample_at_porn_stat_in1_run_n_Msk   (0x400UL)
 
#define sample_at_porn_stat_sample_at_porn_stat_in1_rdy_n_Pos   (9UL)
 
#define sample_at_porn_stat_sample_at_porn_stat_in1_rdy_n_Msk   (0x200UL)
 
#define sample_at_porn_stat_sample_at_porn_stat_in1_hif_sdclk_Pos   (8UL)
 
#define sample_at_porn_stat_sample_at_porn_stat_in1_hif_sdclk_Msk   (0x100UL)
 
#define sample_at_porn_stat_sample_at_porn_stat_in1_hif_dirq_Pos   (7UL)
 
#define sample_at_porn_stat_sample_at_porn_stat_in1_hif_dirq_Msk   (0x80UL)
 
#define sample_at_porn_stat_sample_at_porn_stat_in1_hif_rdy_Pos   (6UL)
 
#define sample_at_porn_stat_sample_at_porn_stat_in1_hif_rdy_Msk   (0x40UL)
 
#define sample_at_porn_stat_sample_at_porn_stat_in1_hif_csn_Pos   (5UL)
 
#define sample_at_porn_stat_sample_at_porn_stat_in1_hif_csn_Msk   (0x20UL)
 
#define sample_at_porn_stat_sample_at_porn_stat_in1_hif_wrn_Pos   (4UL)
 
#define sample_at_porn_stat_sample_at_porn_stat_in1_hif_wrn_Msk   (0x10UL)
 
#define sample_at_porn_stat_sample_at_porn_stat_in1_hif_rdn_Pos   (3UL)
 
#define sample_at_porn_stat_sample_at_porn_stat_in1_hif_rdn_Msk   (0x8UL)
 
#define sample_at_porn_stat_sample_at_porn_stat_in1_hif_bhen_Pos   (2UL)
 
#define sample_at_porn_stat_sample_at_porn_stat_in1_hif_bhen_Msk   (0x4UL)
 
#define sample_at_porn_stat_sample_at_porn_stat_in1_hif_a17_Pos   (1UL)
 
#define sample_at_porn_stat_sample_at_porn_stat_in1_hif_a17_Msk   (0x2UL)
 
#define sample_at_porn_stat_sample_at_porn_stat_in1_hif_a16_Pos   (0UL)
 
#define sample_at_porn_stat_sample_at_porn_stat_in1_hif_a16_Msk   (0x1UL)
 
#define slave_firewall_ctrl_firewall_cfg_crypt_system_abort_dis_Pos   (31UL)
 
#define slave_firewall_ctrl_firewall_cfg_crypt_system_abort_dis_Msk   (0x80000000UL)
 
#define slave_firewall_ctrl_firewall_cfg_crypt_system_bf_align2_Pos   (10UL)
 
#define slave_firewall_ctrl_firewall_cfg_crypt_system_bf_align2_Msk   (0x7ffffc00UL)
 
#define slave_firewall_ctrl_firewall_cfg_crypt_system_stat_app_Pos   (9UL)
 
#define slave_firewall_ctrl_firewall_cfg_crypt_system_stat_app_Msk   (0x200UL)
 
#define slave_firewall_ctrl_firewall_cfg_crypt_system_stat_com_Pos   (8UL)
 
#define slave_firewall_ctrl_firewall_cfg_crypt_system_stat_com_Msk   (0x100UL)
 
#define slave_firewall_ctrl_firewall_cfg_crypt_system_bf_align1_Pos   (6UL)
 
#define slave_firewall_ctrl_firewall_cfg_crypt_system_bf_align1_Msk   (0xc0UL)
 
#define slave_firewall_ctrl_firewall_cfg_crypt_system_rp_app_Pos   (5UL)
 
#define slave_firewall_ctrl_firewall_cfg_crypt_system_rp_app_Msk   (0x20UL)
 
#define slave_firewall_ctrl_firewall_cfg_crypt_system_rp_com_Pos   (4UL)
 
#define slave_firewall_ctrl_firewall_cfg_crypt_system_rp_com_Msk   (0x10UL)
 
#define slave_firewall_ctrl_firewall_cfg_crypt_system_bf_align0_Pos   (2UL)
 
#define slave_firewall_ctrl_firewall_cfg_crypt_system_bf_align0_Msk   (0xcUL)
 
#define slave_firewall_ctrl_firewall_cfg_crypt_system_wp_app_Pos   (1UL)
 
#define slave_firewall_ctrl_firewall_cfg_crypt_system_wp_app_Msk   (0x2UL)
 
#define slave_firewall_ctrl_firewall_cfg_crypt_system_wp_com_Pos   (0UL)
 
#define slave_firewall_ctrl_firewall_cfg_crypt_system_wp_com_Msk   (0x1UL)
 
#define slave_firewall_ctrl_firewall_cfg_debug_slave_abort_dis_Pos   (31UL)
 
#define slave_firewall_ctrl_firewall_cfg_debug_slave_abort_dis_Msk   (0x80000000UL)
 
#define slave_firewall_ctrl_firewall_cfg_debug_slave_bf_align2_Pos   (10UL)
 
#define slave_firewall_ctrl_firewall_cfg_debug_slave_bf_align2_Msk   (0x7ffffc00UL)
 
#define slave_firewall_ctrl_firewall_cfg_debug_slave_stat_app_Pos   (9UL)
 
#define slave_firewall_ctrl_firewall_cfg_debug_slave_stat_app_Msk   (0x200UL)
 
#define slave_firewall_ctrl_firewall_cfg_debug_slave_stat_com_Pos   (8UL)
 
#define slave_firewall_ctrl_firewall_cfg_debug_slave_stat_com_Msk   (0x100UL)
 
#define slave_firewall_ctrl_firewall_cfg_debug_slave_bf_align1_Pos   (6UL)
 
#define slave_firewall_ctrl_firewall_cfg_debug_slave_bf_align1_Msk   (0xc0UL)
 
#define slave_firewall_ctrl_firewall_cfg_debug_slave_rp_app_Pos   (5UL)
 
#define slave_firewall_ctrl_firewall_cfg_debug_slave_rp_app_Msk   (0x20UL)
 
#define slave_firewall_ctrl_firewall_cfg_debug_slave_rp_com_Pos   (4UL)
 
#define slave_firewall_ctrl_firewall_cfg_debug_slave_rp_com_Msk   (0x10UL)
 
#define slave_firewall_ctrl_firewall_cfg_debug_slave_bf_align0_Pos   (2UL)
 
#define slave_firewall_ctrl_firewall_cfg_debug_slave_bf_align0_Msk   (0xcUL)
 
#define slave_firewall_ctrl_firewall_cfg_debug_slave_wp_app_Pos   (1UL)
 
#define slave_firewall_ctrl_firewall_cfg_debug_slave_wp_app_Msk   (0x2UL)
 
#define slave_firewall_ctrl_firewall_cfg_debug_slave_wp_com_Pos   (0UL)
 
#define slave_firewall_ctrl_firewall_cfg_debug_slave_wp_com_Msk   (0x1UL)
 
#define slave_firewall_ctrl_firewall_cfg_eth_system_abort_dis_Pos   (31UL)
 
#define slave_firewall_ctrl_firewall_cfg_eth_system_abort_dis_Msk   (0x80000000UL)
 
#define slave_firewall_ctrl_firewall_cfg_eth_system_bf_align2_Pos   (10UL)
 
#define slave_firewall_ctrl_firewall_cfg_eth_system_bf_align2_Msk   (0x7ffffc00UL)
 
#define slave_firewall_ctrl_firewall_cfg_eth_system_stat_app_Pos   (9UL)
 
#define slave_firewall_ctrl_firewall_cfg_eth_system_stat_app_Msk   (0x200UL)
 
#define slave_firewall_ctrl_firewall_cfg_eth_system_stat_com_Pos   (8UL)
 
#define slave_firewall_ctrl_firewall_cfg_eth_system_stat_com_Msk   (0x100UL)
 
#define slave_firewall_ctrl_firewall_cfg_eth_system_bf_align1_Pos   (6UL)
 
#define slave_firewall_ctrl_firewall_cfg_eth_system_bf_align1_Msk   (0xc0UL)
 
#define slave_firewall_ctrl_firewall_cfg_eth_system_rp_app_Pos   (5UL)
 
#define slave_firewall_ctrl_firewall_cfg_eth_system_rp_app_Msk   (0x20UL)
 
#define slave_firewall_ctrl_firewall_cfg_eth_system_rp_com_Pos   (4UL)
 
#define slave_firewall_ctrl_firewall_cfg_eth_system_rp_com_Msk   (0x10UL)
 
#define slave_firewall_ctrl_firewall_cfg_eth_system_bf_align0_Pos   (2UL)
 
#define slave_firewall_ctrl_firewall_cfg_eth_system_bf_align0_Msk   (0xcUL)
 
#define slave_firewall_ctrl_firewall_cfg_eth_system_wp_app_Pos   (1UL)
 
#define slave_firewall_ctrl_firewall_cfg_eth_system_wp_app_Msk   (0x2UL)
 
#define slave_firewall_ctrl_firewall_cfg_eth_system_wp_com_Pos   (0UL)
 
#define slave_firewall_ctrl_firewall_cfg_eth_system_wp_com_Msk   (0x1UL)
 
#define slave_firewall_ctrl_firewall_cfg_sqirom_abort_dis_Pos   (31UL)
 
#define slave_firewall_ctrl_firewall_cfg_sqirom_abort_dis_Msk   (0x80000000UL)
 
#define slave_firewall_ctrl_firewall_cfg_sqirom_bf_align2_Pos   (10UL)
 
#define slave_firewall_ctrl_firewall_cfg_sqirom_bf_align2_Msk   (0x7ffffc00UL)
 
#define slave_firewall_ctrl_firewall_cfg_sqirom_stat_app_Pos   (9UL)
 
#define slave_firewall_ctrl_firewall_cfg_sqirom_stat_app_Msk   (0x200UL)
 
#define slave_firewall_ctrl_firewall_cfg_sqirom_stat_com_Pos   (8UL)
 
#define slave_firewall_ctrl_firewall_cfg_sqirom_stat_com_Msk   (0x100UL)
 
#define slave_firewall_ctrl_firewall_cfg_sqirom_bf_align1_Pos   (6UL)
 
#define slave_firewall_ctrl_firewall_cfg_sqirom_bf_align1_Msk   (0xc0UL)
 
#define slave_firewall_ctrl_firewall_cfg_sqirom_rp_app_Pos   (5UL)
 
#define slave_firewall_ctrl_firewall_cfg_sqirom_rp_app_Msk   (0x20UL)
 
#define slave_firewall_ctrl_firewall_cfg_sqirom_rp_com_Pos   (4UL)
 
#define slave_firewall_ctrl_firewall_cfg_sqirom_rp_com_Msk   (0x10UL)
 
#define slave_firewall_ctrl_firewall_cfg_sqirom_bf_align0_Pos   (2UL)
 
#define slave_firewall_ctrl_firewall_cfg_sqirom_bf_align0_Msk   (0xcUL)
 
#define slave_firewall_ctrl_firewall_cfg_sqirom_wp_app_Pos   (1UL)
 
#define slave_firewall_ctrl_firewall_cfg_sqirom_wp_app_Msk   (0x2UL)
 
#define slave_firewall_ctrl_firewall_cfg_sqirom_wp_com_Pos   (0UL)
 
#define slave_firewall_ctrl_firewall_cfg_sqirom_wp_com_Msk   (0x1UL)
 
#define slave_firewall_ctrl_firewall_cfg_hifmem_amem_abort_dis_Pos   (31UL)
 
#define slave_firewall_ctrl_firewall_cfg_hifmem_amem_abort_dis_Msk   (0x80000000UL)
 
#define slave_firewall_ctrl_firewall_cfg_hifmem_amem_bf_align2_Pos   (10UL)
 
#define slave_firewall_ctrl_firewall_cfg_hifmem_amem_bf_align2_Msk   (0x7ffffc00UL)
 
#define slave_firewall_ctrl_firewall_cfg_hifmem_amem_stat_app_Pos   (9UL)
 
#define slave_firewall_ctrl_firewall_cfg_hifmem_amem_stat_app_Msk   (0x200UL)
 
#define slave_firewall_ctrl_firewall_cfg_hifmem_amem_stat_com_Pos   (8UL)
 
#define slave_firewall_ctrl_firewall_cfg_hifmem_amem_stat_com_Msk   (0x100UL)
 
#define slave_firewall_ctrl_firewall_cfg_hifmem_amem_bf_align1_Pos   (6UL)
 
#define slave_firewall_ctrl_firewall_cfg_hifmem_amem_bf_align1_Msk   (0xc0UL)
 
#define slave_firewall_ctrl_firewall_cfg_hifmem_amem_rp_app_Pos   (5UL)
 
#define slave_firewall_ctrl_firewall_cfg_hifmem_amem_rp_app_Msk   (0x20UL)
 
#define slave_firewall_ctrl_firewall_cfg_hifmem_amem_rp_com_Pos   (4UL)
 
#define slave_firewall_ctrl_firewall_cfg_hifmem_amem_rp_com_Msk   (0x10UL)
 
#define slave_firewall_ctrl_firewall_cfg_hifmem_amem_bf_align0_Pos   (2UL)
 
#define slave_firewall_ctrl_firewall_cfg_hifmem_amem_bf_align0_Msk   (0xcUL)
 
#define slave_firewall_ctrl_firewall_cfg_hifmem_amem_wp_app_Pos   (1UL)
 
#define slave_firewall_ctrl_firewall_cfg_hifmem_amem_wp_app_Msk   (0x2UL)
 
#define slave_firewall_ctrl_firewall_cfg_hifmem_amem_wp_com_Pos   (0UL)
 
#define slave_firewall_ctrl_firewall_cfg_hifmem_amem_wp_com_Msk   (0x1UL)
 
#define slave_firewall_ctrl_firewall_cfg_hifmem_sdram_abort_dis_Pos   (31UL)
 
#define slave_firewall_ctrl_firewall_cfg_hifmem_sdram_abort_dis_Msk   (0x80000000UL)
 
#define slave_firewall_ctrl_firewall_cfg_hifmem_sdram_bf_align2_Pos   (10UL)
 
#define slave_firewall_ctrl_firewall_cfg_hifmem_sdram_bf_align2_Msk   (0x7ffffc00UL)
 
#define slave_firewall_ctrl_firewall_cfg_hifmem_sdram_stat_app_Pos   (9UL)
 
#define slave_firewall_ctrl_firewall_cfg_hifmem_sdram_stat_app_Msk   (0x200UL)
 
#define slave_firewall_ctrl_firewall_cfg_hifmem_sdram_stat_com_Pos   (8UL)
 
#define slave_firewall_ctrl_firewall_cfg_hifmem_sdram_stat_com_Msk   (0x100UL)
 
#define slave_firewall_ctrl_firewall_cfg_hifmem_sdram_bf_align1_Pos   (6UL)
 
#define slave_firewall_ctrl_firewall_cfg_hifmem_sdram_bf_align1_Msk   (0xc0UL)
 
#define slave_firewall_ctrl_firewall_cfg_hifmem_sdram_rp_app_Pos   (5UL)
 
#define slave_firewall_ctrl_firewall_cfg_hifmem_sdram_rp_app_Msk   (0x20UL)
 
#define slave_firewall_ctrl_firewall_cfg_hifmem_sdram_rp_com_Pos   (4UL)
 
#define slave_firewall_ctrl_firewall_cfg_hifmem_sdram_rp_com_Msk   (0x10UL)
 
#define slave_firewall_ctrl_firewall_cfg_hifmem_sdram_bf_align0_Pos   (2UL)
 
#define slave_firewall_ctrl_firewall_cfg_hifmem_sdram_bf_align0_Msk   (0xcUL)
 
#define slave_firewall_ctrl_firewall_cfg_hifmem_sdram_wp_app_Pos   (1UL)
 
#define slave_firewall_ctrl_firewall_cfg_hifmem_sdram_wp_app_Msk   (0x2UL)
 
#define slave_firewall_ctrl_firewall_cfg_hifmem_sdram_wp_com_Pos   (0UL)
 
#define slave_firewall_ctrl_firewall_cfg_hifmem_sdram_wp_com_Msk   (0x1UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_pad_ctrl_abort_dis_Pos   (31UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_pad_ctrl_abort_dis_Msk   (0x80000000UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_pad_ctrl_bf_align2_Pos   (10UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_pad_ctrl_bf_align2_Msk   (0x7ffffc00UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_pad_ctrl_stat_app_Pos   (9UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_pad_ctrl_stat_app_Msk   (0x200UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_pad_ctrl_stat_com_Pos   (8UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_pad_ctrl_stat_com_Msk   (0x100UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_pad_ctrl_bf_align1_Pos   (6UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_pad_ctrl_bf_align1_Msk   (0xc0UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_pad_ctrl_rp_app_Pos   (5UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_pad_ctrl_rp_app_Msk   (0x20UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_pad_ctrl_rp_com_Pos   (4UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_pad_ctrl_rp_com_Msk   (0x10UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_pad_ctrl_bf_align0_Pos   (2UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_pad_ctrl_bf_align0_Msk   (0xcUL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_pad_ctrl_wp_app_Pos   (1UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_pad_ctrl_wp_app_Msk   (0x2UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_pad_ctrl_wp_com_Pos   (0UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_pad_ctrl_wp_com_Msk   (0x1UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_sqi_abort_dis_Pos   (31UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_sqi_abort_dis_Msk   (0x80000000UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_sqi_bf_align2_Pos   (10UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_sqi_bf_align2_Msk   (0x7ffffc00UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_sqi_stat_app_Pos   (9UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_sqi_stat_app_Msk   (0x200UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_sqi_stat_com_Pos   (8UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_sqi_stat_com_Msk   (0x100UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_sqi_bf_align1_Pos   (6UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_sqi_bf_align1_Msk   (0xc0UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_sqi_rp_app_Pos   (5UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_sqi_rp_app_Msk   (0x20UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_sqi_rp_com_Pos   (4UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_sqi_rp_com_Msk   (0x10UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_sqi_bf_align0_Pos   (2UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_sqi_bf_align0_Msk   (0xcUL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_sqi_wp_app_Pos   (1UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_sqi_wp_app_Msk   (0x2UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_sqi_wp_com_Pos   (0UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_sqi_wp_com_Msk   (0x1UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_uart_abort_dis_Pos   (31UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_uart_abort_dis_Msk   (0x80000000UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_uart_bf_align2_Pos   (10UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_uart_bf_align2_Msk   (0x7ffffc00UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_uart_stat_app_Pos   (9UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_uart_stat_app_Msk   (0x200UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_uart_stat_com_Pos   (8UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_uart_stat_com_Msk   (0x100UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_uart_bf_align1_Pos   (6UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_uart_bf_align1_Msk   (0xc0UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_uart_rp_app_Pos   (5UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_uart_rp_app_Msk   (0x20UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_uart_rp_com_Pos   (4UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_uart_rp_com_Msk   (0x10UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_uart_bf_align0_Pos   (2UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_uart_bf_align0_Msk   (0xcUL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_uart_wp_app_Pos   (1UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_uart_wp_app_Msk   (0x2UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_uart_wp_com_Pos   (0UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_uart_wp_com_Msk   (0x1UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_ecc_ctrl_abort_dis_Pos   (31UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_ecc_ctrl_abort_dis_Msk   (0x80000000UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_ecc_ctrl_bf_align2_Pos   (10UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_ecc_ctrl_bf_align2_Msk   (0x7ffffc00UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_ecc_ctrl_stat_app_Pos   (9UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_ecc_ctrl_stat_app_Msk   (0x200UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_ecc_ctrl_stat_com_Pos   (8UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_ecc_ctrl_stat_com_Msk   (0x100UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_ecc_ctrl_bf_align1_Pos   (6UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_ecc_ctrl_bf_align1_Msk   (0xc0UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_ecc_ctrl_rp_app_Pos   (5UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_ecc_ctrl_rp_app_Msk   (0x20UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_ecc_ctrl_rp_com_Pos   (4UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_ecc_ctrl_rp_com_Msk   (0x10UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_ecc_ctrl_bf_align0_Pos   (2UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_ecc_ctrl_bf_align0_Msk   (0xcUL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_ecc_ctrl_wp_app_Pos   (1UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_ecc_ctrl_wp_app_Msk   (0x2UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_ecc_ctrl_wp_com_Pos   (0UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_ecc_ctrl_wp_com_Msk   (0x1UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_madc_abort_dis_Pos   (31UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_madc_abort_dis_Msk   (0x80000000UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_madc_bf_align2_Pos   (10UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_madc_bf_align2_Msk   (0x7ffffc00UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_madc_stat_app_Pos   (9UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_madc_stat_app_Msk   (0x200UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_madc_stat_com_Pos   (8UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_madc_stat_com_Msk   (0x100UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_madc_bf_align1_Pos   (6UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_madc_bf_align1_Msk   (0xc0UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_madc_rp_app_Pos   (5UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_madc_rp_app_Msk   (0x20UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_madc_rp_com_Pos   (4UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_madc_rp_com_Msk   (0x10UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_madc_bf_align0_Pos   (2UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_madc_bf_align0_Msk   (0xcUL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_madc_wp_app_Pos   (1UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_madc_wp_app_Msk   (0x2UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_madc_wp_com_Pos   (0UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_madc_wp_com_Msk   (0x1UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_madc_seq0_abort_dis_Pos   (31UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_madc_seq0_abort_dis_Msk   (0x80000000UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_madc_seq0_bf_align2_Pos   (10UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_madc_seq0_bf_align2_Msk   (0x7ffffc00UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_madc_seq0_stat_app_Pos   (9UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_madc_seq0_stat_app_Msk   (0x200UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_madc_seq0_stat_com_Pos   (8UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_madc_seq0_stat_com_Msk   (0x100UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_madc_seq0_bf_align1_Pos   (6UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_madc_seq0_bf_align1_Msk   (0xc0UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_madc_seq0_rp_app_Pos   (5UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_madc_seq0_rp_app_Msk   (0x20UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_madc_seq0_rp_com_Pos   (4UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_madc_seq0_rp_com_Msk   (0x10UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_madc_seq0_bf_align0_Pos   (2UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_madc_seq0_bf_align0_Msk   (0xcUL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_madc_seq0_wp_app_Pos   (1UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_madc_seq0_wp_app_Msk   (0x2UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_madc_seq0_wp_com_Pos   (0UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_madc_seq0_wp_com_Msk   (0x1UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_madc_seq1_abort_dis_Pos   (31UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_madc_seq1_abort_dis_Msk   (0x80000000UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_madc_seq1_bf_align2_Pos   (10UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_madc_seq1_bf_align2_Msk   (0x7ffffc00UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_madc_seq1_stat_app_Pos   (9UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_madc_seq1_stat_app_Msk   (0x200UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_madc_seq1_stat_com_Pos   (8UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_madc_seq1_stat_com_Msk   (0x100UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_madc_seq1_bf_align1_Pos   (6UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_madc_seq1_bf_align1_Msk   (0xc0UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_madc_seq1_rp_app_Pos   (5UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_madc_seq1_rp_app_Msk   (0x20UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_madc_seq1_rp_com_Pos   (4UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_madc_seq1_rp_com_Msk   (0x10UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_madc_seq1_bf_align0_Pos   (2UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_madc_seq1_bf_align0_Msk   (0xcUL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_madc_seq1_wp_app_Pos   (1UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_madc_seq1_wp_app_Msk   (0x2UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_madc_seq1_wp_com_Pos   (0UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_madc_seq1_wp_com_Msk   (0x1UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_madc_seq2_abort_dis_Pos   (31UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_madc_seq2_abort_dis_Msk   (0x80000000UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_madc_seq2_bf_align2_Pos   (10UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_madc_seq2_bf_align2_Msk   (0x7ffffc00UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_madc_seq2_stat_app_Pos   (9UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_madc_seq2_stat_app_Msk   (0x200UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_madc_seq2_stat_com_Pos   (8UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_madc_seq2_stat_com_Msk   (0x100UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_madc_seq2_bf_align1_Pos   (6UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_madc_seq2_bf_align1_Msk   (0xc0UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_madc_seq2_rp_app_Pos   (5UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_madc_seq2_rp_app_Msk   (0x20UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_madc_seq2_rp_com_Pos   (4UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_madc_seq2_rp_com_Msk   (0x10UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_madc_seq2_bf_align0_Pos   (2UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_madc_seq2_bf_align0_Msk   (0xcUL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_madc_seq2_wp_app_Pos   (1UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_madc_seq2_wp_app_Msk   (0x2UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_madc_seq2_wp_com_Pos   (0UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_madc_seq2_wp_com_Msk   (0x1UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_madc_seq3_abort_dis_Pos   (31UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_madc_seq3_abort_dis_Msk   (0x80000000UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_madc_seq3_bf_align2_Pos   (10UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_madc_seq3_bf_align2_Msk   (0x7ffffc00UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_madc_seq3_stat_app_Pos   (9UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_madc_seq3_stat_app_Msk   (0x200UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_madc_seq3_stat_com_Pos   (8UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_madc_seq3_stat_com_Msk   (0x100UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_madc_seq3_bf_align1_Pos   (6UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_madc_seq3_bf_align1_Msk   (0xc0UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_madc_seq3_rp_app_Pos   (5UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_madc_seq3_rp_app_Msk   (0x20UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_madc_seq3_rp_com_Pos   (4UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_madc_seq3_rp_com_Msk   (0x10UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_madc_seq3_bf_align0_Pos   (2UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_madc_seq3_bf_align0_Msk   (0xcUL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_madc_seq3_wp_app_Pos   (1UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_madc_seq3_wp_app_Msk   (0x2UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_madc_seq3_wp_com_Pos   (0UL)
 
#define module_firewall_ctrl_firewall_cfg_intlogic_shd_madc_seq3_wp_com_Msk   (0x1UL)
 
#define module_firewall_ctrl_firewall_cfg_hifmemctrl_abort_dis_Pos   (31UL)
 
#define module_firewall_ctrl_firewall_cfg_hifmemctrl_abort_dis_Msk   (0x80000000UL)
 
#define module_firewall_ctrl_firewall_cfg_hifmemctrl_bf_align7_Pos   (30UL)
 
#define module_firewall_ctrl_firewall_cfg_hifmemctrl_bf_align7_Msk   (0x40000000UL)
 
#define module_firewall_ctrl_firewall_cfg_hifmemctrl_stat_app_Pos   (29UL)
 
#define module_firewall_ctrl_firewall_cfg_hifmemctrl_stat_app_Msk   (0x20000000UL)
 
#define module_firewall_ctrl_firewall_cfg_hifmemctrl_stat_com_Pos   (28UL)
 
#define module_firewall_ctrl_firewall_cfg_hifmemctrl_stat_com_Msk   (0x10000000UL)
 
#define module_firewall_ctrl_firewall_cfg_hifmemctrl_bf_align6_Pos   (26UL)
 
#define module_firewall_ctrl_firewall_cfg_hifmemctrl_bf_align6_Msk   (0xc000000UL)
 
#define module_firewall_ctrl_firewall_cfg_hifmemctrl_sdram_ctrl_wp_app_Pos   (25UL)
 
#define module_firewall_ctrl_firewall_cfg_hifmemctrl_sdram_ctrl_wp_app_Msk   (0x2000000UL)
 
#define module_firewall_ctrl_firewall_cfg_hifmemctrl_sdram_ctrl_wp_com_Pos   (24UL)
 
#define module_firewall_ctrl_firewall_cfg_hifmemctrl_sdram_ctrl_wp_com_Msk   (0x1000000UL)
 
#define module_firewall_ctrl_firewall_cfg_hifmemctrl_bf_align5_Pos   (22UL)
 
#define module_firewall_ctrl_firewall_cfg_hifmemctrl_bf_align5_Msk   (0xc00000UL)
 
#define module_firewall_ctrl_firewall_cfg_hifmemctrl_extsram3_ctrl_wp_app_Pos   (21UL)
 
#define module_firewall_ctrl_firewall_cfg_hifmemctrl_extsram3_ctrl_wp_app_Msk   (0x200000UL)
 
#define module_firewall_ctrl_firewall_cfg_hifmemctrl_extsram3_ctrl_wp_com_Pos   (20UL)
 
#define module_firewall_ctrl_firewall_cfg_hifmemctrl_extsram3_ctrl_wp_com_Msk   (0x100000UL)
 
#define module_firewall_ctrl_firewall_cfg_hifmemctrl_bf_align4_Pos   (18UL)
 
#define module_firewall_ctrl_firewall_cfg_hifmemctrl_bf_align4_Msk   (0xc0000UL)
 
#define module_firewall_ctrl_firewall_cfg_hifmemctrl_extsram2_ctrl_wp_app_Pos   (17UL)
 
#define module_firewall_ctrl_firewall_cfg_hifmemctrl_extsram2_ctrl_wp_app_Msk   (0x20000UL)
 
#define module_firewall_ctrl_firewall_cfg_hifmemctrl_extsram2_ctrl_wp_com_Pos   (16UL)
 
#define module_firewall_ctrl_firewall_cfg_hifmemctrl_extsram2_ctrl_wp_com_Msk   (0x10000UL)
 
#define module_firewall_ctrl_firewall_cfg_hifmemctrl_bf_align3_Pos   (14UL)
 
#define module_firewall_ctrl_firewall_cfg_hifmemctrl_bf_align3_Msk   (0xc000UL)
 
#define module_firewall_ctrl_firewall_cfg_hifmemctrl_extsram1_ctrl_wp_app_Pos   (13UL)
 
#define module_firewall_ctrl_firewall_cfg_hifmemctrl_extsram1_ctrl_wp_app_Msk   (0x2000UL)
 
#define module_firewall_ctrl_firewall_cfg_hifmemctrl_extsram1_ctrl_wp_com_Pos   (12UL)
 
#define module_firewall_ctrl_firewall_cfg_hifmemctrl_extsram1_ctrl_wp_com_Msk   (0x1000UL)
 
#define module_firewall_ctrl_firewall_cfg_hifmemctrl_bf_align2_Pos   (10UL)
 
#define module_firewall_ctrl_firewall_cfg_hifmemctrl_bf_align2_Msk   (0xc00UL)
 
#define module_firewall_ctrl_firewall_cfg_hifmemctrl_extsram0_ctrl_wp_app_Pos   (9UL)
 
#define module_firewall_ctrl_firewall_cfg_hifmemctrl_extsram0_ctrl_wp_app_Msk   (0x200UL)
 
#define module_firewall_ctrl_firewall_cfg_hifmemctrl_extsram0_ctrl_wp_com_Pos   (8UL)
 
#define module_firewall_ctrl_firewall_cfg_hifmemctrl_extsram0_ctrl_wp_com_Msk   (0x100UL)
 
#define module_firewall_ctrl_firewall_cfg_hifmemctrl_bf_align1_Pos   (6UL)
 
#define module_firewall_ctrl_firewall_cfg_hifmemctrl_bf_align1_Msk   (0xc0UL)
 
#define module_firewall_ctrl_firewall_cfg_hifmemctrl_ext_rdy_status_wp_app_Pos   (5UL)
 
#define module_firewall_ctrl_firewall_cfg_hifmemctrl_ext_rdy_status_wp_app_Msk   (0x20UL)
 
#define module_firewall_ctrl_firewall_cfg_hifmemctrl_ext_rdy_status_wp_com_Pos   (4UL)
 
#define module_firewall_ctrl_firewall_cfg_hifmemctrl_ext_rdy_status_wp_com_Msk   (0x10UL)
 
#define module_firewall_ctrl_firewall_cfg_hifmemctrl_bf_align0_Pos   (2UL)
 
#define module_firewall_ctrl_firewall_cfg_hifmemctrl_bf_align0_Msk   (0xcUL)
 
#define module_firewall_ctrl_firewall_cfg_hifmemctrl_ext_rdy_cfg_wp_app_Pos   (1UL)
 
#define module_firewall_ctrl_firewall_cfg_hifmemctrl_ext_rdy_cfg_wp_app_Msk   (0x2UL)
 
#define module_firewall_ctrl_firewall_cfg_hifmemctrl_ext_rdy_cfg_wp_com_Pos   (0UL)
 
#define module_firewall_ctrl_firewall_cfg_hifmemctrl_ext_rdy_cfg_wp_com_Msk   (0x1UL)
 
#define ecc_ctrl_ecc_ctrl_iflash2_ctrl_bf_align0_Pos   (9UL)
 
#define ecc_ctrl_ecc_ctrl_iflash2_ctrl_bf_align0_Msk   (0xfffffe00UL)
 
#define ecc_ctrl_ecc_ctrl_iflash2_ctrl_syndrome_inv_Pos   (1UL)
 
#define ecc_ctrl_ecc_ctrl_iflash2_ctrl_syndrome_inv_Msk   (0x1feUL)
 
#define ecc_ctrl_ecc_ctrl_iflash2_ctrl_enable_Pos   (0UL)
 
#define ecc_ctrl_ecc_ctrl_iflash2_ctrl_enable_Msk   (0x1UL)
 
#define ecc_ctrl_ecc_ctrl_iflash2_addr_sbe_bf_align0_Pos   (15UL)
 
#define ecc_ctrl_ecc_ctrl_iflash2_addr_sbe_bf_align0_Msk   (0xffff8000UL)
 
#define ecc_ctrl_ecc_ctrl_iflash2_addr_sbe_address_Pos   (0UL)
 
#define ecc_ctrl_ecc_ctrl_iflash2_addr_sbe_address_Msk   (0x7fffUL)
 
#define ecc_ctrl_ecc_ctrl_iflash2_addr_dbe_bf_align0_Pos   (15UL)
 
#define ecc_ctrl_ecc_ctrl_iflash2_addr_dbe_bf_align0_Msk   (0xffff8000UL)
 
#define ecc_ctrl_ecc_ctrl_iflash2_addr_dbe_address_Pos   (0UL)
 
#define ecc_ctrl_ecc_ctrl_iflash2_addr_dbe_address_Msk   (0x7fffUL)
 
#define ecc_ctrl_ecc_ctrl_status_sbe_bf_align0_Pos   (1UL)
 
#define ecc_ctrl_ecc_ctrl_status_sbe_bf_align0_Msk   (0xfffffffeUL)
 
#define ecc_ctrl_ecc_ctrl_status_sbe_iflash2_Pos   (0UL)
 
#define ecc_ctrl_ecc_ctrl_status_sbe_iflash2_Msk   (0x1UL)
 
#define ecc_ctrl_ecc_ctrl_status_dbe_bf_align0_Pos   (1UL)
 
#define ecc_ctrl_ecc_ctrl_status_dbe_bf_align0_Msk   (0xfffffffeUL)
 
#define ecc_ctrl_ecc_ctrl_status_dbe_iflash2_Pos   (0UL)
 
#define ecc_ctrl_ecc_ctrl_status_dbe_iflash2_Msk   (0x1UL)
 
#define madc_madc_cfg_bf_align0_Pos   (8UL)
 
#define madc_madc_cfg_bf_align0_Msk   (0xffffff00UL)
 
#define madc_madc_cfg_adcclk_period_Pos   (0UL)
 
#define madc_madc_cfg_adcclk_period_Msk   (0xffUL)
 
#define madc_madc_adc01_static_cfg_bf_align0_Pos   (3UL)
 
#define madc_madc_adc01_static_cfg_bf_align0_Msk   (0xfffffff8UL)
 
#define madc_madc_adc01_static_cfg_vref_buffer_enable_Pos   (2UL)
 
#define madc_madc_adc01_static_cfg_vref_buffer_enable_Msk   (0x4UL)
 
#define madc_madc_adc01_static_cfg_adc01_reset_n_Pos   (1UL)
 
#define madc_madc_adc01_static_cfg_adc01_reset_n_Msk   (0x2UL)
 
#define madc_madc_adc01_static_cfg_adc01_enable_Pos   (0UL)
 
#define madc_madc_adc01_static_cfg_adc01_enable_Msk   (0x1UL)
 
#define madc_madc_adc23_static_cfg_bf_align0_Pos   (2UL)
 
#define madc_madc_adc23_static_cfg_bf_align0_Msk   (0xfffffffcUL)
 
#define madc_madc_adc23_static_cfg_adc23_reset_n_Pos   (1UL)
 
#define madc_madc_adc23_static_cfg_adc23_reset_n_Msk   (0x2UL)
 
#define madc_madc_adc23_static_cfg_adc23_enable_Pos   (0UL)
 
#define madc_madc_adc23_static_cfg_adc23_enable_Msk   (0x1UL)
 
#define madc_madc_start_bf_align0_Pos   (4UL)
 
#define madc_madc_start_bf_align0_Msk   (0xfffffff0UL)
 
#define madc_madc_start_start_adc3_Pos   (3UL)
 
#define madc_madc_start_start_adc3_Msk   (0x8UL)
 
#define madc_madc_start_start_adc2_Pos   (2UL)
 
#define madc_madc_start_start_adc2_Msk   (0x4UL)
 
#define madc_madc_start_start_adc1_Pos   (1UL)
 
#define madc_madc_start_start_adc1_Msk   (0x2UL)
 
#define madc_madc_start_start_adc0_Pos   (0UL)
 
#define madc_madc_start_start_adc0_Msk   (0x1UL)
 
#define madc_madc_deadtime01_delay_dt1_Pos   (16UL)
 
#define madc_madc_deadtime01_delay_dt1_Msk   (0xffff0000UL)
 
#define madc_madc_deadtime01_delay_dt0_Pos   (0UL)
 
#define madc_madc_deadtime01_delay_dt0_Msk   (0xffffUL)
 
#define madc_madc_deadtime23_delay_dt3_Pos   (16UL)
 
#define madc_madc_deadtime23_delay_dt3_Msk   (0xffff0000UL)
 
#define madc_madc_deadtime23_delay_dt2_Pos   (0UL)
 
#define madc_madc_deadtime23_delay_dt2_Msk   (0xffffUL)
 
#define madc_madc_deadtime45_delay_dt5_Pos   (16UL)
 
#define madc_madc_deadtime45_delay_dt5_Msk   (0xffff0000UL)
 
#define madc_madc_deadtime45_delay_dt4_Pos   (0UL)
 
#define madc_madc_deadtime45_delay_dt4_Msk   (0xffffUL)
 
#define madc_seq0_madc_seq_cfg_bf_align0_Pos   (20UL)
 
#define madc_seq0_madc_seq_cfg_bf_align0_Msk   (0xfff00000UL)
 
#define madc_seq0_madc_seq_cfg_dma_disable_Pos   (19UL)
 
#define madc_seq0_madc_seq_cfg_dma_disable_Msk   (0x80000UL)
 
#define madc_seq0_madc_seq_cfg_dma_32bit_adr_Pos   (18UL)
 
#define madc_seq0_madc_seq_cfg_dma_32bit_adr_Msk   (0x40000UL)
 
#define madc_seq0_madc_seq_cfg_vref_vdd3_Pos   (17UL)
 
#define madc_seq0_madc_seq_cfg_vref_vdd3_Msk   (0x20000UL)
 
#define madc_seq0_madc_seq_cfg_adcclk_sync_Pos   (16UL)
 
#define madc_seq0_madc_seq_cfg_adcclk_sync_Msk   (0x10000UL)
 
#define madc_seq0_madc_seq_cfg_adcclk_phase_Pos   (8UL)
 
#define madc_seq0_madc_seq_cfg_adcclk_phase_Msk   (0xff00UL)
 
#define madc_seq0_madc_seq_cfg_adcclk_period_Pos   (0UL)
 
#define madc_seq0_madc_seq_cfg_adcclk_period_Msk   (0xffUL)
 
#define madc_seq0_madc_seq_tracking_time_mux0_bf_align0_Pos   (8UL)
 
#define madc_seq0_madc_seq_tracking_time_mux0_bf_align0_Msk   (0xffffff00UL)
 
#define madc_seq0_madc_seq_tracking_time_mux0_tt_add_Pos   (0UL)
 
#define madc_seq0_madc_seq_tracking_time_mux0_tt_add_Msk   (0xffUL)
 
#define madc_seq0_madc_seq_tracking_time_mux1_bf_align0_Pos   (8UL)
 
#define madc_seq0_madc_seq_tracking_time_mux1_bf_align0_Msk   (0xffffff00UL)
 
#define madc_seq0_madc_seq_tracking_time_mux1_tt_add_Pos   (0UL)
 
#define madc_seq0_madc_seq_tracking_time_mux1_tt_add_Msk   (0xffUL)
 
#define madc_seq0_madc_seq_tracking_time_mux2_bf_align0_Pos   (8UL)
 
#define madc_seq0_madc_seq_tracking_time_mux2_bf_align0_Msk   (0xffffff00UL)
 
#define madc_seq0_madc_seq_tracking_time_mux2_tt_add_Pos   (0UL)
 
#define madc_seq0_madc_seq_tracking_time_mux2_tt_add_Msk   (0xffUL)
 
#define madc_seq0_madc_seq_tracking_time_mux3_bf_align0_Pos   (8UL)
 
#define madc_seq0_madc_seq_tracking_time_mux3_bf_align0_Msk   (0xffffff00UL)
 
#define madc_seq0_madc_seq_tracking_time_mux3_tt_add_Pos   (0UL)
 
#define madc_seq0_madc_seq_tracking_time_mux3_tt_add_Msk   (0xffUL)
 
#define madc_seq0_madc_seq_tracking_time_mux4_bf_align0_Pos   (8UL)
 
#define madc_seq0_madc_seq_tracking_time_mux4_bf_align0_Msk   (0xffffff00UL)
 
#define madc_seq0_madc_seq_tracking_time_mux4_tt_add_Pos   (0UL)
 
#define madc_seq0_madc_seq_tracking_time_mux4_tt_add_Msk   (0xffUL)
 
#define madc_seq0_madc_seq_tracking_time_mux5_bf_align0_Pos   (8UL)
 
#define madc_seq0_madc_seq_tracking_time_mux5_bf_align0_Msk   (0xffffff00UL)
 
#define madc_seq0_madc_seq_tracking_time_mux5_tt_add_Pos   (0UL)
 
#define madc_seq0_madc_seq_tracking_time_mux5_tt_add_Msk   (0xffUL)
 
#define madc_seq0_madc_seq_tracking_time_mux6_bf_align0_Pos   (8UL)
 
#define madc_seq0_madc_seq_tracking_time_mux6_bf_align0_Msk   (0xffffff00UL)
 
#define madc_seq0_madc_seq_tracking_time_mux6_tt_add_Pos   (0UL)
 
#define madc_seq0_madc_seq_tracking_time_mux6_tt_add_Msk   (0xffUL)
 
#define madc_seq0_madc_seq_tracking_time_mux7_bf_align0_Pos   (8UL)
 
#define madc_seq0_madc_seq_tracking_time_mux7_bf_align0_Msk   (0xffffff00UL)
 
#define madc_seq0_madc_seq_tracking_time_mux7_tt_add_Pos   (0UL)
 
#define madc_seq0_madc_seq_tracking_time_mux7_tt_add_Msk   (0xffUL)
 
#define madc_seq0_madc_seq_ms_en_bf_align0_Pos   (8UL)
 
#define madc_seq0_madc_seq_ms_en_bf_align0_Msk   (0xffffff00UL)
 
#define madc_seq0_madc_seq_ms_en_m7_Pos   (7UL)
 
#define madc_seq0_madc_seq_ms_en_m7_Msk   (0x80UL)
 
#define madc_seq0_madc_seq_ms_en_m6_Pos   (6UL)
 
#define madc_seq0_madc_seq_ms_en_m6_Msk   (0x40UL)
 
#define madc_seq0_madc_seq_ms_en_m5_Pos   (5UL)
 
#define madc_seq0_madc_seq_ms_en_m5_Msk   (0x20UL)
 
#define madc_seq0_madc_seq_ms_en_m4_Pos   (4UL)
 
#define madc_seq0_madc_seq_ms_en_m4_Msk   (0x10UL)
 
#define madc_seq0_madc_seq_ms_en_m3_Pos   (3UL)
 
#define madc_seq0_madc_seq_ms_en_m3_Msk   (0x8UL)
 
#define madc_seq0_madc_seq_ms_en_m2_Pos   (2UL)
 
#define madc_seq0_madc_seq_ms_en_m2_Msk   (0x4UL)
 
#define madc_seq0_madc_seq_ms_en_m1_Pos   (1UL)
 
#define madc_seq0_madc_seq_ms_en_m1_Msk   (0x2UL)
 
#define madc_seq0_madc_seq_ms_en_m0_Pos   (0UL)
 
#define madc_seq0_madc_seq_ms_en_m0_Msk   (0x1UL)
 
#define madc_seq0_madc_seq_ms_baseadr_adr_Pos   (1UL)
 
#define madc_seq0_madc_seq_ms_baseadr_adr_Msk   (0xfffffffeUL)
 
#define madc_seq0_madc_seq_ms_baseadr_bf_align0_Pos   (0UL)
 
#define madc_seq0_madc_seq_ms_baseadr_bf_align0_Msk   (0x1UL)
 
#define madc_seq0_madc_seq_m0_bf_align0_Pos   (28UL)
 
#define madc_seq0_madc_seq_m0_bf_align0_Msk   (0xf0000000UL)
 
#define madc_seq0_madc_seq_m0_adr_offset_Pos   (23UL)
 
#define madc_seq0_madc_seq_m0_adr_offset_Msk   (0xf800000UL)
 
#define madc_seq0_madc_seq_m0_mux_Pos   (20UL)
 
#define madc_seq0_madc_seq_m0_mux_Msk   (0x700000UL)
 
#define madc_seq0_madc_seq_m0_oversample_Pos   (17UL)
 
#define madc_seq0_madc_seq_m0_oversample_Msk   (0xe0000UL)
 
#define madc_seq0_madc_seq_m0_trigger_Pos   (0UL)
 
#define madc_seq0_madc_seq_m0_trigger_Msk   (0x1ffffUL)
 
#define madc_seq0_madc_seq_m1_bf_align0_Pos   (28UL)
 
#define madc_seq0_madc_seq_m1_bf_align0_Msk   (0xf0000000UL)
 
#define madc_seq0_madc_seq_m1_adr_offset_Pos   (23UL)
 
#define madc_seq0_madc_seq_m1_adr_offset_Msk   (0xf800000UL)
 
#define madc_seq0_madc_seq_m1_mux_Pos   (20UL)
 
#define madc_seq0_madc_seq_m1_mux_Msk   (0x700000UL)
 
#define madc_seq0_madc_seq_m1_oversample_Pos   (17UL)
 
#define madc_seq0_madc_seq_m1_oversample_Msk   (0xe0000UL)
 
#define madc_seq0_madc_seq_m1_trigger_Pos   (0UL)
 
#define madc_seq0_madc_seq_m1_trigger_Msk   (0x1ffffUL)
 
#define madc_seq0_madc_seq_m2_bf_align0_Pos   (28UL)
 
#define madc_seq0_madc_seq_m2_bf_align0_Msk   (0xf0000000UL)
 
#define madc_seq0_madc_seq_m2_adr_offset_Pos   (23UL)
 
#define madc_seq0_madc_seq_m2_adr_offset_Msk   (0xf800000UL)
 
#define madc_seq0_madc_seq_m2_mux_Pos   (20UL)
 
#define madc_seq0_madc_seq_m2_mux_Msk   (0x700000UL)
 
#define madc_seq0_madc_seq_m2_oversample_Pos   (17UL)
 
#define madc_seq0_madc_seq_m2_oversample_Msk   (0xe0000UL)
 
#define madc_seq0_madc_seq_m2_trigger_Pos   (0UL)
 
#define madc_seq0_madc_seq_m2_trigger_Msk   (0x1ffffUL)
 
#define madc_seq0_madc_seq_m3_bf_align0_Pos   (28UL)
 
#define madc_seq0_madc_seq_m3_bf_align0_Msk   (0xf0000000UL)
 
#define madc_seq0_madc_seq_m3_adr_offset_Pos   (23UL)
 
#define madc_seq0_madc_seq_m3_adr_offset_Msk   (0xf800000UL)
 
#define madc_seq0_madc_seq_m3_mux_Pos   (20UL)
 
#define madc_seq0_madc_seq_m3_mux_Msk   (0x700000UL)
 
#define madc_seq0_madc_seq_m3_oversample_Pos   (17UL)
 
#define madc_seq0_madc_seq_m3_oversample_Msk   (0xe0000UL)
 
#define madc_seq0_madc_seq_m3_trigger_Pos   (0UL)
 
#define madc_seq0_madc_seq_m3_trigger_Msk   (0x1ffffUL)
 
#define madc_seq0_madc_seq_m4_bf_align0_Pos   (28UL)
 
#define madc_seq0_madc_seq_m4_bf_align0_Msk   (0xf0000000UL)
 
#define madc_seq0_madc_seq_m4_adr_offset_Pos   (23UL)
 
#define madc_seq0_madc_seq_m4_adr_offset_Msk   (0xf800000UL)
 
#define madc_seq0_madc_seq_m4_mux_Pos   (20UL)
 
#define madc_seq0_madc_seq_m4_mux_Msk   (0x700000UL)
 
#define madc_seq0_madc_seq_m4_oversample_Pos   (17UL)
 
#define madc_seq0_madc_seq_m4_oversample_Msk   (0xe0000UL)
 
#define madc_seq0_madc_seq_m4_trigger_Pos   (0UL)
 
#define madc_seq0_madc_seq_m4_trigger_Msk   (0x1ffffUL)
 
#define madc_seq0_madc_seq_m5_bf_align0_Pos   (28UL)
 
#define madc_seq0_madc_seq_m5_bf_align0_Msk   (0xf0000000UL)
 
#define madc_seq0_madc_seq_m5_adr_offset_Pos   (23UL)
 
#define madc_seq0_madc_seq_m5_adr_offset_Msk   (0xf800000UL)
 
#define madc_seq0_madc_seq_m5_mux_Pos   (20UL)
 
#define madc_seq0_madc_seq_m5_mux_Msk   (0x700000UL)
 
#define madc_seq0_madc_seq_m5_oversample_Pos   (17UL)
 
#define madc_seq0_madc_seq_m5_oversample_Msk   (0xe0000UL)
 
#define madc_seq0_madc_seq_m5_trigger_Pos   (0UL)
 
#define madc_seq0_madc_seq_m5_trigger_Msk   (0x1ffffUL)
 
#define madc_seq0_madc_seq_m6_bf_align0_Pos   (28UL)
 
#define madc_seq0_madc_seq_m6_bf_align0_Msk   (0xf0000000UL)
 
#define madc_seq0_madc_seq_m6_adr_offset_Pos   (23UL)
 
#define madc_seq0_madc_seq_m6_adr_offset_Msk   (0xf800000UL)
 
#define madc_seq0_madc_seq_m6_mux_Pos   (20UL)
 
#define madc_seq0_madc_seq_m6_mux_Msk   (0x700000UL)
 
#define madc_seq0_madc_seq_m6_oversample_Pos   (17UL)
 
#define madc_seq0_madc_seq_m6_oversample_Msk   (0xe0000UL)
 
#define madc_seq0_madc_seq_m6_trigger_Pos   (0UL)
 
#define madc_seq0_madc_seq_m6_trigger_Msk   (0x1ffffUL)
 
#define madc_seq0_madc_seq_m7_bf_align0_Pos   (28UL)
 
#define madc_seq0_madc_seq_m7_bf_align0_Msk   (0xf0000000UL)
 
#define madc_seq0_madc_seq_m7_adr_offset_Pos   (23UL)
 
#define madc_seq0_madc_seq_m7_adr_offset_Msk   (0xf800000UL)
 
#define madc_seq0_madc_seq_m7_mux_Pos   (20UL)
 
#define madc_seq0_madc_seq_m7_mux_Msk   (0x700000UL)
 
#define madc_seq0_madc_seq_m7_oversample_Pos   (17UL)
 
#define madc_seq0_madc_seq_m7_oversample_Msk   (0xe0000UL)
 
#define madc_seq0_madc_seq_m7_trigger_Pos   (0UL)
 
#define madc_seq0_madc_seq_m7_trigger_Msk   (0x1ffffUL)
 
#define madc_seq0_madc_seq_cmd_bf_align0_Pos   (4UL)
 
#define madc_seq0_madc_seq_cmd_bf_align0_Msk   (0xfffffff0UL)
 
#define madc_seq0_madc_seq_cmd_debug_Pos   (3UL)
 
#define madc_seq0_madc_seq_cmd_debug_Msk   (0x8UL)
 
#define madc_seq0_madc_seq_cmd_reset_Pos   (2UL)
 
#define madc_seq0_madc_seq_cmd_reset_Msk   (0x4UL)
 
#define madc_seq0_madc_seq_cmd_continuous_Pos   (1UL)
 
#define madc_seq0_madc_seq_cmd_continuous_Msk   (0x2UL)
 
#define madc_seq0_madc_seq_cmd_run_Pos   (0UL)
 
#define madc_seq0_madc_seq_cmd_run_Msk   (0x1UL)
 
#define madc_seq0_madc_seq_status_bf_align0_Pos   (9UL)
 
#define madc_seq0_madc_seq_status_bf_align0_Msk   (0xfffffe00UL)
 
#define madc_seq0_madc_seq_status_adc_half_clock_cycle_Pos   (4UL)
 
#define madc_seq0_madc_seq_status_adc_half_clock_cycle_Msk   (0x1f0UL)
 
#define madc_seq0_madc_seq_status_m_nr_Pos   (0UL)
 
#define madc_seq0_madc_seq_status_m_nr_Msk   (0xfUL)
 
#define madc_seq0_madc_seq_result_current_valid_Pos   (31UL)
 
#define madc_seq0_madc_seq_result_current_valid_Msk   (0x80000000UL)
 
#define madc_seq0_madc_seq_result_current_bf_align1_Pos   (19UL)
 
#define madc_seq0_madc_seq_result_current_bf_align1_Msk   (0x7ff80000UL)
 
#define madc_seq0_madc_seq_result_current_mnr_Pos   (16UL)
 
#define madc_seq0_madc_seq_result_current_mnr_Msk   (0x70000UL)
 
#define madc_seq0_madc_seq_result_current_bf_align0_Pos   (15UL)
 
#define madc_seq0_madc_seq_result_current_bf_align0_Msk   (0x8000UL)
 
#define madc_seq0_madc_seq_result_current_val_Pos   (0UL)
 
#define madc_seq0_madc_seq_result_current_val_Msk   (0x7fffUL)
 
#define madc_seq0_madc_seq_result_last_valid_Pos   (31UL)
 
#define madc_seq0_madc_seq_result_last_valid_Msk   (0x80000000UL)
 
#define madc_seq0_madc_seq_result_last_bf_align1_Pos   (19UL)
 
#define madc_seq0_madc_seq_result_last_bf_align1_Msk   (0x7ff80000UL)
 
#define madc_seq0_madc_seq_result_last_mnr_Pos   (16UL)
 
#define madc_seq0_madc_seq_result_last_mnr_Msk   (0x70000UL)
 
#define madc_seq0_madc_seq_result_last_bf_align0_Pos   (15UL)
 
#define madc_seq0_madc_seq_result_last_bf_align0_Msk   (0x8000UL)
 
#define madc_seq0_madc_seq_result_last_val_Pos   (0UL)
 
#define madc_seq0_madc_seq_result_last_val_Msk   (0x7fffUL)
 
#define madc_seq0_madc_seq_debug_bf_align0_Pos   (10UL)
 
#define madc_seq0_madc_seq_debug_bf_align0_Msk   (0xfffffc00UL)
 
#define madc_seq0_madc_seq_debug_adc_set_mux7_Pos   (9UL)
 
#define madc_seq0_madc_seq_debug_adc_set_mux7_Msk   (0x200UL)
 
#define madc_seq0_madc_seq_debug_adc_set_mux6_Pos   (8UL)
 
#define madc_seq0_madc_seq_debug_adc_set_mux6_Msk   (0x100UL)
 
#define madc_seq0_madc_seq_debug_adc_set_mux5_Pos   (7UL)
 
#define madc_seq0_madc_seq_debug_adc_set_mux5_Msk   (0x80UL)
 
#define madc_seq0_madc_seq_debug_adc_set_mux4_Pos   (6UL)
 
#define madc_seq0_madc_seq_debug_adc_set_mux4_Msk   (0x40UL)
 
#define madc_seq0_madc_seq_debug_adc_set_mux3_Pos   (5UL)
 
#define madc_seq0_madc_seq_debug_adc_set_mux3_Msk   (0x20UL)
 
#define madc_seq0_madc_seq_debug_adc_set_mux2_Pos   (4UL)
 
#define madc_seq0_madc_seq_debug_adc_set_mux2_Msk   (0x10UL)
 
#define madc_seq0_madc_seq_debug_adc_set_mux1_Pos   (3UL)
 
#define madc_seq0_madc_seq_debug_adc_set_mux1_Msk   (0x8UL)
 
#define madc_seq0_madc_seq_debug_adc_set_mux0_Pos   (2UL)
 
#define madc_seq0_madc_seq_debug_adc_set_mux0_Msk   (0x4UL)
 
#define madc_seq0_madc_seq_debug_adc_soc_Pos   (1UL)
 
#define madc_seq0_madc_seq_debug_adc_soc_Msk   (0x2UL)
 
#define madc_seq0_madc_seq_debug_adc_clk_Pos   (0UL)
 
#define madc_seq0_madc_seq_debug_adc_clk_Msk   (0x1UL)
 
#define madc_seq0_madc_seq_irq_raw_bf_align0_Pos   (11UL)
 
#define madc_seq0_madc_seq_irq_raw_bf_align0_Msk   (0xfffff800UL)
 
#define madc_seq0_madc_seq_irq_raw_dma_hresp_Pos   (10UL)
 
#define madc_seq0_madc_seq_irq_raw_dma_hresp_Msk   (0x400UL)
 
#define madc_seq0_madc_seq_irq_raw_dma_overrun_Pos   (9UL)
 
#define madc_seq0_madc_seq_irq_raw_dma_overrun_Msk   (0x200UL)
 
#define madc_seq0_madc_seq_irq_raw_seq_cmpl_Pos   (8UL)
 
#define madc_seq0_madc_seq_irq_raw_seq_cmpl_Msk   (0x100UL)
 
#define madc_seq0_madc_seq_irq_raw_m7_cmpl_Pos   (7UL)
 
#define madc_seq0_madc_seq_irq_raw_m7_cmpl_Msk   (0x80UL)
 
#define madc_seq0_madc_seq_irq_raw_m6_cmpl_Pos   (6UL)
 
#define madc_seq0_madc_seq_irq_raw_m6_cmpl_Msk   (0x40UL)
 
#define madc_seq0_madc_seq_irq_raw_m5_cmpl_Pos   (5UL)
 
#define madc_seq0_madc_seq_irq_raw_m5_cmpl_Msk   (0x20UL)
 
#define madc_seq0_madc_seq_irq_raw_m4_cmpl_Pos   (4UL)
 
#define madc_seq0_madc_seq_irq_raw_m4_cmpl_Msk   (0x10UL)
 
#define madc_seq0_madc_seq_irq_raw_m3_cmpl_Pos   (3UL)
 
#define madc_seq0_madc_seq_irq_raw_m3_cmpl_Msk   (0x8UL)
 
#define madc_seq0_madc_seq_irq_raw_m2_cmpl_Pos   (2UL)
 
#define madc_seq0_madc_seq_irq_raw_m2_cmpl_Msk   (0x4UL)
 
#define madc_seq0_madc_seq_irq_raw_m1_cmpl_Pos   (1UL)
 
#define madc_seq0_madc_seq_irq_raw_m1_cmpl_Msk   (0x2UL)
 
#define madc_seq0_madc_seq_irq_raw_m0_cmpl_Pos   (0UL)
 
#define madc_seq0_madc_seq_irq_raw_m0_cmpl_Msk   (0x1UL)
 
#define madc_seq0_madc_seq_irq_masked_bf_align0_Pos   (11UL)
 
#define madc_seq0_madc_seq_irq_masked_bf_align0_Msk   (0xfffff800UL)
 
#define madc_seq0_madc_seq_irq_masked_dma_hresp_Pos   (10UL)
 
#define madc_seq0_madc_seq_irq_masked_dma_hresp_Msk   (0x400UL)
 
#define madc_seq0_madc_seq_irq_masked_dma_overrun_Pos   (9UL)
 
#define madc_seq0_madc_seq_irq_masked_dma_overrun_Msk   (0x200UL)
 
#define madc_seq0_madc_seq_irq_masked_seq_cmpl_Pos   (8UL)
 
#define madc_seq0_madc_seq_irq_masked_seq_cmpl_Msk   (0x100UL)
 
#define madc_seq0_madc_seq_irq_masked_m7_cmpl_Pos   (7UL)
 
#define madc_seq0_madc_seq_irq_masked_m7_cmpl_Msk   (0x80UL)
 
#define madc_seq0_madc_seq_irq_masked_m6_cmpl_Pos   (6UL)
 
#define madc_seq0_madc_seq_irq_masked_m6_cmpl_Msk   (0x40UL)
 
#define madc_seq0_madc_seq_irq_masked_m5_cmpl_Pos   (5UL)
 
#define madc_seq0_madc_seq_irq_masked_m5_cmpl_Msk   (0x20UL)
 
#define madc_seq0_madc_seq_irq_masked_m4_cmpl_Pos   (4UL)
 
#define madc_seq0_madc_seq_irq_masked_m4_cmpl_Msk   (0x10UL)
 
#define madc_seq0_madc_seq_irq_masked_m3_cmpl_Pos   (3UL)
 
#define madc_seq0_madc_seq_irq_masked_m3_cmpl_Msk   (0x8UL)
 
#define madc_seq0_madc_seq_irq_masked_m2_cmpl_Pos   (2UL)
 
#define madc_seq0_madc_seq_irq_masked_m2_cmpl_Msk   (0x4UL)
 
#define madc_seq0_madc_seq_irq_masked_m1_cmpl_Pos   (1UL)
 
#define madc_seq0_madc_seq_irq_masked_m1_cmpl_Msk   (0x2UL)
 
#define madc_seq0_madc_seq_irq_masked_m0_cmpl_Pos   (0UL)
 
#define madc_seq0_madc_seq_irq_masked_m0_cmpl_Msk   (0x1UL)
 
#define madc_seq0_madc_seq_irq_mask_set_bf_align0_Pos   (11UL)
 
#define madc_seq0_madc_seq_irq_mask_set_bf_align0_Msk   (0xfffff800UL)
 
#define madc_seq0_madc_seq_irq_mask_set_dma_hresp_Pos   (10UL)
 
#define madc_seq0_madc_seq_irq_mask_set_dma_hresp_Msk   (0x400UL)
 
#define madc_seq0_madc_seq_irq_mask_set_dma_overrun_Pos   (9UL)
 
#define madc_seq0_madc_seq_irq_mask_set_dma_overrun_Msk   (0x200UL)
 
#define madc_seq0_madc_seq_irq_mask_set_seq_cmpl_Pos   (8UL)
 
#define madc_seq0_madc_seq_irq_mask_set_seq_cmpl_Msk   (0x100UL)
 
#define madc_seq0_madc_seq_irq_mask_set_m7_cmpl_Pos   (7UL)
 
#define madc_seq0_madc_seq_irq_mask_set_m7_cmpl_Msk   (0x80UL)
 
#define madc_seq0_madc_seq_irq_mask_set_m6_cmpl_Pos   (6UL)
 
#define madc_seq0_madc_seq_irq_mask_set_m6_cmpl_Msk   (0x40UL)
 
#define madc_seq0_madc_seq_irq_mask_set_m5_cmpl_Pos   (5UL)
 
#define madc_seq0_madc_seq_irq_mask_set_m5_cmpl_Msk   (0x20UL)
 
#define madc_seq0_madc_seq_irq_mask_set_m4_cmpl_Pos   (4UL)
 
#define madc_seq0_madc_seq_irq_mask_set_m4_cmpl_Msk   (0x10UL)
 
#define madc_seq0_madc_seq_irq_mask_set_m3_cmpl_Pos   (3UL)
 
#define madc_seq0_madc_seq_irq_mask_set_m3_cmpl_Msk   (0x8UL)
 
#define madc_seq0_madc_seq_irq_mask_set_m2_cmpl_Pos   (2UL)
 
#define madc_seq0_madc_seq_irq_mask_set_m2_cmpl_Msk   (0x4UL)
 
#define madc_seq0_madc_seq_irq_mask_set_m1_cmpl_Pos   (1UL)
 
#define madc_seq0_madc_seq_irq_mask_set_m1_cmpl_Msk   (0x2UL)
 
#define madc_seq0_madc_seq_irq_mask_set_m0_cmpl_Pos   (0UL)
 
#define madc_seq0_madc_seq_irq_mask_set_m0_cmpl_Msk   (0x1UL)
 
#define madc_seq0_madc_seq_irq_mask_reset_bf_align0_Pos   (11UL)
 
#define madc_seq0_madc_seq_irq_mask_reset_bf_align0_Msk   (0xfffff800UL)
 
#define madc_seq0_madc_seq_irq_mask_reset_dma_hresp_Pos   (10UL)
 
#define madc_seq0_madc_seq_irq_mask_reset_dma_hresp_Msk   (0x400UL)
 
#define madc_seq0_madc_seq_irq_mask_reset_dma_overrun_Pos   (9UL)
 
#define madc_seq0_madc_seq_irq_mask_reset_dma_overrun_Msk   (0x200UL)
 
#define madc_seq0_madc_seq_irq_mask_reset_seq_cmpl_Pos   (8UL)
 
#define madc_seq0_madc_seq_irq_mask_reset_seq_cmpl_Msk   (0x100UL)
 
#define madc_seq0_madc_seq_irq_mask_reset_m7_cmpl_Pos   (7UL)
 
#define madc_seq0_madc_seq_irq_mask_reset_m7_cmpl_Msk   (0x80UL)
 
#define madc_seq0_madc_seq_irq_mask_reset_m6_cmpl_Pos   (6UL)
 
#define madc_seq0_madc_seq_irq_mask_reset_m6_cmpl_Msk   (0x40UL)
 
#define madc_seq0_madc_seq_irq_mask_reset_m5_cmpl_Pos   (5UL)
 
#define madc_seq0_madc_seq_irq_mask_reset_m5_cmpl_Msk   (0x20UL)
 
#define madc_seq0_madc_seq_irq_mask_reset_m4_cmpl_Pos   (4UL)
 
#define madc_seq0_madc_seq_irq_mask_reset_m4_cmpl_Msk   (0x10UL)
 
#define madc_seq0_madc_seq_irq_mask_reset_m3_cmpl_Pos   (3UL)
 
#define madc_seq0_madc_seq_irq_mask_reset_m3_cmpl_Msk   (0x8UL)
 
#define madc_seq0_madc_seq_irq_mask_reset_m2_cmpl_Pos   (2UL)
 
#define madc_seq0_madc_seq_irq_mask_reset_m2_cmpl_Msk   (0x4UL)
 
#define madc_seq0_madc_seq_irq_mask_reset_m1_cmpl_Pos   (1UL)
 
#define madc_seq0_madc_seq_irq_mask_reset_m1_cmpl_Msk   (0x2UL)
 
#define madc_seq0_madc_seq_irq_mask_reset_m0_cmpl_Pos   (0UL)
 
#define madc_seq0_madc_seq_irq_mask_reset_m0_cmpl_Msk   (0x1UL)
 
#define madc_seq1_madc_seq_cfg_bf_align0_Pos   (20UL)
 
#define madc_seq1_madc_seq_cfg_bf_align0_Msk   (0xfff00000UL)
 
#define madc_seq1_madc_seq_cfg_dma_disable_Pos   (19UL)
 
#define madc_seq1_madc_seq_cfg_dma_disable_Msk   (0x80000UL)
 
#define madc_seq1_madc_seq_cfg_dma_32bit_adr_Pos   (18UL)
 
#define madc_seq1_madc_seq_cfg_dma_32bit_adr_Msk   (0x40000UL)
 
#define madc_seq1_madc_seq_cfg_vref_vdd3_Pos   (17UL)
 
#define madc_seq1_madc_seq_cfg_vref_vdd3_Msk   (0x20000UL)
 
#define madc_seq1_madc_seq_cfg_adcclk_sync_Pos   (16UL)
 
#define madc_seq1_madc_seq_cfg_adcclk_sync_Msk   (0x10000UL)
 
#define madc_seq1_madc_seq_cfg_adcclk_phase_Pos   (8UL)
 
#define madc_seq1_madc_seq_cfg_adcclk_phase_Msk   (0xff00UL)
 
#define madc_seq1_madc_seq_cfg_adcclk_period_Pos   (0UL)
 
#define madc_seq1_madc_seq_cfg_adcclk_period_Msk   (0xffUL)
 
#define madc_seq1_madc_seq_tracking_time_mux0_bf_align0_Pos   (8UL)
 
#define madc_seq1_madc_seq_tracking_time_mux0_bf_align0_Msk   (0xffffff00UL)
 
#define madc_seq1_madc_seq_tracking_time_mux0_tt_add_Pos   (0UL)
 
#define madc_seq1_madc_seq_tracking_time_mux0_tt_add_Msk   (0xffUL)
 
#define madc_seq1_madc_seq_tracking_time_mux1_bf_align0_Pos   (8UL)
 
#define madc_seq1_madc_seq_tracking_time_mux1_bf_align0_Msk   (0xffffff00UL)
 
#define madc_seq1_madc_seq_tracking_time_mux1_tt_add_Pos   (0UL)
 
#define madc_seq1_madc_seq_tracking_time_mux1_tt_add_Msk   (0xffUL)
 
#define madc_seq1_madc_seq_tracking_time_mux2_bf_align0_Pos   (8UL)
 
#define madc_seq1_madc_seq_tracking_time_mux2_bf_align0_Msk   (0xffffff00UL)
 
#define madc_seq1_madc_seq_tracking_time_mux2_tt_add_Pos   (0UL)
 
#define madc_seq1_madc_seq_tracking_time_mux2_tt_add_Msk   (0xffUL)
 
#define madc_seq1_madc_seq_tracking_time_mux3_bf_align0_Pos   (8UL)
 
#define madc_seq1_madc_seq_tracking_time_mux3_bf_align0_Msk   (0xffffff00UL)
 
#define madc_seq1_madc_seq_tracking_time_mux3_tt_add_Pos   (0UL)
 
#define madc_seq1_madc_seq_tracking_time_mux3_tt_add_Msk   (0xffUL)
 
#define madc_seq1_madc_seq_tracking_time_mux4_bf_align0_Pos   (8UL)
 
#define madc_seq1_madc_seq_tracking_time_mux4_bf_align0_Msk   (0xffffff00UL)
 
#define madc_seq1_madc_seq_tracking_time_mux4_tt_add_Pos   (0UL)
 
#define madc_seq1_madc_seq_tracking_time_mux4_tt_add_Msk   (0xffUL)
 
#define madc_seq1_madc_seq_tracking_time_mux5_bf_align0_Pos   (8UL)
 
#define madc_seq1_madc_seq_tracking_time_mux5_bf_align0_Msk   (0xffffff00UL)
 
#define madc_seq1_madc_seq_tracking_time_mux5_tt_add_Pos   (0UL)
 
#define madc_seq1_madc_seq_tracking_time_mux5_tt_add_Msk   (0xffUL)
 
#define madc_seq1_madc_seq_tracking_time_mux6_bf_align0_Pos   (8UL)
 
#define madc_seq1_madc_seq_tracking_time_mux6_bf_align0_Msk   (0xffffff00UL)
 
#define madc_seq1_madc_seq_tracking_time_mux6_tt_add_Pos   (0UL)
 
#define madc_seq1_madc_seq_tracking_time_mux6_tt_add_Msk   (0xffUL)
 
#define madc_seq1_madc_seq_tracking_time_mux7_bf_align0_Pos   (8UL)
 
#define madc_seq1_madc_seq_tracking_time_mux7_bf_align0_Msk   (0xffffff00UL)
 
#define madc_seq1_madc_seq_tracking_time_mux7_tt_add_Pos   (0UL)
 
#define madc_seq1_madc_seq_tracking_time_mux7_tt_add_Msk   (0xffUL)
 
#define madc_seq1_madc_seq_ms_en_bf_align0_Pos   (8UL)
 
#define madc_seq1_madc_seq_ms_en_bf_align0_Msk   (0xffffff00UL)
 
#define madc_seq1_madc_seq_ms_en_m7_Pos   (7UL)
 
#define madc_seq1_madc_seq_ms_en_m7_Msk   (0x80UL)
 
#define madc_seq1_madc_seq_ms_en_m6_Pos   (6UL)
 
#define madc_seq1_madc_seq_ms_en_m6_Msk   (0x40UL)
 
#define madc_seq1_madc_seq_ms_en_m5_Pos   (5UL)
 
#define madc_seq1_madc_seq_ms_en_m5_Msk   (0x20UL)
 
#define madc_seq1_madc_seq_ms_en_m4_Pos   (4UL)
 
#define madc_seq1_madc_seq_ms_en_m4_Msk   (0x10UL)
 
#define madc_seq1_madc_seq_ms_en_m3_Pos   (3UL)
 
#define madc_seq1_madc_seq_ms_en_m3_Msk   (0x8UL)
 
#define madc_seq1_madc_seq_ms_en_m2_Pos   (2UL)
 
#define madc_seq1_madc_seq_ms_en_m2_Msk   (0x4UL)
 
#define madc_seq1_madc_seq_ms_en_m1_Pos   (1UL)
 
#define madc_seq1_madc_seq_ms_en_m1_Msk   (0x2UL)
 
#define madc_seq1_madc_seq_ms_en_m0_Pos   (0UL)
 
#define madc_seq1_madc_seq_ms_en_m0_Msk   (0x1UL)
 
#define madc_seq1_madc_seq_ms_baseadr_adr_Pos   (1UL)
 
#define madc_seq1_madc_seq_ms_baseadr_adr_Msk   (0xfffffffeUL)
 
#define madc_seq1_madc_seq_ms_baseadr_bf_align0_Pos   (0UL)
 
#define madc_seq1_madc_seq_ms_baseadr_bf_align0_Msk   (0x1UL)
 
#define madc_seq1_madc_seq_m0_bf_align0_Pos   (28UL)
 
#define madc_seq1_madc_seq_m0_bf_align0_Msk   (0xf0000000UL)
 
#define madc_seq1_madc_seq_m0_adr_offset_Pos   (23UL)
 
#define madc_seq1_madc_seq_m0_adr_offset_Msk   (0xf800000UL)
 
#define madc_seq1_madc_seq_m0_mux_Pos   (20UL)
 
#define madc_seq1_madc_seq_m0_mux_Msk   (0x700000UL)
 
#define madc_seq1_madc_seq_m0_oversample_Pos   (17UL)
 
#define madc_seq1_madc_seq_m0_oversample_Msk   (0xe0000UL)
 
#define madc_seq1_madc_seq_m0_trigger_Pos   (0UL)
 
#define madc_seq1_madc_seq_m0_trigger_Msk   (0x1ffffUL)
 
#define madc_seq1_madc_seq_m1_bf_align0_Pos   (28UL)
 
#define madc_seq1_madc_seq_m1_bf_align0_Msk   (0xf0000000UL)
 
#define madc_seq1_madc_seq_m1_adr_offset_Pos   (23UL)
 
#define madc_seq1_madc_seq_m1_adr_offset_Msk   (0xf800000UL)
 
#define madc_seq1_madc_seq_m1_mux_Pos   (20UL)
 
#define madc_seq1_madc_seq_m1_mux_Msk   (0x700000UL)
 
#define madc_seq1_madc_seq_m1_oversample_Pos   (17UL)
 
#define madc_seq1_madc_seq_m1_oversample_Msk   (0xe0000UL)
 
#define madc_seq1_madc_seq_m1_trigger_Pos   (0UL)
 
#define madc_seq1_madc_seq_m1_trigger_Msk   (0x1ffffUL)
 
#define madc_seq1_madc_seq_m2_bf_align0_Pos   (28UL)
 
#define madc_seq1_madc_seq_m2_bf_align0_Msk   (0xf0000000UL)
 
#define madc_seq1_madc_seq_m2_adr_offset_Pos   (23UL)
 
#define madc_seq1_madc_seq_m2_adr_offset_Msk   (0xf800000UL)
 
#define madc_seq1_madc_seq_m2_mux_Pos   (20UL)
 
#define madc_seq1_madc_seq_m2_mux_Msk   (0x700000UL)
 
#define madc_seq1_madc_seq_m2_oversample_Pos   (17UL)
 
#define madc_seq1_madc_seq_m2_oversample_Msk   (0xe0000UL)
 
#define madc_seq1_madc_seq_m2_trigger_Pos   (0UL)
 
#define madc_seq1_madc_seq_m2_trigger_Msk   (0x1ffffUL)
 
#define madc_seq1_madc_seq_m3_bf_align0_Pos   (28UL)
 
#define madc_seq1_madc_seq_m3_bf_align0_Msk   (0xf0000000UL)
 
#define madc_seq1_madc_seq_m3_adr_offset_Pos   (23UL)
 
#define madc_seq1_madc_seq_m3_adr_offset_Msk   (0xf800000UL)
 
#define madc_seq1_madc_seq_m3_mux_Pos   (20UL)
 
#define madc_seq1_madc_seq_m3_mux_Msk   (0x700000UL)
 
#define madc_seq1_madc_seq_m3_oversample_Pos   (17UL)
 
#define madc_seq1_madc_seq_m3_oversample_Msk   (0xe0000UL)
 
#define madc_seq1_madc_seq_m3_trigger_Pos   (0UL)
 
#define madc_seq1_madc_seq_m3_trigger_Msk   (0x1ffffUL)
 
#define madc_seq1_madc_seq_m4_bf_align0_Pos   (28UL)
 
#define madc_seq1_madc_seq_m4_bf_align0_Msk   (0xf0000000UL)
 
#define madc_seq1_madc_seq_m4_adr_offset_Pos   (23UL)
 
#define madc_seq1_madc_seq_m4_adr_offset_Msk   (0xf800000UL)
 
#define madc_seq1_madc_seq_m4_mux_Pos   (20UL)
 
#define madc_seq1_madc_seq_m4_mux_Msk   (0x700000UL)
 
#define madc_seq1_madc_seq_m4_oversample_Pos   (17UL)
 
#define madc_seq1_madc_seq_m4_oversample_Msk   (0xe0000UL)
 
#define madc_seq1_madc_seq_m4_trigger_Pos   (0UL)
 
#define madc_seq1_madc_seq_m4_trigger_Msk   (0x1ffffUL)
 
#define madc_seq1_madc_seq_m5_bf_align0_Pos   (28UL)
 
#define madc_seq1_madc_seq_m5_bf_align0_Msk   (0xf0000000UL)
 
#define madc_seq1_madc_seq_m5_adr_offset_Pos   (23UL)
 
#define madc_seq1_madc_seq_m5_adr_offset_Msk   (0xf800000UL)
 
#define madc_seq1_madc_seq_m5_mux_Pos   (20UL)
 
#define madc_seq1_madc_seq_m5_mux_Msk   (0x700000UL)
 
#define madc_seq1_madc_seq_m5_oversample_Pos   (17UL)
 
#define madc_seq1_madc_seq_m5_oversample_Msk   (0xe0000UL)
 
#define madc_seq1_madc_seq_m5_trigger_Pos   (0UL)
 
#define madc_seq1_madc_seq_m5_trigger_Msk   (0x1ffffUL)
 
#define madc_seq1_madc_seq_m6_bf_align0_Pos   (28UL)
 
#define madc_seq1_madc_seq_m6_bf_align0_Msk   (0xf0000000UL)
 
#define madc_seq1_madc_seq_m6_adr_offset_Pos   (23UL)
 
#define madc_seq1_madc_seq_m6_adr_offset_Msk   (0xf800000UL)
 
#define madc_seq1_madc_seq_m6_mux_Pos   (20UL)
 
#define madc_seq1_madc_seq_m6_mux_Msk   (0x700000UL)
 
#define madc_seq1_madc_seq_m6_oversample_Pos   (17UL)
 
#define madc_seq1_madc_seq_m6_oversample_Msk   (0xe0000UL)
 
#define madc_seq1_madc_seq_m6_trigger_Pos   (0UL)
 
#define madc_seq1_madc_seq_m6_trigger_Msk   (0x1ffffUL)
 
#define madc_seq1_madc_seq_m7_bf_align0_Pos   (28UL)
 
#define madc_seq1_madc_seq_m7_bf_align0_Msk   (0xf0000000UL)
 
#define madc_seq1_madc_seq_m7_adr_offset_Pos   (23UL)
 
#define madc_seq1_madc_seq_m7_adr_offset_Msk   (0xf800000UL)
 
#define madc_seq1_madc_seq_m7_mux_Pos   (20UL)
 
#define madc_seq1_madc_seq_m7_mux_Msk   (0x700000UL)
 
#define madc_seq1_madc_seq_m7_oversample_Pos   (17UL)
 
#define madc_seq1_madc_seq_m7_oversample_Msk   (0xe0000UL)
 
#define madc_seq1_madc_seq_m7_trigger_Pos   (0UL)
 
#define madc_seq1_madc_seq_m7_trigger_Msk   (0x1ffffUL)
 
#define madc_seq1_madc_seq_cmd_bf_align0_Pos   (4UL)
 
#define madc_seq1_madc_seq_cmd_bf_align0_Msk   (0xfffffff0UL)
 
#define madc_seq1_madc_seq_cmd_debug_Pos   (3UL)
 
#define madc_seq1_madc_seq_cmd_debug_Msk   (0x8UL)
 
#define madc_seq1_madc_seq_cmd_reset_Pos   (2UL)
 
#define madc_seq1_madc_seq_cmd_reset_Msk   (0x4UL)
 
#define madc_seq1_madc_seq_cmd_continuous_Pos   (1UL)
 
#define madc_seq1_madc_seq_cmd_continuous_Msk   (0x2UL)
 
#define madc_seq1_madc_seq_cmd_run_Pos   (0UL)
 
#define madc_seq1_madc_seq_cmd_run_Msk   (0x1UL)
 
#define madc_seq1_madc_seq_status_bf_align0_Pos   (9UL)
 
#define madc_seq1_madc_seq_status_bf_align0_Msk   (0xfffffe00UL)
 
#define madc_seq1_madc_seq_status_adc_half_clock_cycle_Pos   (4UL)
 
#define madc_seq1_madc_seq_status_adc_half_clock_cycle_Msk   (0x1f0UL)
 
#define madc_seq1_madc_seq_status_m_nr_Pos   (0UL)
 
#define madc_seq1_madc_seq_status_m_nr_Msk   (0xfUL)
 
#define madc_seq1_madc_seq_result_current_valid_Pos   (31UL)
 
#define madc_seq1_madc_seq_result_current_valid_Msk   (0x80000000UL)
 
#define madc_seq1_madc_seq_result_current_bf_align1_Pos   (19UL)
 
#define madc_seq1_madc_seq_result_current_bf_align1_Msk   (0x7ff80000UL)
 
#define madc_seq1_madc_seq_result_current_mnr_Pos   (16UL)
 
#define madc_seq1_madc_seq_result_current_mnr_Msk   (0x70000UL)
 
#define madc_seq1_madc_seq_result_current_bf_align0_Pos   (15UL)
 
#define madc_seq1_madc_seq_result_current_bf_align0_Msk   (0x8000UL)
 
#define madc_seq1_madc_seq_result_current_val_Pos   (0UL)
 
#define madc_seq1_madc_seq_result_current_val_Msk   (0x7fffUL)
 
#define madc_seq1_madc_seq_result_last_valid_Pos   (31UL)
 
#define madc_seq1_madc_seq_result_last_valid_Msk   (0x80000000UL)
 
#define madc_seq1_madc_seq_result_last_bf_align1_Pos   (19UL)
 
#define madc_seq1_madc_seq_result_last_bf_align1_Msk   (0x7ff80000UL)
 
#define madc_seq1_madc_seq_result_last_mnr_Pos   (16UL)
 
#define madc_seq1_madc_seq_result_last_mnr_Msk   (0x70000UL)
 
#define madc_seq1_madc_seq_result_last_bf_align0_Pos   (15UL)
 
#define madc_seq1_madc_seq_result_last_bf_align0_Msk   (0x8000UL)
 
#define madc_seq1_madc_seq_result_last_val_Pos   (0UL)
 
#define madc_seq1_madc_seq_result_last_val_Msk   (0x7fffUL)
 
#define madc_seq1_madc_seq_debug_bf_align0_Pos   (10UL)
 
#define madc_seq1_madc_seq_debug_bf_align0_Msk   (0xfffffc00UL)
 
#define madc_seq1_madc_seq_debug_adc_set_mux7_Pos   (9UL)
 
#define madc_seq1_madc_seq_debug_adc_set_mux7_Msk   (0x200UL)
 
#define madc_seq1_madc_seq_debug_adc_set_mux6_Pos   (8UL)
 
#define madc_seq1_madc_seq_debug_adc_set_mux6_Msk   (0x100UL)
 
#define madc_seq1_madc_seq_debug_adc_set_mux5_Pos   (7UL)
 
#define madc_seq1_madc_seq_debug_adc_set_mux5_Msk   (0x80UL)
 
#define madc_seq1_madc_seq_debug_adc_set_mux4_Pos   (6UL)
 
#define madc_seq1_madc_seq_debug_adc_set_mux4_Msk   (0x40UL)
 
#define madc_seq1_madc_seq_debug_adc_set_mux3_Pos   (5UL)
 
#define madc_seq1_madc_seq_debug_adc_set_mux3_Msk   (0x20UL)
 
#define madc_seq1_madc_seq_debug_adc_set_mux2_Pos   (4UL)
 
#define madc_seq1_madc_seq_debug_adc_set_mux2_Msk   (0x10UL)
 
#define madc_seq1_madc_seq_debug_adc_set_mux1_Pos   (3UL)
 
#define madc_seq1_madc_seq_debug_adc_set_mux1_Msk   (0x8UL)
 
#define madc_seq1_madc_seq_debug_adc_set_mux0_Pos   (2UL)
 
#define madc_seq1_madc_seq_debug_adc_set_mux0_Msk   (0x4UL)
 
#define madc_seq1_madc_seq_debug_adc_soc_Pos   (1UL)
 
#define madc_seq1_madc_seq_debug_adc_soc_Msk   (0x2UL)
 
#define madc_seq1_madc_seq_debug_adc_clk_Pos   (0UL)
 
#define madc_seq1_madc_seq_debug_adc_clk_Msk   (0x1UL)
 
#define madc_seq1_madc_seq_irq_raw_bf_align0_Pos   (11UL)
 
#define madc_seq1_madc_seq_irq_raw_bf_align0_Msk   (0xfffff800UL)
 
#define madc_seq1_madc_seq_irq_raw_dma_hresp_Pos   (10UL)
 
#define madc_seq1_madc_seq_irq_raw_dma_hresp_Msk   (0x400UL)
 
#define madc_seq1_madc_seq_irq_raw_dma_overrun_Pos   (9UL)
 
#define madc_seq1_madc_seq_irq_raw_dma_overrun_Msk   (0x200UL)
 
#define madc_seq1_madc_seq_irq_raw_seq_cmpl_Pos   (8UL)
 
#define madc_seq1_madc_seq_irq_raw_seq_cmpl_Msk   (0x100UL)
 
#define madc_seq1_madc_seq_irq_raw_m7_cmpl_Pos   (7UL)
 
#define madc_seq1_madc_seq_irq_raw_m7_cmpl_Msk   (0x80UL)
 
#define madc_seq1_madc_seq_irq_raw_m6_cmpl_Pos   (6UL)
 
#define madc_seq1_madc_seq_irq_raw_m6_cmpl_Msk   (0x40UL)
 
#define madc_seq1_madc_seq_irq_raw_m5_cmpl_Pos   (5UL)
 
#define madc_seq1_madc_seq_irq_raw_m5_cmpl_Msk   (0x20UL)
 
#define madc_seq1_madc_seq_irq_raw_m4_cmpl_Pos   (4UL)
 
#define madc_seq1_madc_seq_irq_raw_m4_cmpl_Msk   (0x10UL)
 
#define madc_seq1_madc_seq_irq_raw_m3_cmpl_Pos   (3UL)
 
#define madc_seq1_madc_seq_irq_raw_m3_cmpl_Msk   (0x8UL)
 
#define madc_seq1_madc_seq_irq_raw_m2_cmpl_Pos   (2UL)
 
#define madc_seq1_madc_seq_irq_raw_m2_cmpl_Msk   (0x4UL)
 
#define madc_seq1_madc_seq_irq_raw_m1_cmpl_Pos   (1UL)
 
#define madc_seq1_madc_seq_irq_raw_m1_cmpl_Msk   (0x2UL)
 
#define madc_seq1_madc_seq_irq_raw_m0_cmpl_Pos   (0UL)
 
#define madc_seq1_madc_seq_irq_raw_m0_cmpl_Msk   (0x1UL)
 
#define madc_seq1_madc_seq_irq_masked_bf_align0_Pos   (11UL)
 
#define madc_seq1_madc_seq_irq_masked_bf_align0_Msk   (0xfffff800UL)
 
#define madc_seq1_madc_seq_irq_masked_dma_hresp_Pos   (10UL)
 
#define madc_seq1_madc_seq_irq_masked_dma_hresp_Msk   (0x400UL)
 
#define madc_seq1_madc_seq_irq_masked_dma_overrun_Pos   (9UL)
 
#define madc_seq1_madc_seq_irq_masked_dma_overrun_Msk   (0x200UL)
 
#define madc_seq1_madc_seq_irq_masked_seq_cmpl_Pos   (8UL)
 
#define madc_seq1_madc_seq_irq_masked_seq_cmpl_Msk   (0x100UL)
 
#define madc_seq1_madc_seq_irq_masked_m7_cmpl_Pos   (7UL)
 
#define madc_seq1_madc_seq_irq_masked_m7_cmpl_Msk   (0x80UL)
 
#define madc_seq1_madc_seq_irq_masked_m6_cmpl_Pos   (6UL)
 
#define madc_seq1_madc_seq_irq_masked_m6_cmpl_Msk   (0x40UL)
 
#define madc_seq1_madc_seq_irq_masked_m5_cmpl_Pos   (5UL)
 
#define madc_seq1_madc_seq_irq_masked_m5_cmpl_Msk   (0x20UL)
 
#define madc_seq1_madc_seq_irq_masked_m4_cmpl_Pos   (4UL)
 
#define madc_seq1_madc_seq_irq_masked_m4_cmpl_Msk   (0x10UL)
 
#define madc_seq1_madc_seq_irq_masked_m3_cmpl_Pos   (3UL)
 
#define madc_seq1_madc_seq_irq_masked_m3_cmpl_Msk   (0x8UL)
 
#define madc_seq1_madc_seq_irq_masked_m2_cmpl_Pos   (2UL)
 
#define madc_seq1_madc_seq_irq_masked_m2_cmpl_Msk   (0x4UL)
 
#define madc_seq1_madc_seq_irq_masked_m1_cmpl_Pos   (1UL)
 
#define madc_seq1_madc_seq_irq_masked_m1_cmpl_Msk   (0x2UL)
 
#define madc_seq1_madc_seq_irq_masked_m0_cmpl_Pos   (0UL)
 
#define madc_seq1_madc_seq_irq_masked_m0_cmpl_Msk   (0x1UL)
 
#define madc_seq1_madc_seq_irq_mask_set_bf_align0_Pos   (11UL)
 
#define madc_seq1_madc_seq_irq_mask_set_bf_align0_Msk   (0xfffff800UL)
 
#define madc_seq1_madc_seq_irq_mask_set_dma_hresp_Pos   (10UL)
 
#define madc_seq1_madc_seq_irq_mask_set_dma_hresp_Msk   (0x400UL)
 
#define madc_seq1_madc_seq_irq_mask_set_dma_overrun_Pos   (9UL)
 
#define madc_seq1_madc_seq_irq_mask_set_dma_overrun_Msk   (0x200UL)
 
#define madc_seq1_madc_seq_irq_mask_set_seq_cmpl_Pos   (8UL)
 
#define madc_seq1_madc_seq_irq_mask_set_seq_cmpl_Msk   (0x100UL)
 
#define madc_seq1_madc_seq_irq_mask_set_m7_cmpl_Pos   (7UL)
 
#define madc_seq1_madc_seq_irq_mask_set_m7_cmpl_Msk   (0x80UL)
 
#define madc_seq1_madc_seq_irq_mask_set_m6_cmpl_Pos   (6UL)
 
#define madc_seq1_madc_seq_irq_mask_set_m6_cmpl_Msk   (0x40UL)
 
#define madc_seq1_madc_seq_irq_mask_set_m5_cmpl_Pos   (5UL)
 
#define madc_seq1_madc_seq_irq_mask_set_m5_cmpl_Msk   (0x20UL)
 
#define madc_seq1_madc_seq_irq_mask_set_m4_cmpl_Pos   (4UL)
 
#define madc_seq1_madc_seq_irq_mask_set_m4_cmpl_Msk   (0x10UL)
 
#define madc_seq1_madc_seq_irq_mask_set_m3_cmpl_Pos   (3UL)
 
#define madc_seq1_madc_seq_irq_mask_set_m3_cmpl_Msk   (0x8UL)
 
#define madc_seq1_madc_seq_irq_mask_set_m2_cmpl_Pos   (2UL)
 
#define madc_seq1_madc_seq_irq_mask_set_m2_cmpl_Msk   (0x4UL)
 
#define madc_seq1_madc_seq_irq_mask_set_m1_cmpl_Pos   (1UL)
 
#define madc_seq1_madc_seq_irq_mask_set_m1_cmpl_Msk   (0x2UL)
 
#define madc_seq1_madc_seq_irq_mask_set_m0_cmpl_Pos   (0UL)
 
#define madc_seq1_madc_seq_irq_mask_set_m0_cmpl_Msk   (0x1UL)
 
#define madc_seq1_madc_seq_irq_mask_reset_bf_align0_Pos   (11UL)
 
#define madc_seq1_madc_seq_irq_mask_reset_bf_align0_Msk   (0xfffff800UL)
 
#define madc_seq1_madc_seq_irq_mask_reset_dma_hresp_Pos   (10UL)
 
#define madc_seq1_madc_seq_irq_mask_reset_dma_hresp_Msk   (0x400UL)
 
#define madc_seq1_madc_seq_irq_mask_reset_dma_overrun_Pos   (9UL)
 
#define madc_seq1_madc_seq_irq_mask_reset_dma_overrun_Msk   (0x200UL)
 
#define madc_seq1_madc_seq_irq_mask_reset_seq_cmpl_Pos   (8UL)
 
#define madc_seq1_madc_seq_irq_mask_reset_seq_cmpl_Msk   (0x100UL)
 
#define madc_seq1_madc_seq_irq_mask_reset_m7_cmpl_Pos   (7UL)
 
#define madc_seq1_madc_seq_irq_mask_reset_m7_cmpl_Msk   (0x80UL)
 
#define madc_seq1_madc_seq_irq_mask_reset_m6_cmpl_Pos   (6UL)
 
#define madc_seq1_madc_seq_irq_mask_reset_m6_cmpl_Msk   (0x40UL)
 
#define madc_seq1_madc_seq_irq_mask_reset_m5_cmpl_Pos   (5UL)
 
#define madc_seq1_madc_seq_irq_mask_reset_m5_cmpl_Msk   (0x20UL)
 
#define madc_seq1_madc_seq_irq_mask_reset_m4_cmpl_Pos   (4UL)
 
#define madc_seq1_madc_seq_irq_mask_reset_m4_cmpl_Msk   (0x10UL)
 
#define madc_seq1_madc_seq_irq_mask_reset_m3_cmpl_Pos   (3UL)
 
#define madc_seq1_madc_seq_irq_mask_reset_m3_cmpl_Msk   (0x8UL)
 
#define madc_seq1_madc_seq_irq_mask_reset_m2_cmpl_Pos   (2UL)
 
#define madc_seq1_madc_seq_irq_mask_reset_m2_cmpl_Msk   (0x4UL)
 
#define madc_seq1_madc_seq_irq_mask_reset_m1_cmpl_Pos   (1UL)
 
#define madc_seq1_madc_seq_irq_mask_reset_m1_cmpl_Msk   (0x2UL)
 
#define madc_seq1_madc_seq_irq_mask_reset_m0_cmpl_Pos   (0UL)
 
#define madc_seq1_madc_seq_irq_mask_reset_m0_cmpl_Msk   (0x1UL)
 
#define madc_seq2_madc_seq_cfg_bf_align0_Pos   (20UL)
 
#define madc_seq2_madc_seq_cfg_bf_align0_Msk   (0xfff00000UL)
 
#define madc_seq2_madc_seq_cfg_dma_disable_Pos   (19UL)
 
#define madc_seq2_madc_seq_cfg_dma_disable_Msk   (0x80000UL)
 
#define madc_seq2_madc_seq_cfg_dma_32bit_adr_Pos   (18UL)
 
#define madc_seq2_madc_seq_cfg_dma_32bit_adr_Msk   (0x40000UL)
 
#define madc_seq2_madc_seq_cfg_vref_vdd3_Pos   (17UL)
 
#define madc_seq2_madc_seq_cfg_vref_vdd3_Msk   (0x20000UL)
 
#define madc_seq2_madc_seq_cfg_adcclk_sync_Pos   (16UL)
 
#define madc_seq2_madc_seq_cfg_adcclk_sync_Msk   (0x10000UL)
 
#define madc_seq2_madc_seq_cfg_adcclk_phase_Pos   (8UL)
 
#define madc_seq2_madc_seq_cfg_adcclk_phase_Msk   (0xff00UL)
 
#define madc_seq2_madc_seq_cfg_adcclk_period_Pos   (0UL)
 
#define madc_seq2_madc_seq_cfg_adcclk_period_Msk   (0xffUL)
 
#define madc_seq2_madc_seq_tracking_time_mux0_bf_align0_Pos   (8UL)
 
#define madc_seq2_madc_seq_tracking_time_mux0_bf_align0_Msk   (0xffffff00UL)
 
#define madc_seq2_madc_seq_tracking_time_mux0_tt_add_Pos   (0UL)
 
#define madc_seq2_madc_seq_tracking_time_mux0_tt_add_Msk   (0xffUL)
 
#define madc_seq2_madc_seq_tracking_time_mux1_bf_align0_Pos   (8UL)
 
#define madc_seq2_madc_seq_tracking_time_mux1_bf_align0_Msk   (0xffffff00UL)
 
#define madc_seq2_madc_seq_tracking_time_mux1_tt_add_Pos   (0UL)
 
#define madc_seq2_madc_seq_tracking_time_mux1_tt_add_Msk   (0xffUL)
 
#define madc_seq2_madc_seq_tracking_time_mux2_bf_align0_Pos   (8UL)
 
#define madc_seq2_madc_seq_tracking_time_mux2_bf_align0_Msk   (0xffffff00UL)
 
#define madc_seq2_madc_seq_tracking_time_mux2_tt_add_Pos   (0UL)
 
#define madc_seq2_madc_seq_tracking_time_mux2_tt_add_Msk   (0xffUL)
 
#define madc_seq2_madc_seq_tracking_time_mux3_bf_align0_Pos   (8UL)
 
#define madc_seq2_madc_seq_tracking_time_mux3_bf_align0_Msk   (0xffffff00UL)
 
#define madc_seq2_madc_seq_tracking_time_mux3_tt_add_Pos   (0UL)
 
#define madc_seq2_madc_seq_tracking_time_mux3_tt_add_Msk   (0xffUL)
 
#define madc_seq2_madc_seq_tracking_time_mux4_bf_align0_Pos   (8UL)
 
#define madc_seq2_madc_seq_tracking_time_mux4_bf_align0_Msk   (0xffffff00UL)
 
#define madc_seq2_madc_seq_tracking_time_mux4_tt_add_Pos   (0UL)
 
#define madc_seq2_madc_seq_tracking_time_mux4_tt_add_Msk   (0xffUL)
 
#define madc_seq2_madc_seq_tracking_time_mux5_bf_align0_Pos   (8UL)
 
#define madc_seq2_madc_seq_tracking_time_mux5_bf_align0_Msk   (0xffffff00UL)
 
#define madc_seq2_madc_seq_tracking_time_mux5_tt_add_Pos   (0UL)
 
#define madc_seq2_madc_seq_tracking_time_mux5_tt_add_Msk   (0xffUL)
 
#define madc_seq2_madc_seq_tracking_time_mux6_bf_align0_Pos   (8UL)
 
#define madc_seq2_madc_seq_tracking_time_mux6_bf_align0_Msk   (0xffffff00UL)
 
#define madc_seq2_madc_seq_tracking_time_mux6_tt_add_Pos   (0UL)
 
#define madc_seq2_madc_seq_tracking_time_mux6_tt_add_Msk   (0xffUL)
 
#define madc_seq2_madc_seq_tracking_time_mux7_bf_align0_Pos   (8UL)
 
#define madc_seq2_madc_seq_tracking_time_mux7_bf_align0_Msk   (0xffffff00UL)
 
#define madc_seq2_madc_seq_tracking_time_mux7_tt_add_Pos   (0UL)
 
#define madc_seq2_madc_seq_tracking_time_mux7_tt_add_Msk   (0xffUL)
 
#define madc_seq2_madc_seq_ms_en_bf_align0_Pos   (8UL)
 
#define madc_seq2_madc_seq_ms_en_bf_align0_Msk   (0xffffff00UL)
 
#define madc_seq2_madc_seq_ms_en_m7_Pos   (7UL)
 
#define madc_seq2_madc_seq_ms_en_m7_Msk   (0x80UL)
 
#define madc_seq2_madc_seq_ms_en_m6_Pos   (6UL)
 
#define madc_seq2_madc_seq_ms_en_m6_Msk   (0x40UL)
 
#define madc_seq2_madc_seq_ms_en_m5_Pos   (5UL)
 
#define madc_seq2_madc_seq_ms_en_m5_Msk   (0x20UL)
 
#define madc_seq2_madc_seq_ms_en_m4_Pos   (4UL)
 
#define madc_seq2_madc_seq_ms_en_m4_Msk   (0x10UL)
 
#define madc_seq2_madc_seq_ms_en_m3_Pos   (3UL)
 
#define madc_seq2_madc_seq_ms_en_m3_Msk   (0x8UL)
 
#define madc_seq2_madc_seq_ms_en_m2_Pos   (2UL)
 
#define madc_seq2_madc_seq_ms_en_m2_Msk   (0x4UL)
 
#define madc_seq2_madc_seq_ms_en_m1_Pos   (1UL)
 
#define madc_seq2_madc_seq_ms_en_m1_Msk   (0x2UL)
 
#define madc_seq2_madc_seq_ms_en_m0_Pos   (0UL)
 
#define madc_seq2_madc_seq_ms_en_m0_Msk   (0x1UL)
 
#define madc_seq2_madc_seq_ms_baseadr_adr_Pos   (1UL)
 
#define madc_seq2_madc_seq_ms_baseadr_adr_Msk   (0xfffffffeUL)
 
#define madc_seq2_madc_seq_ms_baseadr_bf_align0_Pos   (0UL)
 
#define madc_seq2_madc_seq_ms_baseadr_bf_align0_Msk   (0x1UL)
 
#define madc_seq2_madc_seq_m0_bf_align0_Pos   (28UL)
 
#define madc_seq2_madc_seq_m0_bf_align0_Msk   (0xf0000000UL)
 
#define madc_seq2_madc_seq_m0_adr_offset_Pos   (23UL)
 
#define madc_seq2_madc_seq_m0_adr_offset_Msk   (0xf800000UL)
 
#define madc_seq2_madc_seq_m0_mux_Pos   (20UL)
 
#define madc_seq2_madc_seq_m0_mux_Msk   (0x700000UL)
 
#define madc_seq2_madc_seq_m0_oversample_Pos   (17UL)
 
#define madc_seq2_madc_seq_m0_oversample_Msk   (0xe0000UL)
 
#define madc_seq2_madc_seq_m0_trigger_Pos   (0UL)
 
#define madc_seq2_madc_seq_m0_trigger_Msk   (0x1ffffUL)
 
#define madc_seq2_madc_seq_m1_bf_align0_Pos   (28UL)
 
#define madc_seq2_madc_seq_m1_bf_align0_Msk   (0xf0000000UL)
 
#define madc_seq2_madc_seq_m1_adr_offset_Pos   (23UL)
 
#define madc_seq2_madc_seq_m1_adr_offset_Msk   (0xf800000UL)
 
#define madc_seq2_madc_seq_m1_mux_Pos   (20UL)
 
#define madc_seq2_madc_seq_m1_mux_Msk   (0x700000UL)
 
#define madc_seq2_madc_seq_m1_oversample_Pos   (17UL)
 
#define madc_seq2_madc_seq_m1_oversample_Msk   (0xe0000UL)
 
#define madc_seq2_madc_seq_m1_trigger_Pos   (0UL)
 
#define madc_seq2_madc_seq_m1_trigger_Msk   (0x1ffffUL)
 
#define madc_seq2_madc_seq_m2_bf_align0_Pos   (28UL)
 
#define madc_seq2_madc_seq_m2_bf_align0_Msk   (0xf0000000UL)
 
#define madc_seq2_madc_seq_m2_adr_offset_Pos   (23UL)
 
#define madc_seq2_madc_seq_m2_adr_offset_Msk   (0xf800000UL)
 
#define madc_seq2_madc_seq_m2_mux_Pos   (20UL)
 
#define madc_seq2_madc_seq_m2_mux_Msk   (0x700000UL)
 
#define madc_seq2_madc_seq_m2_oversample_Pos   (17UL)
 
#define madc_seq2_madc_seq_m2_oversample_Msk   (0xe0000UL)
 
#define madc_seq2_madc_seq_m2_trigger_Pos   (0UL)
 
#define madc_seq2_madc_seq_m2_trigger_Msk   (0x1ffffUL)
 
#define madc_seq2_madc_seq_m3_bf_align0_Pos   (28UL)
 
#define madc_seq2_madc_seq_m3_bf_align0_Msk   (0xf0000000UL)
 
#define madc_seq2_madc_seq_m3_adr_offset_Pos   (23UL)
 
#define madc_seq2_madc_seq_m3_adr_offset_Msk   (0xf800000UL)
 
#define madc_seq2_madc_seq_m3_mux_Pos   (20UL)
 
#define madc_seq2_madc_seq_m3_mux_Msk   (0x700000UL)
 
#define madc_seq2_madc_seq_m3_oversample_Pos   (17UL)
 
#define madc_seq2_madc_seq_m3_oversample_Msk   (0xe0000UL)
 
#define madc_seq2_madc_seq_m3_trigger_Pos   (0UL)
 
#define madc_seq2_madc_seq_m3_trigger_Msk   (0x1ffffUL)
 
#define madc_seq2_madc_seq_m4_bf_align0_Pos   (28UL)
 
#define madc_seq2_madc_seq_m4_bf_align0_Msk   (0xf0000000UL)
 
#define madc_seq2_madc_seq_m4_adr_offset_Pos   (23UL)
 
#define madc_seq2_madc_seq_m4_adr_offset_Msk   (0xf800000UL)
 
#define madc_seq2_madc_seq_m4_mux_Pos   (20UL)
 
#define madc_seq2_madc_seq_m4_mux_Msk   (0x700000UL)
 
#define madc_seq2_madc_seq_m4_oversample_Pos   (17UL)
 
#define madc_seq2_madc_seq_m4_oversample_Msk   (0xe0000UL)
 
#define madc_seq2_madc_seq_m4_trigger_Pos   (0UL)
 
#define madc_seq2_madc_seq_m4_trigger_Msk   (0x1ffffUL)
 
#define madc_seq2_madc_seq_m5_bf_align0_Pos   (28UL)
 
#define madc_seq2_madc_seq_m5_bf_align0_Msk   (0xf0000000UL)
 
#define madc_seq2_madc_seq_m5_adr_offset_Pos   (23UL)
 
#define madc_seq2_madc_seq_m5_adr_offset_Msk   (0xf800000UL)
 
#define madc_seq2_madc_seq_m5_mux_Pos   (20UL)
 
#define madc_seq2_madc_seq_m5_mux_Msk   (0x700000UL)
 
#define madc_seq2_madc_seq_m5_oversample_Pos   (17UL)
 
#define madc_seq2_madc_seq_m5_oversample_Msk   (0xe0000UL)
 
#define madc_seq2_madc_seq_m5_trigger_Pos   (0UL)
 
#define madc_seq2_madc_seq_m5_trigger_Msk   (0x1ffffUL)
 
#define madc_seq2_madc_seq_m6_bf_align0_Pos   (28UL)
 
#define madc_seq2_madc_seq_m6_bf_align0_Msk   (0xf0000000UL)
 
#define madc_seq2_madc_seq_m6_adr_offset_Pos   (23UL)
 
#define madc_seq2_madc_seq_m6_adr_offset_Msk   (0xf800000UL)
 
#define madc_seq2_madc_seq_m6_mux_Pos   (20UL)
 
#define madc_seq2_madc_seq_m6_mux_Msk   (0x700000UL)
 
#define madc_seq2_madc_seq_m6_oversample_Pos   (17UL)
 
#define madc_seq2_madc_seq_m6_oversample_Msk   (0xe0000UL)
 
#define madc_seq2_madc_seq_m6_trigger_Pos   (0UL)
 
#define madc_seq2_madc_seq_m6_trigger_Msk   (0x1ffffUL)
 
#define madc_seq2_madc_seq_m7_bf_align0_Pos   (28UL)
 
#define madc_seq2_madc_seq_m7_bf_align0_Msk   (0xf0000000UL)
 
#define madc_seq2_madc_seq_m7_adr_offset_Pos   (23UL)
 
#define madc_seq2_madc_seq_m7_adr_offset_Msk   (0xf800000UL)
 
#define madc_seq2_madc_seq_m7_mux_Pos   (20UL)
 
#define madc_seq2_madc_seq_m7_mux_Msk   (0x700000UL)
 
#define madc_seq2_madc_seq_m7_oversample_Pos   (17UL)
 
#define madc_seq2_madc_seq_m7_oversample_Msk   (0xe0000UL)
 
#define madc_seq2_madc_seq_m7_trigger_Pos   (0UL)
 
#define madc_seq2_madc_seq_m7_trigger_Msk   (0x1ffffUL)
 
#define madc_seq2_madc_seq_cmd_bf_align0_Pos   (4UL)
 
#define madc_seq2_madc_seq_cmd_bf_align0_Msk   (0xfffffff0UL)
 
#define madc_seq2_madc_seq_cmd_debug_Pos   (3UL)
 
#define madc_seq2_madc_seq_cmd_debug_Msk   (0x8UL)
 
#define madc_seq2_madc_seq_cmd_reset_Pos   (2UL)
 
#define madc_seq2_madc_seq_cmd_reset_Msk   (0x4UL)
 
#define madc_seq2_madc_seq_cmd_continuous_Pos   (1UL)
 
#define madc_seq2_madc_seq_cmd_continuous_Msk   (0x2UL)
 
#define madc_seq2_madc_seq_cmd_run_Pos   (0UL)
 
#define madc_seq2_madc_seq_cmd_run_Msk   (0x1UL)
 
#define madc_seq2_madc_seq_status_bf_align0_Pos   (9UL)
 
#define madc_seq2_madc_seq_status_bf_align0_Msk   (0xfffffe00UL)
 
#define madc_seq2_madc_seq_status_adc_half_clock_cycle_Pos   (4UL)
 
#define madc_seq2_madc_seq_status_adc_half_clock_cycle_Msk   (0x1f0UL)
 
#define madc_seq2_madc_seq_status_m_nr_Pos   (0UL)
 
#define madc_seq2_madc_seq_status_m_nr_Msk   (0xfUL)
 
#define madc_seq2_madc_seq_result_current_valid_Pos   (31UL)
 
#define madc_seq2_madc_seq_result_current_valid_Msk   (0x80000000UL)
 
#define madc_seq2_madc_seq_result_current_bf_align1_Pos   (19UL)
 
#define madc_seq2_madc_seq_result_current_bf_align1_Msk   (0x7ff80000UL)
 
#define madc_seq2_madc_seq_result_current_mnr_Pos   (16UL)
 
#define madc_seq2_madc_seq_result_current_mnr_Msk   (0x70000UL)
 
#define madc_seq2_madc_seq_result_current_bf_align0_Pos   (15UL)
 
#define madc_seq2_madc_seq_result_current_bf_align0_Msk   (0x8000UL)
 
#define madc_seq2_madc_seq_result_current_val_Pos   (0UL)
 
#define madc_seq2_madc_seq_result_current_val_Msk   (0x7fffUL)
 
#define madc_seq2_madc_seq_result_last_valid_Pos   (31UL)
 
#define madc_seq2_madc_seq_result_last_valid_Msk   (0x80000000UL)
 
#define madc_seq2_madc_seq_result_last_bf_align1_Pos   (19UL)
 
#define madc_seq2_madc_seq_result_last_bf_align1_Msk   (0x7ff80000UL)
 
#define madc_seq2_madc_seq_result_last_mnr_Pos   (16UL)
 
#define madc_seq2_madc_seq_result_last_mnr_Msk   (0x70000UL)
 
#define madc_seq2_madc_seq_result_last_bf_align0_Pos   (15UL)
 
#define madc_seq2_madc_seq_result_last_bf_align0_Msk   (0x8000UL)
 
#define madc_seq2_madc_seq_result_last_val_Pos   (0UL)
 
#define madc_seq2_madc_seq_result_last_val_Msk   (0x7fffUL)
 
#define madc_seq2_madc_seq_debug_bf_align0_Pos   (10UL)
 
#define madc_seq2_madc_seq_debug_bf_align0_Msk   (0xfffffc00UL)
 
#define madc_seq2_madc_seq_debug_adc_set_mux7_Pos   (9UL)
 
#define madc_seq2_madc_seq_debug_adc_set_mux7_Msk   (0x200UL)
 
#define madc_seq2_madc_seq_debug_adc_set_mux6_Pos   (8UL)
 
#define madc_seq2_madc_seq_debug_adc_set_mux6_Msk   (0x100UL)
 
#define madc_seq2_madc_seq_debug_adc_set_mux5_Pos   (7UL)
 
#define madc_seq2_madc_seq_debug_adc_set_mux5_Msk   (0x80UL)
 
#define madc_seq2_madc_seq_debug_adc_set_mux4_Pos   (6UL)
 
#define madc_seq2_madc_seq_debug_adc_set_mux4_Msk   (0x40UL)
 
#define madc_seq2_madc_seq_debug_adc_set_mux3_Pos   (5UL)
 
#define madc_seq2_madc_seq_debug_adc_set_mux3_Msk   (0x20UL)
 
#define madc_seq2_madc_seq_debug_adc_set_mux2_Pos   (4UL)
 
#define madc_seq2_madc_seq_debug_adc_set_mux2_Msk   (0x10UL)
 
#define madc_seq2_madc_seq_debug_adc_set_mux1_Pos   (3UL)
 
#define madc_seq2_madc_seq_debug_adc_set_mux1_Msk   (0x8UL)
 
#define madc_seq2_madc_seq_debug_adc_set_mux0_Pos   (2UL)
 
#define madc_seq2_madc_seq_debug_adc_set_mux0_Msk   (0x4UL)
 
#define madc_seq2_madc_seq_debug_adc_soc_Pos   (1UL)
 
#define madc_seq2_madc_seq_debug_adc_soc_Msk   (0x2UL)
 
#define madc_seq2_madc_seq_debug_adc_clk_Pos   (0UL)
 
#define madc_seq2_madc_seq_debug_adc_clk_Msk   (0x1UL)
 
#define madc_seq2_madc_seq_irq_raw_bf_align0_Pos   (11UL)
 
#define madc_seq2_madc_seq_irq_raw_bf_align0_Msk   (0xfffff800UL)
 
#define madc_seq2_madc_seq_irq_raw_dma_hresp_Pos   (10UL)
 
#define madc_seq2_madc_seq_irq_raw_dma_hresp_Msk   (0x400UL)
 
#define madc_seq2_madc_seq_irq_raw_dma_overrun_Pos   (9UL)
 
#define madc_seq2_madc_seq_irq_raw_dma_overrun_Msk   (0x200UL)
 
#define madc_seq2_madc_seq_irq_raw_seq_cmpl_Pos   (8UL)
 
#define madc_seq2_madc_seq_irq_raw_seq_cmpl_Msk   (0x100UL)
 
#define madc_seq2_madc_seq_irq_raw_m7_cmpl_Pos   (7UL)
 
#define madc_seq2_madc_seq_irq_raw_m7_cmpl_Msk   (0x80UL)
 
#define madc_seq2_madc_seq_irq_raw_m6_cmpl_Pos   (6UL)
 
#define madc_seq2_madc_seq_irq_raw_m6_cmpl_Msk   (0x40UL)
 
#define madc_seq2_madc_seq_irq_raw_m5_cmpl_Pos   (5UL)
 
#define madc_seq2_madc_seq_irq_raw_m5_cmpl_Msk   (0x20UL)
 
#define madc_seq2_madc_seq_irq_raw_m4_cmpl_Pos   (4UL)
 
#define madc_seq2_madc_seq_irq_raw_m4_cmpl_Msk   (0x10UL)
 
#define madc_seq2_madc_seq_irq_raw_m3_cmpl_Pos   (3UL)
 
#define madc_seq2_madc_seq_irq_raw_m3_cmpl_Msk   (0x8UL)
 
#define madc_seq2_madc_seq_irq_raw_m2_cmpl_Pos   (2UL)
 
#define madc_seq2_madc_seq_irq_raw_m2_cmpl_Msk   (0x4UL)
 
#define madc_seq2_madc_seq_irq_raw_m1_cmpl_Pos   (1UL)
 
#define madc_seq2_madc_seq_irq_raw_m1_cmpl_Msk   (0x2UL)
 
#define madc_seq2_madc_seq_irq_raw_m0_cmpl_Pos   (0UL)
 
#define madc_seq2_madc_seq_irq_raw_m0_cmpl_Msk   (0x1UL)
 
#define madc_seq2_madc_seq_irq_masked_bf_align0_Pos   (11UL)
 
#define madc_seq2_madc_seq_irq_masked_bf_align0_Msk   (0xfffff800UL)
 
#define madc_seq2_madc_seq_irq_masked_dma_hresp_Pos   (10UL)
 
#define madc_seq2_madc_seq_irq_masked_dma_hresp_Msk   (0x400UL)
 
#define madc_seq2_madc_seq_irq_masked_dma_overrun_Pos   (9UL)
 
#define madc_seq2_madc_seq_irq_masked_dma_overrun_Msk   (0x200UL)
 
#define madc_seq2_madc_seq_irq_masked_seq_cmpl_Pos   (8UL)
 
#define madc_seq2_madc_seq_irq_masked_seq_cmpl_Msk   (0x100UL)
 
#define madc_seq2_madc_seq_irq_masked_m7_cmpl_Pos   (7UL)
 
#define madc_seq2_madc_seq_irq_masked_m7_cmpl_Msk   (0x80UL)
 
#define madc_seq2_madc_seq_irq_masked_m6_cmpl_Pos   (6UL)
 
#define madc_seq2_madc_seq_irq_masked_m6_cmpl_Msk   (0x40UL)
 
#define madc_seq2_madc_seq_irq_masked_m5_cmpl_Pos   (5UL)
 
#define madc_seq2_madc_seq_irq_masked_m5_cmpl_Msk   (0x20UL)
 
#define madc_seq2_madc_seq_irq_masked_m4_cmpl_Pos   (4UL)
 
#define madc_seq2_madc_seq_irq_masked_m4_cmpl_Msk   (0x10UL)
 
#define madc_seq2_madc_seq_irq_masked_m3_cmpl_Pos   (3UL)
 
#define madc_seq2_madc_seq_irq_masked_m3_cmpl_Msk   (0x8UL)
 
#define madc_seq2_madc_seq_irq_masked_m2_cmpl_Pos   (2UL)
 
#define madc_seq2_madc_seq_irq_masked_m2_cmpl_Msk   (0x4UL)
 
#define madc_seq2_madc_seq_irq_masked_m1_cmpl_Pos   (1UL)
 
#define madc_seq2_madc_seq_irq_masked_m1_cmpl_Msk   (0x2UL)
 
#define madc_seq2_madc_seq_irq_masked_m0_cmpl_Pos   (0UL)
 
#define madc_seq2_madc_seq_irq_masked_m0_cmpl_Msk   (0x1UL)
 
#define madc_seq2_madc_seq_irq_mask_set_bf_align0_Pos   (11UL)
 
#define madc_seq2_madc_seq_irq_mask_set_bf_align0_Msk   (0xfffff800UL)
 
#define madc_seq2_madc_seq_irq_mask_set_dma_hresp_Pos   (10UL)
 
#define madc_seq2_madc_seq_irq_mask_set_dma_hresp_Msk   (0x400UL)
 
#define madc_seq2_madc_seq_irq_mask_set_dma_overrun_Pos   (9UL)
 
#define madc_seq2_madc_seq_irq_mask_set_dma_overrun_Msk   (0x200UL)
 
#define madc_seq2_madc_seq_irq_mask_set_seq_cmpl_Pos   (8UL)
 
#define madc_seq2_madc_seq_irq_mask_set_seq_cmpl_Msk   (0x100UL)
 
#define madc_seq2_madc_seq_irq_mask_set_m7_cmpl_Pos   (7UL)
 
#define madc_seq2_madc_seq_irq_mask_set_m7_cmpl_Msk   (0x80UL)
 
#define madc_seq2_madc_seq_irq_mask_set_m6_cmpl_Pos   (6UL)
 
#define madc_seq2_madc_seq_irq_mask_set_m6_cmpl_Msk   (0x40UL)
 
#define madc_seq2_madc_seq_irq_mask_set_m5_cmpl_Pos   (5UL)
 
#define madc_seq2_madc_seq_irq_mask_set_m5_cmpl_Msk   (0x20UL)
 
#define madc_seq2_madc_seq_irq_mask_set_m4_cmpl_Pos   (4UL)
 
#define madc_seq2_madc_seq_irq_mask_set_m4_cmpl_Msk   (0x10UL)
 
#define madc_seq2_madc_seq_irq_mask_set_m3_cmpl_Pos   (3UL)
 
#define madc_seq2_madc_seq_irq_mask_set_m3_cmpl_Msk   (0x8UL)
 
#define madc_seq2_madc_seq_irq_mask_set_m2_cmpl_Pos   (2UL)
 
#define madc_seq2_madc_seq_irq_mask_set_m2_cmpl_Msk   (0x4UL)
 
#define madc_seq2_madc_seq_irq_mask_set_m1_cmpl_Pos   (1UL)
 
#define madc_seq2_madc_seq_irq_mask_set_m1_cmpl_Msk   (0x2UL)
 
#define madc_seq2_madc_seq_irq_mask_set_m0_cmpl_Pos   (0UL)
 
#define madc_seq2_madc_seq_irq_mask_set_m0_cmpl_Msk   (0x1UL)
 
#define madc_seq2_madc_seq_irq_mask_reset_bf_align0_Pos   (11UL)
 
#define madc_seq2_madc_seq_irq_mask_reset_bf_align0_Msk   (0xfffff800UL)
 
#define madc_seq2_madc_seq_irq_mask_reset_dma_hresp_Pos   (10UL)
 
#define madc_seq2_madc_seq_irq_mask_reset_dma_hresp_Msk   (0x400UL)
 
#define madc_seq2_madc_seq_irq_mask_reset_dma_overrun_Pos   (9UL)
 
#define madc_seq2_madc_seq_irq_mask_reset_dma_overrun_Msk   (0x200UL)
 
#define madc_seq2_madc_seq_irq_mask_reset_seq_cmpl_Pos   (8UL)
 
#define madc_seq2_madc_seq_irq_mask_reset_seq_cmpl_Msk   (0x100UL)
 
#define madc_seq2_madc_seq_irq_mask_reset_m7_cmpl_Pos   (7UL)
 
#define madc_seq2_madc_seq_irq_mask_reset_m7_cmpl_Msk   (0x80UL)
 
#define madc_seq2_madc_seq_irq_mask_reset_m6_cmpl_Pos   (6UL)
 
#define madc_seq2_madc_seq_irq_mask_reset_m6_cmpl_Msk   (0x40UL)
 
#define madc_seq2_madc_seq_irq_mask_reset_m5_cmpl_Pos   (5UL)
 
#define madc_seq2_madc_seq_irq_mask_reset_m5_cmpl_Msk   (0x20UL)
 
#define madc_seq2_madc_seq_irq_mask_reset_m4_cmpl_Pos   (4UL)
 
#define madc_seq2_madc_seq_irq_mask_reset_m4_cmpl_Msk   (0x10UL)
 
#define madc_seq2_madc_seq_irq_mask_reset_m3_cmpl_Pos   (3UL)
 
#define madc_seq2_madc_seq_irq_mask_reset_m3_cmpl_Msk   (0x8UL)
 
#define madc_seq2_madc_seq_irq_mask_reset_m2_cmpl_Pos   (2UL)
 
#define madc_seq2_madc_seq_irq_mask_reset_m2_cmpl_Msk   (0x4UL)
 
#define madc_seq2_madc_seq_irq_mask_reset_m1_cmpl_Pos   (1UL)
 
#define madc_seq2_madc_seq_irq_mask_reset_m1_cmpl_Msk   (0x2UL)
 
#define madc_seq2_madc_seq_irq_mask_reset_m0_cmpl_Pos   (0UL)
 
#define madc_seq2_madc_seq_irq_mask_reset_m0_cmpl_Msk   (0x1UL)
 
#define madc_seq3_madc_seq_cfg_bf_align0_Pos   (20UL)
 
#define madc_seq3_madc_seq_cfg_bf_align0_Msk   (0xfff00000UL)
 
#define madc_seq3_madc_seq_cfg_dma_disable_Pos   (19UL)
 
#define madc_seq3_madc_seq_cfg_dma_disable_Msk   (0x80000UL)
 
#define madc_seq3_madc_seq_cfg_dma_32bit_adr_Pos   (18UL)
 
#define madc_seq3_madc_seq_cfg_dma_32bit_adr_Msk   (0x40000UL)
 
#define madc_seq3_madc_seq_cfg_vref_vdd3_Pos   (17UL)
 
#define madc_seq3_madc_seq_cfg_vref_vdd3_Msk   (0x20000UL)
 
#define madc_seq3_madc_seq_cfg_adcclk_sync_Pos   (16UL)
 
#define madc_seq3_madc_seq_cfg_adcclk_sync_Msk   (0x10000UL)
 
#define madc_seq3_madc_seq_cfg_adcclk_phase_Pos   (8UL)
 
#define madc_seq3_madc_seq_cfg_adcclk_phase_Msk   (0xff00UL)
 
#define madc_seq3_madc_seq_cfg_adcclk_period_Pos   (0UL)
 
#define madc_seq3_madc_seq_cfg_adcclk_period_Msk   (0xffUL)
 
#define madc_seq3_madc_seq_tracking_time_mux0_bf_align0_Pos   (8UL)
 
#define madc_seq3_madc_seq_tracking_time_mux0_bf_align0_Msk   (0xffffff00UL)
 
#define madc_seq3_madc_seq_tracking_time_mux0_tt_add_Pos   (0UL)
 
#define madc_seq3_madc_seq_tracking_time_mux0_tt_add_Msk   (0xffUL)
 
#define madc_seq3_madc_seq_tracking_time_mux1_bf_align0_Pos   (8UL)
 
#define madc_seq3_madc_seq_tracking_time_mux1_bf_align0_Msk   (0xffffff00UL)
 
#define madc_seq3_madc_seq_tracking_time_mux1_tt_add_Pos   (0UL)
 
#define madc_seq3_madc_seq_tracking_time_mux1_tt_add_Msk   (0xffUL)
 
#define madc_seq3_madc_seq_tracking_time_mux2_bf_align0_Pos   (8UL)
 
#define madc_seq3_madc_seq_tracking_time_mux2_bf_align0_Msk   (0xffffff00UL)
 
#define madc_seq3_madc_seq_tracking_time_mux2_tt_add_Pos   (0UL)
 
#define madc_seq3_madc_seq_tracking_time_mux2_tt_add_Msk   (0xffUL)
 
#define madc_seq3_madc_seq_tracking_time_mux3_bf_align0_Pos   (8UL)
 
#define madc_seq3_madc_seq_tracking_time_mux3_bf_align0_Msk   (0xffffff00UL)
 
#define madc_seq3_madc_seq_tracking_time_mux3_tt_add_Pos   (0UL)
 
#define madc_seq3_madc_seq_tracking_time_mux3_tt_add_Msk   (0xffUL)
 
#define madc_seq3_madc_seq_tracking_time_mux4_bf_align0_Pos   (8UL)
 
#define madc_seq3_madc_seq_tracking_time_mux4_bf_align0_Msk   (0xffffff00UL)
 
#define madc_seq3_madc_seq_tracking_time_mux4_tt_add_Pos   (0UL)
 
#define madc_seq3_madc_seq_tracking_time_mux4_tt_add_Msk   (0xffUL)
 
#define madc_seq3_madc_seq_tracking_time_mux5_bf_align0_Pos   (8UL)
 
#define madc_seq3_madc_seq_tracking_time_mux5_bf_align0_Msk   (0xffffff00UL)
 
#define madc_seq3_madc_seq_tracking_time_mux5_tt_add_Pos   (0UL)
 
#define madc_seq3_madc_seq_tracking_time_mux5_tt_add_Msk   (0xffUL)
 
#define madc_seq3_madc_seq_tracking_time_mux6_bf_align0_Pos   (8UL)
 
#define madc_seq3_madc_seq_tracking_time_mux6_bf_align0_Msk   (0xffffff00UL)
 
#define madc_seq3_madc_seq_tracking_time_mux6_tt_add_Pos   (0UL)
 
#define madc_seq3_madc_seq_tracking_time_mux6_tt_add_Msk   (0xffUL)
 
#define madc_seq3_madc_seq_tracking_time_mux7_bf_align0_Pos   (8UL)
 
#define madc_seq3_madc_seq_tracking_time_mux7_bf_align0_Msk   (0xffffff00UL)
 
#define madc_seq3_madc_seq_tracking_time_mux7_tt_add_Pos   (0UL)
 
#define madc_seq3_madc_seq_tracking_time_mux7_tt_add_Msk   (0xffUL)
 
#define madc_seq3_madc_seq_ms_en_bf_align0_Pos   (8UL)
 
#define madc_seq3_madc_seq_ms_en_bf_align0_Msk   (0xffffff00UL)
 
#define madc_seq3_madc_seq_ms_en_m7_Pos   (7UL)
 
#define madc_seq3_madc_seq_ms_en_m7_Msk   (0x80UL)
 
#define madc_seq3_madc_seq_ms_en_m6_Pos   (6UL)
 
#define madc_seq3_madc_seq_ms_en_m6_Msk   (0x40UL)
 
#define madc_seq3_madc_seq_ms_en_m5_Pos   (5UL)
 
#define madc_seq3_madc_seq_ms_en_m5_Msk   (0x20UL)
 
#define madc_seq3_madc_seq_ms_en_m4_Pos   (4UL)
 
#define madc_seq3_madc_seq_ms_en_m4_Msk   (0x10UL)
 
#define madc_seq3_madc_seq_ms_en_m3_Pos   (3UL)
 
#define madc_seq3_madc_seq_ms_en_m3_Msk   (0x8UL)
 
#define madc_seq3_madc_seq_ms_en_m2_Pos   (2UL)
 
#define madc_seq3_madc_seq_ms_en_m2_Msk   (0x4UL)
 
#define madc_seq3_madc_seq_ms_en_m1_Pos   (1UL)
 
#define madc_seq3_madc_seq_ms_en_m1_Msk   (0x2UL)
 
#define madc_seq3_madc_seq_ms_en_m0_Pos   (0UL)
 
#define madc_seq3_madc_seq_ms_en_m0_Msk   (0x1UL)
 
#define madc_seq3_madc_seq_ms_baseadr_adr_Pos   (1UL)
 
#define madc_seq3_madc_seq_ms_baseadr_adr_Msk   (0xfffffffeUL)
 
#define madc_seq3_madc_seq_ms_baseadr_bf_align0_Pos   (0UL)
 
#define madc_seq3_madc_seq_ms_baseadr_bf_align0_Msk   (0x1UL)
 
#define madc_seq3_madc_seq_m0_bf_align0_Pos   (28UL)
 
#define madc_seq3_madc_seq_m0_bf_align0_Msk   (0xf0000000UL)
 
#define madc_seq3_madc_seq_m0_adr_offset_Pos   (23UL)
 
#define madc_seq3_madc_seq_m0_adr_offset_Msk   (0xf800000UL)
 
#define madc_seq3_madc_seq_m0_mux_Pos   (20UL)
 
#define madc_seq3_madc_seq_m0_mux_Msk   (0x700000UL)
 
#define madc_seq3_madc_seq_m0_oversample_Pos   (17UL)
 
#define madc_seq3_madc_seq_m0_oversample_Msk   (0xe0000UL)
 
#define madc_seq3_madc_seq_m0_trigger_Pos   (0UL)
 
#define madc_seq3_madc_seq_m0_trigger_Msk   (0x1ffffUL)
 
#define madc_seq3_madc_seq_m1_bf_align0_Pos   (28UL)
 
#define madc_seq3_madc_seq_m1_bf_align0_Msk   (0xf0000000UL)
 
#define madc_seq3_madc_seq_m1_adr_offset_Pos   (23UL)
 
#define madc_seq3_madc_seq_m1_adr_offset_Msk   (0xf800000UL)
 
#define madc_seq3_madc_seq_m1_mux_Pos   (20UL)
 
#define madc_seq3_madc_seq_m1_mux_Msk   (0x700000UL)
 
#define madc_seq3_madc_seq_m1_oversample_Pos   (17UL)
 
#define madc_seq3_madc_seq_m1_oversample_Msk   (0xe0000UL)
 
#define madc_seq3_madc_seq_m1_trigger_Pos   (0UL)
 
#define madc_seq3_madc_seq_m1_trigger_Msk   (0x1ffffUL)
 
#define madc_seq3_madc_seq_m2_bf_align0_Pos   (28UL)
 
#define madc_seq3_madc_seq_m2_bf_align0_Msk   (0xf0000000UL)
 
#define madc_seq3_madc_seq_m2_adr_offset_Pos   (23UL)
 
#define madc_seq3_madc_seq_m2_adr_offset_Msk   (0xf800000UL)
 
#define madc_seq3_madc_seq_m2_mux_Pos   (20UL)
 
#define madc_seq3_madc_seq_m2_mux_Msk   (0x700000UL)
 
#define madc_seq3_madc_seq_m2_oversample_Pos   (17UL)
 
#define madc_seq3_madc_seq_m2_oversample_Msk   (0xe0000UL)
 
#define madc_seq3_madc_seq_m2_trigger_Pos   (0UL)
 
#define madc_seq3_madc_seq_m2_trigger_Msk   (0x1ffffUL)
 
#define madc_seq3_madc_seq_m3_bf_align0_Pos   (28UL)
 
#define madc_seq3_madc_seq_m3_bf_align0_Msk   (0xf0000000UL)
 
#define madc_seq3_madc_seq_m3_adr_offset_Pos   (23UL)
 
#define madc_seq3_madc_seq_m3_adr_offset_Msk   (0xf800000UL)
 
#define madc_seq3_madc_seq_m3_mux_Pos   (20UL)
 
#define madc_seq3_madc_seq_m3_mux_Msk   (0x700000UL)
 
#define madc_seq3_madc_seq_m3_oversample_Pos   (17UL)
 
#define madc_seq3_madc_seq_m3_oversample_Msk   (0xe0000UL)
 
#define madc_seq3_madc_seq_m3_trigger_Pos   (0UL)
 
#define madc_seq3_madc_seq_m3_trigger_Msk   (0x1ffffUL)
 
#define madc_seq3_madc_seq_m4_bf_align0_Pos   (28UL)
 
#define madc_seq3_madc_seq_m4_bf_align0_Msk   (0xf0000000UL)
 
#define madc_seq3_madc_seq_m4_adr_offset_Pos   (23UL)
 
#define madc_seq3_madc_seq_m4_adr_offset_Msk   (0xf800000UL)
 
#define madc_seq3_madc_seq_m4_mux_Pos   (20UL)
 
#define madc_seq3_madc_seq_m4_mux_Msk   (0x700000UL)
 
#define madc_seq3_madc_seq_m4_oversample_Pos   (17UL)
 
#define madc_seq3_madc_seq_m4_oversample_Msk   (0xe0000UL)
 
#define madc_seq3_madc_seq_m4_trigger_Pos   (0UL)
 
#define madc_seq3_madc_seq_m4_trigger_Msk   (0x1ffffUL)
 
#define madc_seq3_madc_seq_m5_bf_align0_Pos   (28UL)
 
#define madc_seq3_madc_seq_m5_bf_align0_Msk   (0xf0000000UL)
 
#define madc_seq3_madc_seq_m5_adr_offset_Pos   (23UL)
 
#define madc_seq3_madc_seq_m5_adr_offset_Msk   (0xf800000UL)
 
#define madc_seq3_madc_seq_m5_mux_Pos   (20UL)
 
#define madc_seq3_madc_seq_m5_mux_Msk   (0x700000UL)
 
#define madc_seq3_madc_seq_m5_oversample_Pos   (17UL)
 
#define madc_seq3_madc_seq_m5_oversample_Msk   (0xe0000UL)
 
#define madc_seq3_madc_seq_m5_trigger_Pos   (0UL)
 
#define madc_seq3_madc_seq_m5_trigger_Msk   (0x1ffffUL)
 
#define madc_seq3_madc_seq_m6_bf_align0_Pos   (28UL)
 
#define madc_seq3_madc_seq_m6_bf_align0_Msk   (0xf0000000UL)
 
#define madc_seq3_madc_seq_m6_adr_offset_Pos   (23UL)
 
#define madc_seq3_madc_seq_m6_adr_offset_Msk   (0xf800000UL)
 
#define madc_seq3_madc_seq_m6_mux_Pos   (20UL)
 
#define madc_seq3_madc_seq_m6_mux_Msk   (0x700000UL)
 
#define madc_seq3_madc_seq_m6_oversample_Pos   (17UL)
 
#define madc_seq3_madc_seq_m6_oversample_Msk   (0xe0000UL)
 
#define madc_seq3_madc_seq_m6_trigger_Pos   (0UL)
 
#define madc_seq3_madc_seq_m6_trigger_Msk   (0x1ffffUL)
 
#define madc_seq3_madc_seq_m7_bf_align0_Pos   (28UL)
 
#define madc_seq3_madc_seq_m7_bf_align0_Msk   (0xf0000000UL)
 
#define madc_seq3_madc_seq_m7_adr_offset_Pos   (23UL)
 
#define madc_seq3_madc_seq_m7_adr_offset_Msk   (0xf800000UL)
 
#define madc_seq3_madc_seq_m7_mux_Pos   (20UL)
 
#define madc_seq3_madc_seq_m7_mux_Msk   (0x700000UL)
 
#define madc_seq3_madc_seq_m7_oversample_Pos   (17UL)
 
#define madc_seq3_madc_seq_m7_oversample_Msk   (0xe0000UL)
 
#define madc_seq3_madc_seq_m7_trigger_Pos   (0UL)
 
#define madc_seq3_madc_seq_m7_trigger_Msk   (0x1ffffUL)
 
#define madc_seq3_madc_seq_cmd_bf_align0_Pos   (4UL)
 
#define madc_seq3_madc_seq_cmd_bf_align0_Msk   (0xfffffff0UL)
 
#define madc_seq3_madc_seq_cmd_debug_Pos   (3UL)
 
#define madc_seq3_madc_seq_cmd_debug_Msk   (0x8UL)
 
#define madc_seq3_madc_seq_cmd_reset_Pos   (2UL)
 
#define madc_seq3_madc_seq_cmd_reset_Msk   (0x4UL)
 
#define madc_seq3_madc_seq_cmd_continuous_Pos   (1UL)
 
#define madc_seq3_madc_seq_cmd_continuous_Msk   (0x2UL)
 
#define madc_seq3_madc_seq_cmd_run_Pos   (0UL)
 
#define madc_seq3_madc_seq_cmd_run_Msk   (0x1UL)
 
#define madc_seq3_madc_seq_status_bf_align0_Pos   (9UL)
 
#define madc_seq3_madc_seq_status_bf_align0_Msk   (0xfffffe00UL)
 
#define madc_seq3_madc_seq_status_adc_half_clock_cycle_Pos   (4UL)
 
#define madc_seq3_madc_seq_status_adc_half_clock_cycle_Msk   (0x1f0UL)
 
#define madc_seq3_madc_seq_status_m_nr_Pos   (0UL)
 
#define madc_seq3_madc_seq_status_m_nr_Msk   (0xfUL)
 
#define madc_seq3_madc_seq_result_current_valid_Pos   (31UL)
 
#define madc_seq3_madc_seq_result_current_valid_Msk   (0x80000000UL)
 
#define madc_seq3_madc_seq_result_current_bf_align1_Pos   (19UL)
 
#define madc_seq3_madc_seq_result_current_bf_align1_Msk   (0x7ff80000UL)
 
#define madc_seq3_madc_seq_result_current_mnr_Pos   (16UL)
 
#define madc_seq3_madc_seq_result_current_mnr_Msk   (0x70000UL)
 
#define madc_seq3_madc_seq_result_current_bf_align0_Pos   (15UL)
 
#define madc_seq3_madc_seq_result_current_bf_align0_Msk   (0x8000UL)
 
#define madc_seq3_madc_seq_result_current_val_Pos   (0UL)
 
#define madc_seq3_madc_seq_result_current_val_Msk   (0x7fffUL)
 
#define madc_seq3_madc_seq_result_last_valid_Pos   (31UL)
 
#define madc_seq3_madc_seq_result_last_valid_Msk   (0x80000000UL)
 
#define madc_seq3_madc_seq_result_last_bf_align1_Pos   (19UL)
 
#define madc_seq3_madc_seq_result_last_bf_align1_Msk   (0x7ff80000UL)
 
#define madc_seq3_madc_seq_result_last_mnr_Pos   (16UL)
 
#define madc_seq3_madc_seq_result_last_mnr_Msk   (0x70000UL)
 
#define madc_seq3_madc_seq_result_last_bf_align0_Pos   (15UL)
 
#define madc_seq3_madc_seq_result_last_bf_align0_Msk   (0x8000UL)
 
#define madc_seq3_madc_seq_result_last_val_Pos   (0UL)
 
#define madc_seq3_madc_seq_result_last_val_Msk   (0x7fffUL)
 
#define madc_seq3_madc_seq_debug_bf_align0_Pos   (10UL)
 
#define madc_seq3_madc_seq_debug_bf_align0_Msk   (0xfffffc00UL)
 
#define madc_seq3_madc_seq_debug_adc_set_mux7_Pos   (9UL)
 
#define madc_seq3_madc_seq_debug_adc_set_mux7_Msk   (0x200UL)
 
#define madc_seq3_madc_seq_debug_adc_set_mux6_Pos   (8UL)
 
#define madc_seq3_madc_seq_debug_adc_set_mux6_Msk   (0x100UL)
 
#define madc_seq3_madc_seq_debug_adc_set_mux5_Pos   (7UL)
 
#define madc_seq3_madc_seq_debug_adc_set_mux5_Msk   (0x80UL)
 
#define madc_seq3_madc_seq_debug_adc_set_mux4_Pos   (6UL)
 
#define madc_seq3_madc_seq_debug_adc_set_mux4_Msk   (0x40UL)
 
#define madc_seq3_madc_seq_debug_adc_set_mux3_Pos   (5UL)
 
#define madc_seq3_madc_seq_debug_adc_set_mux3_Msk   (0x20UL)
 
#define madc_seq3_madc_seq_debug_adc_set_mux2_Pos   (4UL)
 
#define madc_seq3_madc_seq_debug_adc_set_mux2_Msk   (0x10UL)
 
#define madc_seq3_madc_seq_debug_adc_set_mux1_Pos   (3UL)
 
#define madc_seq3_madc_seq_debug_adc_set_mux1_Msk   (0x8UL)
 
#define madc_seq3_madc_seq_debug_adc_set_mux0_Pos   (2UL)
 
#define madc_seq3_madc_seq_debug_adc_set_mux0_Msk   (0x4UL)
 
#define madc_seq3_madc_seq_debug_adc_soc_Pos   (1UL)
 
#define madc_seq3_madc_seq_debug_adc_soc_Msk   (0x2UL)
 
#define madc_seq3_madc_seq_debug_adc_clk_Pos   (0UL)
 
#define madc_seq3_madc_seq_debug_adc_clk_Msk   (0x1UL)
 
#define madc_seq3_madc_seq_irq_raw_bf_align0_Pos   (11UL)
 
#define madc_seq3_madc_seq_irq_raw_bf_align0_Msk   (0xfffff800UL)
 
#define madc_seq3_madc_seq_irq_raw_dma_hresp_Pos   (10UL)
 
#define madc_seq3_madc_seq_irq_raw_dma_hresp_Msk   (0x400UL)
 
#define madc_seq3_madc_seq_irq_raw_dma_overrun_Pos   (9UL)
 
#define madc_seq3_madc_seq_irq_raw_dma_overrun_Msk   (0x200UL)
 
#define madc_seq3_madc_seq_irq_raw_seq_cmpl_Pos   (8UL)
 
#define madc_seq3_madc_seq_irq_raw_seq_cmpl_Msk   (0x100UL)
 
#define madc_seq3_madc_seq_irq_raw_m7_cmpl_Pos   (7UL)
 
#define madc_seq3_madc_seq_irq_raw_m7_cmpl_Msk   (0x80UL)
 
#define madc_seq3_madc_seq_irq_raw_m6_cmpl_Pos   (6UL)
 
#define madc_seq3_madc_seq_irq_raw_m6_cmpl_Msk   (0x40UL)
 
#define madc_seq3_madc_seq_irq_raw_m5_cmpl_Pos   (5UL)
 
#define madc_seq3_madc_seq_irq_raw_m5_cmpl_Msk   (0x20UL)
 
#define madc_seq3_madc_seq_irq_raw_m4_cmpl_Pos   (4UL)
 
#define madc_seq3_madc_seq_irq_raw_m4_cmpl_Msk   (0x10UL)
 
#define madc_seq3_madc_seq_irq_raw_m3_cmpl_Pos   (3UL)
 
#define madc_seq3_madc_seq_irq_raw_m3_cmpl_Msk   (0x8UL)
 
#define madc_seq3_madc_seq_irq_raw_m2_cmpl_Pos   (2UL)
 
#define madc_seq3_madc_seq_irq_raw_m2_cmpl_Msk   (0x4UL)
 
#define madc_seq3_madc_seq_irq_raw_m1_cmpl_Pos   (1UL)
 
#define madc_seq3_madc_seq_irq_raw_m1_cmpl_Msk   (0x2UL)
 
#define madc_seq3_madc_seq_irq_raw_m0_cmpl_Pos   (0UL)
 
#define madc_seq3_madc_seq_irq_raw_m0_cmpl_Msk   (0x1UL)
 
#define madc_seq3_madc_seq_irq_masked_bf_align0_Pos   (11UL)
 
#define madc_seq3_madc_seq_irq_masked_bf_align0_Msk   (0xfffff800UL)
 
#define madc_seq3_madc_seq_irq_masked_dma_hresp_Pos   (10UL)
 
#define madc_seq3_madc_seq_irq_masked_dma_hresp_Msk   (0x400UL)
 
#define madc_seq3_madc_seq_irq_masked_dma_overrun_Pos   (9UL)
 
#define madc_seq3_madc_seq_irq_masked_dma_overrun_Msk   (0x200UL)
 
#define madc_seq3_madc_seq_irq_masked_seq_cmpl_Pos   (8UL)
 
#define madc_seq3_madc_seq_irq_masked_seq_cmpl_Msk   (0x100UL)
 
#define madc_seq3_madc_seq_irq_masked_m7_cmpl_Pos   (7UL)
 
#define madc_seq3_madc_seq_irq_masked_m7_cmpl_Msk   (0x80UL)
 
#define madc_seq3_madc_seq_irq_masked_m6_cmpl_Pos   (6UL)
 
#define madc_seq3_madc_seq_irq_masked_m6_cmpl_Msk   (0x40UL)
 
#define madc_seq3_madc_seq_irq_masked_m5_cmpl_Pos   (5UL)
 
#define madc_seq3_madc_seq_irq_masked_m5_cmpl_Msk   (0x20UL)
 
#define madc_seq3_madc_seq_irq_masked_m4_cmpl_Pos   (4UL)
 
#define madc_seq3_madc_seq_irq_masked_m4_cmpl_Msk   (0x10UL)
 
#define madc_seq3_madc_seq_irq_masked_m3_cmpl_Pos   (3UL)
 
#define madc_seq3_madc_seq_irq_masked_m3_cmpl_Msk   (0x8UL)
 
#define madc_seq3_madc_seq_irq_masked_m2_cmpl_Pos   (2UL)
 
#define madc_seq3_madc_seq_irq_masked_m2_cmpl_Msk   (0x4UL)
 
#define madc_seq3_madc_seq_irq_masked_m1_cmpl_Pos   (1UL)
 
#define madc_seq3_madc_seq_irq_masked_m1_cmpl_Msk   (0x2UL)
 
#define madc_seq3_madc_seq_irq_masked_m0_cmpl_Pos   (0UL)
 
#define madc_seq3_madc_seq_irq_masked_m0_cmpl_Msk   (0x1UL)
 
#define madc_seq3_madc_seq_irq_mask_set_bf_align0_Pos   (11UL)
 
#define madc_seq3_madc_seq_irq_mask_set_bf_align0_Msk   (0xfffff800UL)
 
#define madc_seq3_madc_seq_irq_mask_set_dma_hresp_Pos   (10UL)
 
#define madc_seq3_madc_seq_irq_mask_set_dma_hresp_Msk   (0x400UL)
 
#define madc_seq3_madc_seq_irq_mask_set_dma_overrun_Pos   (9UL)
 
#define madc_seq3_madc_seq_irq_mask_set_dma_overrun_Msk   (0x200UL)
 
#define madc_seq3_madc_seq_irq_mask_set_seq_cmpl_Pos   (8UL)
 
#define madc_seq3_madc_seq_irq_mask_set_seq_cmpl_Msk   (0x100UL)
 
#define madc_seq3_madc_seq_irq_mask_set_m7_cmpl_Pos   (7UL)
 
#define madc_seq3_madc_seq_irq_mask_set_m7_cmpl_Msk   (0x80UL)
 
#define madc_seq3_madc_seq_irq_mask_set_m6_cmpl_Pos   (6UL)
 
#define madc_seq3_madc_seq_irq_mask_set_m6_cmpl_Msk   (0x40UL)
 
#define madc_seq3_madc_seq_irq_mask_set_m5_cmpl_Pos   (5UL)
 
#define madc_seq3_madc_seq_irq_mask_set_m5_cmpl_Msk   (0x20UL)
 
#define madc_seq3_madc_seq_irq_mask_set_m4_cmpl_Pos   (4UL)
 
#define madc_seq3_madc_seq_irq_mask_set_m4_cmpl_Msk   (0x10UL)
 
#define madc_seq3_madc_seq_irq_mask_set_m3_cmpl_Pos   (3UL)
 
#define madc_seq3_madc_seq_irq_mask_set_m3_cmpl_Msk   (0x8UL)
 
#define madc_seq3_madc_seq_irq_mask_set_m2_cmpl_Pos   (2UL)
 
#define madc_seq3_madc_seq_irq_mask_set_m2_cmpl_Msk   (0x4UL)
 
#define madc_seq3_madc_seq_irq_mask_set_m1_cmpl_Pos   (1UL)
 
#define madc_seq3_madc_seq_irq_mask_set_m1_cmpl_Msk   (0x2UL)
 
#define madc_seq3_madc_seq_irq_mask_set_m0_cmpl_Pos   (0UL)
 
#define madc_seq3_madc_seq_irq_mask_set_m0_cmpl_Msk   (0x1UL)
 
#define madc_seq3_madc_seq_irq_mask_reset_bf_align0_Pos   (11UL)
 
#define madc_seq3_madc_seq_irq_mask_reset_bf_align0_Msk   (0xfffff800UL)
 
#define madc_seq3_madc_seq_irq_mask_reset_dma_hresp_Pos   (10UL)
 
#define madc_seq3_madc_seq_irq_mask_reset_dma_hresp_Msk   (0x400UL)
 
#define madc_seq3_madc_seq_irq_mask_reset_dma_overrun_Pos   (9UL)
 
#define madc_seq3_madc_seq_irq_mask_reset_dma_overrun_Msk   (0x200UL)
 
#define madc_seq3_madc_seq_irq_mask_reset_seq_cmpl_Pos   (8UL)
 
#define madc_seq3_madc_seq_irq_mask_reset_seq_cmpl_Msk   (0x100UL)
 
#define madc_seq3_madc_seq_irq_mask_reset_m7_cmpl_Pos   (7UL)
 
#define madc_seq3_madc_seq_irq_mask_reset_m7_cmpl_Msk   (0x80UL)
 
#define madc_seq3_madc_seq_irq_mask_reset_m6_cmpl_Pos   (6UL)
 
#define madc_seq3_madc_seq_irq_mask_reset_m6_cmpl_Msk   (0x40UL)
 
#define madc_seq3_madc_seq_irq_mask_reset_m5_cmpl_Pos   (5UL)
 
#define madc_seq3_madc_seq_irq_mask_reset_m5_cmpl_Msk   (0x20UL)
 
#define madc_seq3_madc_seq_irq_mask_reset_m4_cmpl_Pos   (4UL)
 
#define madc_seq3_madc_seq_irq_mask_reset_m4_cmpl_Msk   (0x10UL)
 
#define madc_seq3_madc_seq_irq_mask_reset_m3_cmpl_Pos   (3UL)
 
#define madc_seq3_madc_seq_irq_mask_reset_m3_cmpl_Msk   (0x8UL)
 
#define madc_seq3_madc_seq_irq_mask_reset_m2_cmpl_Pos   (2UL)
 
#define madc_seq3_madc_seq_irq_mask_reset_m2_cmpl_Msk   (0x4UL)
 
#define madc_seq3_madc_seq_irq_mask_reset_m1_cmpl_Pos   (1UL)
 
#define madc_seq3_madc_seq_irq_mask_reset_m1_cmpl_Msk   (0x2UL)
 
#define madc_seq3_madc_seq_irq_mask_reset_m0_cmpl_Pos   (0UL)
 
#define madc_seq3_madc_seq_irq_mask_reset_m0_cmpl_Msk   (0x1UL)
 
#define eth_eth_config_bf_align1_Pos   (30UL)
 
#define eth_eth_config_bf_align1_Msk   (0xc0000000UL)
 
#define eth_eth_config_phy_mode_Pos   (29UL)
 
#define eth_eth_config_phy_mode_Msk   (0x20000000UL)
 
#define eth_eth_config_hd_suppress_loopback_Pos   (28UL)
 
#define eth_eth_config_hd_suppress_loopback_Msk   (0x10000000UL)
 
#define eth_eth_config_frequency_Pos   (27UL)
 
#define eth_eth_config_frequency_Msk   (0x8000000UL)
 
#define eth_eth_config_bf_align0_Pos   (14UL)
 
#define eth_eth_config_bf_align0_Msk   (0x7ffc000UL)
 
#define eth_eth_config_rx_enable_Pos   (13UL)
 
#define eth_eth_config_rx_enable_Msk   (0x2000UL)
 
#define eth_eth_config_rx_systime_sfd_Pos   (12UL)
 
#define eth_eth_config_rx_systime_sfd_Msk   (0x1000UL)
 
#define eth_eth_config_rx_dma_mode_Pos   (11UL)
 
#define eth_eth_config_rx_dma_mode_Msk   (0x800UL)
 
#define eth_eth_config_rx_no_preamble_Pos   (10UL)
 
#define eth_eth_config_rx_no_preamble_Msk   (0x400UL)
 
#define eth_eth_config_rx_exact_preamble_Pos   (9UL)
 
#define eth_eth_config_rx_exact_preamble_Msk   (0x200UL)
 
#define eth_eth_config_rx_allow_jumbo_packets_Pos   (8UL)
 
#define eth_eth_config_rx_allow_jumbo_packets_Msk   (0x100UL)
 
#define eth_eth_config_rx_delay_inputs_Pos   (7UL)
 
#define eth_eth_config_rx_delay_inputs_Msk   (0x80UL)
 
#define eth_eth_config_rx_sample_phase_Pos   (4UL)
 
#define eth_eth_config_rx_sample_phase_Msk   (0x70UL)
 
#define eth_eth_config_rx_watermark_irq_Pos   (0UL)
 
#define eth_eth_config_rx_watermark_irq_Msk   (0xfUL)
 
#define eth_eth_tx_config_half_duplex_Pos   (31UL)
 
#define eth_eth_tx_config_half_duplex_Msk   (0x80000000UL)
 
#define eth_eth_tx_config_tx_dma_mode_Pos   (30UL)
 
#define eth_eth_tx_config_tx_dma_mode_Msk   (0x40000000UL)
 
#define eth_eth_tx_config_tx_systime_sfd_Pos   (29UL)
 
#define eth_eth_tx_config_tx_systime_sfd_Msk   (0x20000000UL)
 
#define eth_eth_tx_config_tx_abort_frame_Pos   (26UL)
 
#define eth_eth_tx_config_tx_abort_frame_Msk   (0x1c000000UL)
 
#define eth_eth_tx_config_tx_crs_low_cycles_Pos   (21UL)
 
#define eth_eth_tx_config_tx_crs_low_cycles_Msk   (0x3e00000UL)
 
#define eth_eth_tx_config_tx_min_ifg_cycles_Pos   (16UL)
 
#define eth_eth_tx_config_tx_min_ifg_cycles_Msk   (0x1f0000UL)
 
#define eth_eth_tx_config_tx_preamble_len_Pos   (11UL)
 
#define eth_eth_tx_config_tx_preamble_len_Msk   (0xf800UL)
 
#define eth_eth_tx_config_tx_output_phase_Pos   (8UL)
 
#define eth_eth_tx_config_tx_output_phase_Msk   (0x700UL)
 
#define eth_eth_tx_config_tx_watermark_start_Pos   (4UL)
 
#define eth_eth_tx_config_tx_watermark_start_Msk   (0xf0UL)
 
#define eth_eth_tx_config_tx_watermark_irq_Pos   (0UL)
 
#define eth_eth_tx_config_tx_watermark_irq_Msk   (0xfUL)
 
#define eth_eth_status_bf_align1_Pos   (12UL)
 
#define eth_eth_status_bf_align1_Msk   (0xfffff000UL)
 
#define eth_eth_status_tx_fill_Pos   (7UL)
 
#define eth_eth_status_tx_fill_Msk   (0xf80UL)
 
#define eth_eth_status_bf_align0_Pos   (5UL)
 
#define eth_eth_status_bf_align0_Msk   (0x60UL)
 
#define eth_eth_status_rx_fill_Pos   (0UL)
 
#define eth_eth_status_rx_fill_Msk   (0x1fUL)
 
#define eth_eth_tx_data_val_Pos   (0UL)
 
#define eth_eth_tx_data_val_Msk   (0xffffffffUL)
 
#define eth_eth_rx_data_val_Pos   (0UL)
 
#define eth_eth_rx_data_val_Msk   (0xffffffffUL)
 
#define eth_eth_tx_len_bf_align0_Pos   (11UL)
 
#define eth_eth_tx_len_bf_align0_Msk   (0xfffff800UL)
 
#define eth_eth_tx_len_val_Pos   (0UL)
 
#define eth_eth_tx_len_val_Msk   (0x7ffUL)
 
#define eth_eth_rx_len_stat_rx_mii_rxerr_Pos   (31UL)
 
#define eth_eth_rx_len_stat_rx_mii_rxerr_Msk   (0x80000000UL)
 
#define eth_eth_rx_len_stat_rx_crc_error_Pos   (30UL)
 
#define eth_eth_rx_len_stat_rx_crc_error_Msk   (0x40000000UL)
 
#define eth_eth_rx_len_stat_rx_dribble_nibble_Pos   (29UL)
 
#define eth_eth_rx_len_stat_rx_dribble_nibble_Msk   (0x20000000UL)
 
#define eth_eth_rx_len_stat_rx_jumbo_packet_Pos   (28UL)
 
#define eth_eth_rx_len_stat_rx_jumbo_packet_Msk   (0x10000000UL)
 
#define eth_eth_rx_len_stat_rx_short_ifg_Pos   (27UL)
 
#define eth_eth_rx_len_stat_rx_short_ifg_Msk   (0x8000000UL)
 
#define eth_eth_rx_len_stat_bf_align0_Pos   (11UL)
 
#define eth_eth_rx_len_stat_bf_align0_Msk   (0x7fff800UL)
 
#define eth_eth_rx_len_stat_rx_len_Pos   (0UL)
 
#define eth_eth_rx_len_stat_rx_len_Msk   (0x7ffUL)
 
#define eth_eth_rx_systime_ns_val_Pos   (0UL)
 
#define eth_eth_rx_systime_ns_val_Msk   (0xffffffffUL)
 
#define eth_eth_tx_systime_ns_val_Pos   (0UL)
 
#define eth_eth_tx_systime_ns_val_Msk   (0xffffffffUL)
 
#define eth_eth_irq_raw_bf_align0_Pos   (13UL)
 
#define eth_eth_irq_raw_bf_align0_Msk   (0xffffe000UL)
 
#define eth_eth_irq_raw_tx_late_col_Pos   (12UL)
 
#define eth_eth_irq_raw_tx_late_col_Msk   (0x1000UL)
 
#define eth_eth_irq_raw_tx_col_Pos   (11UL)
 
#define eth_eth_irq_raw_tx_col_Msk   (0x800UL)
 
#define eth_eth_irq_raw_rx_preamble_error_Pos   (10UL)
 
#define eth_eth_irq_raw_rx_preamble_error_Msk   (0x400UL)
 
#define eth_eth_irq_raw_rx_short_dv_Pos   (9UL)
 
#define eth_eth_irq_raw_rx_short_dv_Msk   (0x200UL)
 
#define eth_eth_irq_raw_rx_cpu_too_slow_Pos   (8UL)
 
#define eth_eth_irq_raw_rx_cpu_too_slow_Msk   (0x100UL)
 
#define eth_eth_irq_raw_rx_fifo_ovfl_Pos   (7UL)
 
#define eth_eth_irq_raw_rx_fifo_ovfl_Msk   (0x80UL)
 
#define eth_eth_irq_raw_rx_fifo_undr_Pos   (6UL)
 
#define eth_eth_irq_raw_rx_fifo_undr_Msk   (0x40UL)
 
#define eth_eth_irq_raw_tx_fifo_ovfl_Pos   (5UL)
 
#define eth_eth_irq_raw_tx_fifo_ovfl_Msk   (0x20UL)
 
#define eth_eth_irq_raw_tx_fifo_undr_Pos   (4UL)
 
#define eth_eth_irq_raw_tx_fifo_undr_Msk   (0x10UL)
 
#define eth_eth_irq_raw_rx_frame_finished_Pos   (3UL)
 
#define eth_eth_irq_raw_rx_frame_finished_Msk   (0x8UL)
 
#define eth_eth_irq_raw_rx_data_Pos   (2UL)
 
#define eth_eth_irq_raw_rx_data_Msk   (0x4UL)
 
#define eth_eth_irq_raw_tx_frame_finished_Pos   (1UL)
 
#define eth_eth_irq_raw_tx_frame_finished_Msk   (0x2UL)
 
#define eth_eth_irq_raw_tx_fifo_Pos   (0UL)
 
#define eth_eth_irq_raw_tx_fifo_Msk   (0x1UL)
 
#define eth_eth_irq_masked_bf_align0_Pos   (13UL)
 
#define eth_eth_irq_masked_bf_align0_Msk   (0xffffe000UL)
 
#define eth_eth_irq_masked_tx_late_col_Pos   (12UL)
 
#define eth_eth_irq_masked_tx_late_col_Msk   (0x1000UL)
 
#define eth_eth_irq_masked_tx_col_Pos   (11UL)
 
#define eth_eth_irq_masked_tx_col_Msk   (0x800UL)
 
#define eth_eth_irq_masked_rx_preamble_error_Pos   (10UL)
 
#define eth_eth_irq_masked_rx_preamble_error_Msk   (0x400UL)
 
#define eth_eth_irq_masked_rx_short_dv_Pos   (9UL)
 
#define eth_eth_irq_masked_rx_short_dv_Msk   (0x200UL)
 
#define eth_eth_irq_masked_rx_cpu_too_slow_Pos   (8UL)
 
#define eth_eth_irq_masked_rx_cpu_too_slow_Msk   (0x100UL)
 
#define eth_eth_irq_masked_rx_fifo_ovfl_Pos   (7UL)
 
#define eth_eth_irq_masked_rx_fifo_ovfl_Msk   (0x80UL)
 
#define eth_eth_irq_masked_rx_fifo_undr_Pos   (6UL)
 
#define eth_eth_irq_masked_rx_fifo_undr_Msk   (0x40UL)
 
#define eth_eth_irq_masked_tx_fifo_ovfl_Pos   (5UL)
 
#define eth_eth_irq_masked_tx_fifo_ovfl_Msk   (0x20UL)
 
#define eth_eth_irq_masked_tx_fifo_undr_Pos   (4UL)
 
#define eth_eth_irq_masked_tx_fifo_undr_Msk   (0x10UL)
 
#define eth_eth_irq_masked_rx_frame_finished_Pos   (3UL)
 
#define eth_eth_irq_masked_rx_frame_finished_Msk   (0x8UL)
 
#define eth_eth_irq_masked_rx_data_Pos   (2UL)
 
#define eth_eth_irq_masked_rx_data_Msk   (0x4UL)
 
#define eth_eth_irq_masked_tx_frame_finished_Pos   (1UL)
 
#define eth_eth_irq_masked_tx_frame_finished_Msk   (0x2UL)
 
#define eth_eth_irq_masked_tx_fifo_Pos   (0UL)
 
#define eth_eth_irq_masked_tx_fifo_Msk   (0x1UL)
 
#define eth_eth_irq_msk_set_bf_align0_Pos   (13UL)
 
#define eth_eth_irq_msk_set_bf_align0_Msk   (0xffffe000UL)
 
#define eth_eth_irq_msk_set_tx_late_col_Pos   (12UL)
 
#define eth_eth_irq_msk_set_tx_late_col_Msk   (0x1000UL)
 
#define eth_eth_irq_msk_set_tx_col_Pos   (11UL)
 
#define eth_eth_irq_msk_set_tx_col_Msk   (0x800UL)
 
#define eth_eth_irq_msk_set_rx_preamble_error_Pos   (10UL)
 
#define eth_eth_irq_msk_set_rx_preamble_error_Msk   (0x400UL)
 
#define eth_eth_irq_msk_set_rx_short_dv_Pos   (9UL)
 
#define eth_eth_irq_msk_set_rx_short_dv_Msk   (0x200UL)
 
#define eth_eth_irq_msk_set_rx_cpu_too_slow_Pos   (8UL)
 
#define eth_eth_irq_msk_set_rx_cpu_too_slow_Msk   (0x100UL)
 
#define eth_eth_irq_msk_set_rx_fifo_ovfl_Pos   (7UL)
 
#define eth_eth_irq_msk_set_rx_fifo_ovfl_Msk   (0x80UL)
 
#define eth_eth_irq_msk_set_rx_fifo_undr_Pos   (6UL)
 
#define eth_eth_irq_msk_set_rx_fifo_undr_Msk   (0x40UL)
 
#define eth_eth_irq_msk_set_tx_fifo_ovfl_Pos   (5UL)
 
#define eth_eth_irq_msk_set_tx_fifo_ovfl_Msk   (0x20UL)
 
#define eth_eth_irq_msk_set_tx_fifo_undr_Pos   (4UL)
 
#define eth_eth_irq_msk_set_tx_fifo_undr_Msk   (0x10UL)
 
#define eth_eth_irq_msk_set_rx_frame_finished_Pos   (3UL)
 
#define eth_eth_irq_msk_set_rx_frame_finished_Msk   (0x8UL)
 
#define eth_eth_irq_msk_set_rx_data_Pos   (2UL)
 
#define eth_eth_irq_msk_set_rx_data_Msk   (0x4UL)
 
#define eth_eth_irq_msk_set_tx_frame_finished_Pos   (1UL)
 
#define eth_eth_irq_msk_set_tx_frame_finished_Msk   (0x2UL)
 
#define eth_eth_irq_msk_set_tx_fifo_Pos   (0UL)
 
#define eth_eth_irq_msk_set_tx_fifo_Msk   (0x1UL)
 
#define eth_eth_irq_msk_reset_bf_align0_Pos   (13UL)
 
#define eth_eth_irq_msk_reset_bf_align0_Msk   (0xffffe000UL)
 
#define eth_eth_irq_msk_reset_tx_late_col_Pos   (12UL)
 
#define eth_eth_irq_msk_reset_tx_late_col_Msk   (0x1000UL)
 
#define eth_eth_irq_msk_reset_tx_col_Pos   (11UL)
 
#define eth_eth_irq_msk_reset_tx_col_Msk   (0x800UL)
 
#define eth_eth_irq_msk_reset_rx_preamble_error_Pos   (10UL)
 
#define eth_eth_irq_msk_reset_rx_preamble_error_Msk   (0x400UL)
 
#define eth_eth_irq_msk_reset_rx_short_dv_Pos   (9UL)
 
#define eth_eth_irq_msk_reset_rx_short_dv_Msk   (0x200UL)
 
#define eth_eth_irq_msk_reset_rx_cpu_too_slow_Pos   (8UL)
 
#define eth_eth_irq_msk_reset_rx_cpu_too_slow_Msk   (0x100UL)
 
#define eth_eth_irq_msk_reset_rx_fifo_ovfl_Pos   (7UL)
 
#define eth_eth_irq_msk_reset_rx_fifo_ovfl_Msk   (0x80UL)
 
#define eth_eth_irq_msk_reset_rx_fifo_undr_Pos   (6UL)
 
#define eth_eth_irq_msk_reset_rx_fifo_undr_Msk   (0x40UL)
 
#define eth_eth_irq_msk_reset_tx_fifo_ovfl_Pos   (5UL)
 
#define eth_eth_irq_msk_reset_tx_fifo_ovfl_Msk   (0x20UL)
 
#define eth_eth_irq_msk_reset_tx_fifo_undr_Pos   (4UL)
 
#define eth_eth_irq_msk_reset_tx_fifo_undr_Msk   (0x10UL)
 
#define eth_eth_irq_msk_reset_rx_frame_finished_Pos   (3UL)
 
#define eth_eth_irq_msk_reset_rx_frame_finished_Msk   (0x8UL)
 
#define eth_eth_irq_msk_reset_rx_data_Pos   (2UL)
 
#define eth_eth_irq_msk_reset_rx_data_Msk   (0x4UL)
 
#define eth_eth_irq_msk_reset_tx_frame_finished_Pos   (1UL)
 
#define eth_eth_irq_msk_reset_tx_frame_finished_Msk   (0x2UL)
 
#define eth_eth_irq_msk_reset_tx_fifo_Pos   (0UL)
 
#define eth_eth_irq_msk_reset_tx_fifo_Msk   (0x1UL)
 
#define eth_eth_miimu_data_Pos   (16UL)
 
#define eth_eth_miimu_data_Msk   (0xffff0000UL)
 
#define eth_eth_miimu_phyaddr_Pos   (11UL)
 
#define eth_eth_miimu_phyaddr_Msk   (0xf800UL)
 
#define eth_eth_miimu_regaddr_Pos   (6UL)
 
#define eth_eth_miimu_regaddr_Msk   (0x7c0UL)
 
#define eth_eth_miimu_rta_Pos   (5UL)
 
#define eth_eth_miimu_rta_Msk   (0x20UL)
 
#define eth_eth_miimu_bf_align0_Pos   (4UL)
 
#define eth_eth_miimu_bf_align0_Msk   (0x10UL)
 
#define eth_eth_miimu_mdc_period_Pos   (3UL)
 
#define eth_eth_miimu_mdc_period_Msk   (0x8UL)
 
#define eth_eth_miimu_opmode_Pos   (2UL)
 
#define eth_eth_miimu_opmode_Msk   (0x4UL)
 
#define eth_eth_miimu_preamble_Pos   (1UL)
 
#define eth_eth_miimu_preamble_Msk   (0x2UL)
 
#define eth_eth_miimu_snrdy_Pos   (0UL)
 
#define eth_eth_miimu_snrdy_Msk   (0x1UL)
 
#define eth_eth_miimu_sw_bf_align1_Pos   (9UL)
 
#define eth_eth_miimu_sw_bf_align1_Msk   (0xfffffe00UL)
 
#define eth_eth_miimu_sw_loopback_Pos   (8UL)
 
#define eth_eth_miimu_sw_loopback_Msk   (0x100UL)
 
#define eth_eth_miimu_sw_mdi_ro_Pos   (7UL)
 
#define eth_eth_miimu_sw_mdi_ro_Msk   (0x80UL)
 
#define eth_eth_miimu_sw_mdoe_Pos   (6UL)
 
#define eth_eth_miimu_sw_mdoe_Msk   (0x40UL)
 
#define eth_eth_miimu_sw_mdo_Pos   (5UL)
 
#define eth_eth_miimu_sw_mdo_Msk   (0x20UL)
 
#define eth_eth_miimu_sw_mdc_Pos   (4UL)
 
#define eth_eth_miimu_sw_mdc_Msk   (0x10UL)
 
#define eth_eth_miimu_sw_bf_align0_Pos   (1UL)
 
#define eth_eth_miimu_sw_bf_align0_Msk   (0xeUL)
 
#define eth_eth_miimu_sw_enable_Pos   (0UL)
 
#define eth_eth_miimu_sw_enable_Msk   (0x1UL)
 
#define dmac_app_ch_dmac_chsrc_ad_DMACCHSRCADDR_Pos   (0UL)
 
#define dmac_app_ch_dmac_chsrc_ad_DMACCHSRCADDR_Msk   (0xffffffffUL)
 
#define dmac_app_ch_dmac_chdest_ad_DMACCHDESTADDR_Pos   (0UL)
 
#define dmac_app_ch_dmac_chdest_ad_DMACCHDESTADDR_Msk   (0xffffffffUL)
 
#define dmac_app_ch_dmac_chlink_LLIADDR_Pos   (2UL)
 
#define dmac_app_ch_dmac_chlink_LLIADDR_Msk   (0xfffffffcUL)
 
#define dmac_app_ch_dmac_chlink_bf_align0_Pos   (0UL)
 
#define dmac_app_ch_dmac_chlink_bf_align0_Msk   (0x3UL)
 
#define dmac_app_ch_dmac_chctrl_I_Pos   (31UL)
 
#define dmac_app_ch_dmac_chctrl_I_Msk   (0x80000000UL)
 
#define dmac_app_ch_dmac_chctrl_Prot_Pos   (28UL)
 
#define dmac_app_ch_dmac_chctrl_Prot_Msk   (0x70000000UL)
 
#define dmac_app_ch_dmac_chctrl_DI_Pos   (27UL)
 
#define dmac_app_ch_dmac_chctrl_DI_Msk   (0x8000000UL)
 
#define dmac_app_ch_dmac_chctrl_SI_Pos   (26UL)
 
#define dmac_app_ch_dmac_chctrl_SI_Msk   (0x4000000UL)
 
#define dmac_app_ch_dmac_chctrl_bf_align0_Pos   (25UL)
 
#define dmac_app_ch_dmac_chctrl_bf_align0_Msk   (0x2000000UL)
 
#define dmac_app_ch_dmac_chctrl_ARM_EQ_Pos   (24UL)
 
#define dmac_app_ch_dmac_chctrl_ARM_EQ_Msk   (0x1000000UL)
 
#define dmac_app_ch_dmac_chctrl_DWidth_Pos   (21UL)
 
#define dmac_app_ch_dmac_chctrl_DWidth_Msk   (0xe00000UL)
 
#define dmac_app_ch_dmac_chctrl_SWidth_Pos   (18UL)
 
#define dmac_app_ch_dmac_chctrl_SWidth_Msk   (0x1c0000UL)
 
#define dmac_app_ch_dmac_chctrl_DBSize_Pos   (15UL)
 
#define dmac_app_ch_dmac_chctrl_DBSize_Msk   (0x38000UL)
 
#define dmac_app_ch_dmac_chctrl_SBSize_Pos   (12UL)
 
#define dmac_app_ch_dmac_chctrl_SBSize_Msk   (0x7000UL)
 
#define dmac_app_ch_dmac_chctrl_TransferSize_Pos   (0UL)
 
#define dmac_app_ch_dmac_chctrl_TransferSize_Msk   (0xfffUL)
 
#define dmac_app_ch_dmac_chcfg_bf_align2_Pos   (19UL)
 
#define dmac_app_ch_dmac_chcfg_bf_align2_Msk   (0xfff80000UL)
 
#define dmac_app_ch_dmac_chcfg_H_Pos   (18UL)
 
#define dmac_app_ch_dmac_chcfg_H_Msk   (0x40000UL)
 
#define dmac_app_ch_dmac_chcfg_A_Pos   (17UL)
 
#define dmac_app_ch_dmac_chcfg_A_Msk   (0x20000UL)
 
#define dmac_app_ch_dmac_chcfg_L_Pos   (16UL)
 
#define dmac_app_ch_dmac_chcfg_L_Msk   (0x10000UL)
 
#define dmac_app_ch_dmac_chcfg_ITC_Pos   (15UL)
 
#define dmac_app_ch_dmac_chcfg_ITC_Msk   (0x8000UL)
 
#define dmac_app_ch_dmac_chcfg_IE_Pos   (14UL)
 
#define dmac_app_ch_dmac_chcfg_IE_Msk   (0x4000UL)
 
#define dmac_app_ch_dmac_chcfg_FlowCntrl_Pos   (11UL)
 
#define dmac_app_ch_dmac_chcfg_FlowCntrl_Msk   (0x3800UL)
 
#define dmac_app_ch_dmac_chcfg_bf_align1_Pos   (10UL)
 
#define dmac_app_ch_dmac_chcfg_bf_align1_Msk   (0x400UL)
 
#define dmac_app_ch_dmac_chcfg_DestPeripheral_Pos   (6UL)
 
#define dmac_app_ch_dmac_chcfg_DestPeripheral_Msk   (0x3c0UL)
 
#define dmac_app_ch_dmac_chcfg_bf_align0_Pos   (5UL)
 
#define dmac_app_ch_dmac_chcfg_bf_align0_Msk   (0x20UL)
 
#define dmac_app_ch_dmac_chcfg_SrcPeripheral_Pos   (1UL)
 
#define dmac_app_ch_dmac_chcfg_SrcPeripheral_Msk   (0x1eUL)
 
#define dmac_app_ch_dmac_chcfg_E_Pos   (0UL)
 
#define dmac_app_ch_dmac_chcfg_E_Msk   (0x1UL)
 
#define dmac_app_reg_dmac_int_status_bf_align0_Pos   (4UL)
 
#define dmac_app_reg_dmac_int_status_bf_align0_Msk   (0xfffffff0UL)
 
#define dmac_app_reg_dmac_int_status_DMACINT_ch3_Pos   (3UL)
 
#define dmac_app_reg_dmac_int_status_DMACINT_ch3_Msk   (0x8UL)
 
#define dmac_app_reg_dmac_int_status_DMACINT_ch2_Pos   (2UL)
 
#define dmac_app_reg_dmac_int_status_DMACINT_ch2_Msk   (0x4UL)
 
#define dmac_app_reg_dmac_int_status_DMACINT_ch1_Pos   (1UL)
 
#define dmac_app_reg_dmac_int_status_DMACINT_ch1_Msk   (0x2UL)
 
#define dmac_app_reg_dmac_int_status_DMACINT_ch0_Pos   (0UL)
 
#define dmac_app_reg_dmac_int_status_DMACINT_ch0_Msk   (0x1UL)
 
#define dmac_app_reg_dmac_inttc_status_bf_align0_Pos   (4UL)
 
#define dmac_app_reg_dmac_inttc_status_bf_align0_Msk   (0xfffffff0UL)
 
#define dmac_app_reg_dmac_inttc_status_DMACINTTC_ch3_Pos   (3UL)
 
#define dmac_app_reg_dmac_inttc_status_DMACINTTC_ch3_Msk   (0x8UL)
 
#define dmac_app_reg_dmac_inttc_status_DMACINTTC_ch2_Pos   (2UL)
 
#define dmac_app_reg_dmac_inttc_status_DMACINTTC_ch2_Msk   (0x4UL)
 
#define dmac_app_reg_dmac_inttc_status_DMACINTTC_ch1_Pos   (1UL)
 
#define dmac_app_reg_dmac_inttc_status_DMACINTTC_ch1_Msk   (0x2UL)
 
#define dmac_app_reg_dmac_inttc_status_DMACINTTC_ch0_Pos   (0UL)
 
#define dmac_app_reg_dmac_inttc_status_DMACINTTC_ch0_Msk   (0x1UL)
 
#define dmac_app_reg_dmac_inttc_clear_bf_align0_Pos   (4UL)
 
#define dmac_app_reg_dmac_inttc_clear_bf_align0_Msk   (0xfffffff0UL)
 
#define dmac_app_reg_dmac_inttc_clear_DMACINTTCCLR_ch3_Pos   (3UL)
 
#define dmac_app_reg_dmac_inttc_clear_DMACINTTCCLR_ch3_Msk   (0x8UL)
 
#define dmac_app_reg_dmac_inttc_clear_DMACINTTCCLR_ch2_Pos   (2UL)
 
#define dmac_app_reg_dmac_inttc_clear_DMACINTTCCLR_ch2_Msk   (0x4UL)
 
#define dmac_app_reg_dmac_inttc_clear_DMACINTTCCLR_ch1_Pos   (1UL)
 
#define dmac_app_reg_dmac_inttc_clear_DMACINTTCCLR_ch1_Msk   (0x2UL)
 
#define dmac_app_reg_dmac_inttc_clear_DMACINTTCCLR_ch0_Pos   (0UL)
 
#define dmac_app_reg_dmac_inttc_clear_DMACINTTCCLR_ch0_Msk   (0x1UL)
 
#define dmac_app_reg_dmac_interr_status_bf_align0_Pos   (4UL)
 
#define dmac_app_reg_dmac_interr_status_bf_align0_Msk   (0xfffffff0UL)
 
#define dmac_app_reg_dmac_interr_status_DMACINTERR_ch3_Pos   (3UL)
 
#define dmac_app_reg_dmac_interr_status_DMACINTERR_ch3_Msk   (0x8UL)
 
#define dmac_app_reg_dmac_interr_status_DMACINTERR_ch2_Pos   (2UL)
 
#define dmac_app_reg_dmac_interr_status_DMACINTERR_ch2_Msk   (0x4UL)
 
#define dmac_app_reg_dmac_interr_status_DMACINTERR_ch1_Pos   (1UL)
 
#define dmac_app_reg_dmac_interr_status_DMACINTERR_ch1_Msk   (0x2UL)
 
#define dmac_app_reg_dmac_interr_status_DMACINTERR_ch0_Pos   (0UL)
 
#define dmac_app_reg_dmac_interr_status_DMACINTERR_ch0_Msk   (0x1UL)
 
#define dmac_app_reg_dmac_interr_clear_bf_align0_Pos   (4UL)
 
#define dmac_app_reg_dmac_interr_clear_bf_align0_Msk   (0xfffffff0UL)
 
#define dmac_app_reg_dmac_interr_clear_DMACINTERRCLR_ch3_Pos   (3UL)
 
#define dmac_app_reg_dmac_interr_clear_DMACINTERRCLR_ch3_Msk   (0x8UL)
 
#define dmac_app_reg_dmac_interr_clear_DMACINTERRCLR_ch2_Pos   (2UL)
 
#define dmac_app_reg_dmac_interr_clear_DMACINTERRCLR_ch2_Msk   (0x4UL)
 
#define dmac_app_reg_dmac_interr_clear_DMACINTERRCLR_ch1_Pos   (1UL)
 
#define dmac_app_reg_dmac_interr_clear_DMACINTERRCLR_ch1_Msk   (0x2UL)
 
#define dmac_app_reg_dmac_interr_clear_DMACINTERRCLR_ch0_Pos   (0UL)
 
#define dmac_app_reg_dmac_interr_clear_DMACINTERRCLR_ch0_Msk   (0x1UL)
 
#define dmac_app_reg_dmac_rawinttc_status_bf_align0_Pos   (4UL)
 
#define dmac_app_reg_dmac_rawinttc_status_bf_align0_Msk   (0xfffffff0UL)
 
#define dmac_app_reg_dmac_rawinttc_status_DMACRAWINTTC_ch3_Pos   (3UL)
 
#define dmac_app_reg_dmac_rawinttc_status_DMACRAWINTTC_ch3_Msk   (0x8UL)
 
#define dmac_app_reg_dmac_rawinttc_status_DMACRAWINTTC_ch2_Pos   (2UL)
 
#define dmac_app_reg_dmac_rawinttc_status_DMACRAWINTTC_ch2_Msk   (0x4UL)
 
#define dmac_app_reg_dmac_rawinttc_status_DMACRAWINTTC_ch1_Pos   (1UL)
 
#define dmac_app_reg_dmac_rawinttc_status_DMACRAWINTTC_ch1_Msk   (0x2UL)
 
#define dmac_app_reg_dmac_rawinttc_status_DMACRAWINTTC_ch0_Pos   (0UL)
 
#define dmac_app_reg_dmac_rawinttc_status_DMACRAWINTTC_ch0_Msk   (0x1UL)
 
#define dmac_app_reg_dmac_rawinterr_status_bf_align0_Pos   (4UL)
 
#define dmac_app_reg_dmac_rawinterr_status_bf_align0_Msk   (0xfffffff0UL)
 
#define dmac_app_reg_dmac_rawinterr_status_DMACRAWINTERR_ch3_Pos   (3UL)
 
#define dmac_app_reg_dmac_rawinterr_status_DMACRAWINTERR_ch3_Msk   (0x8UL)
 
#define dmac_app_reg_dmac_rawinterr_status_DMACRAWINTERR_ch2_Pos   (2UL)
 
#define dmac_app_reg_dmac_rawinterr_status_DMACRAWINTERR_ch2_Msk   (0x4UL)
 
#define dmac_app_reg_dmac_rawinterr_status_DMACRAWINTERR_ch1_Pos   (1UL)
 
#define dmac_app_reg_dmac_rawinterr_status_DMACRAWINTERR_ch1_Msk   (0x2UL)
 
#define dmac_app_reg_dmac_rawinterr_status_DMACRAWINTERR_ch0_Pos   (0UL)
 
#define dmac_app_reg_dmac_rawinterr_status_DMACRAWINTERR_ch0_Msk   (0x1UL)
 
#define dmac_app_reg_dmac_enabled_channel_bf_align0_Pos   (4UL)
 
#define dmac_app_reg_dmac_enabled_channel_bf_align0_Msk   (0xfffffff0UL)
 
#define dmac_app_reg_dmac_enabled_channel_DMACENABLEDCHNS_ch3_Pos   (3UL)
 
#define dmac_app_reg_dmac_enabled_channel_DMACENABLEDCHNS_ch3_Msk   (0x8UL)
 
#define dmac_app_reg_dmac_enabled_channel_DMACENABLEDCHNS_ch2_Pos   (2UL)
 
#define dmac_app_reg_dmac_enabled_channel_DMACENABLEDCHNS_ch2_Msk   (0x4UL)
 
#define dmac_app_reg_dmac_enabled_channel_DMACENABLEDCHNS_ch1_Pos   (1UL)
 
#define dmac_app_reg_dmac_enabled_channel_DMACENABLEDCHNS_ch1_Msk   (0x2UL)
 
#define dmac_app_reg_dmac_enabled_channel_DMACENABLEDCHNS_ch0_Pos   (0UL)
 
#define dmac_app_reg_dmac_enabled_channel_DMACENABLEDCHNS_ch0_Msk   (0x1UL)
 
#define dmac_app_reg_dmac_softb_req_bf_align0_Pos   (16UL)
 
#define dmac_app_reg_dmac_softb_req_bf_align0_Msk   (0xffff0000UL)
 
#define dmac_app_reg_dmac_softb_req_DMACSoftBReq_Pos   (0UL)
 
#define dmac_app_reg_dmac_softb_req_DMACSoftBReq_Msk   (0xffffUL)
 
#define dmac_app_reg_dmac_softs_req_bf_align0_Pos   (16UL)
 
#define dmac_app_reg_dmac_softs_req_bf_align0_Msk   (0xffff0000UL)
 
#define dmac_app_reg_dmac_softs_req_DMACSoftSReq_Pos   (0UL)
 
#define dmac_app_reg_dmac_softs_req_DMACSoftSReq_Msk   (0xffffUL)
 
#define dmac_app_reg_dmac_softlb_req_bf_align0_Pos   (16UL)
 
#define dmac_app_reg_dmac_softlb_req_bf_align0_Msk   (0xffff0000UL)
 
#define dmac_app_reg_dmac_softlb_req_DMACSoftLBReq_Pos   (0UL)
 
#define dmac_app_reg_dmac_softlb_req_DMACSoftLBReq_Msk   (0xffffUL)
 
#define dmac_app_reg_dmac_softls_req_bf_align0_Pos   (16UL)
 
#define dmac_app_reg_dmac_softls_req_bf_align0_Msk   (0xffff0000UL)
 
#define dmac_app_reg_dmac_softls_req_DMACSoftLSReq_Pos   (0UL)
 
#define dmac_app_reg_dmac_softls_req_DMACSoftLSReq_Msk   (0xffffUL)
 
#define dmac_app_reg_dmac_config_bf_align0_Pos   (1UL)
 
#define dmac_app_reg_dmac_config_bf_align0_Msk   (0xfffffffeUL)
 
#define dmac_app_reg_dmac_config_DMACENABLE_Pos   (0UL)
 
#define dmac_app_reg_dmac_config_DMACENABLE_Msk   (0x1UL)
 
#define dmac_app_reg_dmac_sync_bf_align0_Pos   (16UL)
 
#define dmac_app_reg_dmac_sync_bf_align0_Msk   (0xffff0000UL)
 
#define dmac_app_reg_dmac_sync_DIS_SYNC_Pos   (0UL)
 
#define dmac_app_reg_dmac_sync_DIS_SYNC_Msk   (0xffffUL)
 
#define dmac_mux_app_dmac_mux_peripheral_input_sel0_bf_align0_Pos   (6UL)
 
#define dmac_mux_app_dmac_mux_peripheral_input_sel0_bf_align0_Msk   (0xffffffc0UL)
 
#define dmac_mux_app_dmac_mux_peripheral_input_sel0_index_Pos   (0UL)
 
#define dmac_mux_app_dmac_mux_peripheral_input_sel0_index_Msk   (0x3fUL)
 
#define dmac_mux_app_dmac_mux_peripheral_input_sel1_bf_align0_Pos   (6UL)
 
#define dmac_mux_app_dmac_mux_peripheral_input_sel1_bf_align0_Msk   (0xffffffc0UL)
 
#define dmac_mux_app_dmac_mux_peripheral_input_sel1_index_Pos   (0UL)
 
#define dmac_mux_app_dmac_mux_peripheral_input_sel1_index_Msk   (0x3fUL)
 
#define dmac_mux_app_dmac_mux_peripheral_input_sel2_bf_align0_Pos   (6UL)
 
#define dmac_mux_app_dmac_mux_peripheral_input_sel2_bf_align0_Msk   (0xffffffc0UL)
 
#define dmac_mux_app_dmac_mux_peripheral_input_sel2_index_Pos   (0UL)
 
#define dmac_mux_app_dmac_mux_peripheral_input_sel2_index_Msk   (0x3fUL)
 
#define dmac_mux_app_dmac_mux_peripheral_input_sel3_bf_align0_Pos   (6UL)
 
#define dmac_mux_app_dmac_mux_peripheral_input_sel3_bf_align0_Msk   (0xffffffc0UL)
 
#define dmac_mux_app_dmac_mux_peripheral_input_sel3_index_Pos   (0UL)
 
#define dmac_mux_app_dmac_mux_peripheral_input_sel3_index_Msk   (0x3fUL)
 
#define dmac_mux_app_dmac_mux_peripheral_input_sel4_bf_align0_Pos   (6UL)
 
#define dmac_mux_app_dmac_mux_peripheral_input_sel4_bf_align0_Msk   (0xffffffc0UL)
 
#define dmac_mux_app_dmac_mux_peripheral_input_sel4_index_Pos   (0UL)
 
#define dmac_mux_app_dmac_mux_peripheral_input_sel4_index_Msk   (0x3fUL)
 
#define dmac_mux_app_dmac_mux_peripheral_input_sel5_bf_align0_Pos   (6UL)
 
#define dmac_mux_app_dmac_mux_peripheral_input_sel5_bf_align0_Msk   (0xffffffc0UL)
 
#define dmac_mux_app_dmac_mux_peripheral_input_sel5_index_Pos   (0UL)
 
#define dmac_mux_app_dmac_mux_peripheral_input_sel5_index_Msk   (0x3fUL)
 
#define dmac_mux_app_dmac_mux_peripheral_input_sel6_bf_align0_Pos   (6UL)
 
#define dmac_mux_app_dmac_mux_peripheral_input_sel6_bf_align0_Msk   (0xffffffc0UL)
 
#define dmac_mux_app_dmac_mux_peripheral_input_sel6_index_Pos   (0UL)
 
#define dmac_mux_app_dmac_mux_peripheral_input_sel6_index_Msk   (0x3fUL)
 
#define dmac_mux_app_dmac_mux_peripheral_input_sel7_bf_align0_Pos   (6UL)
 
#define dmac_mux_app_dmac_mux_peripheral_input_sel7_bf_align0_Msk   (0xffffffc0UL)
 
#define dmac_mux_app_dmac_mux_peripheral_input_sel7_index_Pos   (0UL)
 
#define dmac_mux_app_dmac_mux_peripheral_input_sel7_index_Msk   (0x3fUL)
 
#define uart_app_uartdr_bf_align0_Pos   (11UL)
 
#define uart_app_uartdr_bf_align0_Msk   (0xfffff800UL)
 
#define uart_app_uartdr_BE_Pos   (10UL)
 
#define uart_app_uartdr_BE_Msk   (0x400UL)
 
#define uart_app_uartdr_PE_Pos   (9UL)
 
#define uart_app_uartdr_PE_Msk   (0x200UL)
 
#define uart_app_uartdr_FE_Pos   (8UL)
 
#define uart_app_uartdr_FE_Msk   (0x100UL)
 
#define uart_app_uartdr_DATA_Pos   (0UL)
 
#define uart_app_uartdr_DATA_Msk   (0xffUL)
 
#define uart_app_uartrsr_bf_align0_Pos   (4UL)
 
#define uart_app_uartrsr_bf_align0_Msk   (0xfffffff0UL)
 
#define uart_app_uartrsr_OE_Pos   (3UL)
 
#define uart_app_uartrsr_OE_Msk   (0x8UL)
 
#define uart_app_uartrsr_BE_Pos   (2UL)
 
#define uart_app_uartrsr_BE_Msk   (0x4UL)
 
#define uart_app_uartrsr_PE_Pos   (1UL)
 
#define uart_app_uartrsr_PE_Msk   (0x2UL)
 
#define uart_app_uartrsr_FE_Pos   (0UL)
 
#define uart_app_uartrsr_FE_Msk   (0x1UL)
 
#define uart_app_uartlcr_h_bf_align0_Pos   (7UL)
 
#define uart_app_uartlcr_h_bf_align0_Msk   (0xffffff80UL)
 
#define uart_app_uartlcr_h_WLEN_Pos   (5UL)
 
#define uart_app_uartlcr_h_WLEN_Msk   (0x60UL)
 
#define uart_app_uartlcr_h_FEN_Pos   (4UL)
 
#define uart_app_uartlcr_h_FEN_Msk   (0x10UL)
 
#define uart_app_uartlcr_h_STP2_Pos   (3UL)
 
#define uart_app_uartlcr_h_STP2_Msk   (0x8UL)
 
#define uart_app_uartlcr_h_EPS_Pos   (2UL)
 
#define uart_app_uartlcr_h_EPS_Msk   (0x4UL)
 
#define uart_app_uartlcr_h_PEN_Pos   (1UL)
 
#define uart_app_uartlcr_h_PEN_Msk   (0x2UL)
 
#define uart_app_uartlcr_h_BRK_Pos   (0UL)
 
#define uart_app_uartlcr_h_BRK_Msk   (0x1UL)
 
#define uart_app_uartlcr_m_bf_align0_Pos   (8UL)
 
#define uart_app_uartlcr_m_bf_align0_Msk   (0xffffff00UL)
 
#define uart_app_uartlcr_m_BAUDDIVMS_Pos   (0UL)
 
#define uart_app_uartlcr_m_BAUDDIVMS_Msk   (0xffUL)
 
#define uart_app_uartlcr_l_bf_align0_Pos   (8UL)
 
#define uart_app_uartlcr_l_bf_align0_Msk   (0xffffff00UL)
 
#define uart_app_uartlcr_l_BAUDDIVLS_Pos   (0UL)
 
#define uart_app_uartlcr_l_BAUDDIVLS_Msk   (0xffUL)
 
#define uart_app_uartcr_bf_align0_Pos   (9UL)
 
#define uart_app_uartcr_bf_align0_Msk   (0xfffffe00UL)
 
#define uart_app_uartcr_TX_RX_LOOP_Pos   (8UL)
 
#define uart_app_uartcr_TX_RX_LOOP_Msk   (0x100UL)
 
#define uart_app_uartcr_LBE_Pos   (7UL)
 
#define uart_app_uartcr_LBE_Msk   (0x80UL)
 
#define uart_app_uartcr_RTIE_Pos   (6UL)
 
#define uart_app_uartcr_RTIE_Msk   (0x40UL)
 
#define uart_app_uartcr_TIE_Pos   (5UL)
 
#define uart_app_uartcr_TIE_Msk   (0x20UL)
 
#define uart_app_uartcr_RIE_Pos   (4UL)
 
#define uart_app_uartcr_RIE_Msk   (0x10UL)
 
#define uart_app_uartcr_MSIE_Pos   (3UL)
 
#define uart_app_uartcr_MSIE_Msk   (0x8UL)
 
#define uart_app_uartcr_SIRLP_Pos   (2UL)
 
#define uart_app_uartcr_SIRLP_Msk   (0x4UL)
 
#define uart_app_uartcr_SIREN_Pos   (1UL)
 
#define uart_app_uartcr_SIREN_Msk   (0x2UL)
 
#define uart_app_uartcr_uartEN_Pos   (0UL)
 
#define uart_app_uartcr_uartEN_Msk   (0x1UL)
 
#define uart_app_uartfr_bf_align0_Pos   (8UL)
 
#define uart_app_uartfr_bf_align0_Msk   (0xffffff00UL)
 
#define uart_app_uartfr_TXFE_Pos   (7UL)
 
#define uart_app_uartfr_TXFE_Msk   (0x80UL)
 
#define uart_app_uartfr_RXFF_Pos   (6UL)
 
#define uart_app_uartfr_RXFF_Msk   (0x40UL)
 
#define uart_app_uartfr_TXFF_Pos   (5UL)
 
#define uart_app_uartfr_TXFF_Msk   (0x20UL)
 
#define uart_app_uartfr_RXFE_Pos   (4UL)
 
#define uart_app_uartfr_RXFE_Msk   (0x10UL)
 
#define uart_app_uartfr_BUSY_Pos   (3UL)
 
#define uart_app_uartfr_BUSY_Msk   (0x8UL)
 
#define uart_app_uartfr_DCD_Pos   (2UL)
 
#define uart_app_uartfr_DCD_Msk   (0x4UL)
 
#define uart_app_uartfr_DSR_Pos   (1UL)
 
#define uart_app_uartfr_DSR_Msk   (0x2UL)
 
#define uart_app_uartfr_CTS_Pos   (0UL)
 
#define uart_app_uartfr_CTS_Msk   (0x1UL)
 
#define uart_app_uartiir_bf_align0_Pos   (4UL)
 
#define uart_app_uartiir_bf_align0_Msk   (0xfffffff0UL)
 
#define uart_app_uartiir_RTIS_Pos   (3UL)
 
#define uart_app_uartiir_RTIS_Msk   (0x8UL)
 
#define uart_app_uartiir_TIS_Pos   (2UL)
 
#define uart_app_uartiir_TIS_Msk   (0x4UL)
 
#define uart_app_uartiir_RIS_Pos   (1UL)
 
#define uart_app_uartiir_RIS_Msk   (0x2UL)
 
#define uart_app_uartiir_MIS_Pos   (0UL)
 
#define uart_app_uartiir_MIS_Msk   (0x1UL)
 
#define uart_app_uartilpr_bf_align0_Pos   (8UL)
 
#define uart_app_uartilpr_bf_align0_Msk   (0xffffff00UL)
 
#define uart_app_uartilpr_ILPDVSR_Pos   (0UL)
 
#define uart_app_uartilpr_ILPDVSR_Msk   (0xffUL)
 
#define uart_app_uartrts_bf_align0_Pos   (8UL)
 
#define uart_app_uartrts_bf_align0_Msk   (0xffffff00UL)
 
#define uart_app_uartrts_STICK_Pos   (7UL)
 
#define uart_app_uartrts_STICK_Msk   (0x80UL)
 
#define uart_app_uartrts_CTS_pol_Pos   (6UL)
 
#define uart_app_uartrts_CTS_pol_Msk   (0x40UL)
 
#define uart_app_uartrts_CTS_ctr_Pos   (5UL)
 
#define uart_app_uartrts_CTS_ctr_Msk   (0x20UL)
 
#define uart_app_uartrts_RTS_pol_Pos   (4UL)
 
#define uart_app_uartrts_RTS_pol_Msk   (0x10UL)
 
#define uart_app_uartrts_MOD2_Pos   (3UL)
 
#define uart_app_uartrts_MOD2_Msk   (0x8UL)
 
#define uart_app_uartrts_COUNT_Pos   (2UL)
 
#define uart_app_uartrts_COUNT_Msk   (0x4UL)
 
#define uart_app_uartrts_RTS_Pos   (1UL)
 
#define uart_app_uartrts_RTS_Msk   (0x2UL)
 
#define uart_app_uartrts_AUTO_Pos   (0UL)
 
#define uart_app_uartrts_AUTO_Msk   (0x1UL)
 
#define uart_app_uartforerun_bf_align0_Pos   (8UL)
 
#define uart_app_uartforerun_bf_align0_Msk   (0xffffff00UL)
 
#define uart_app_uartforerun_FORERUN_Pos   (0UL)
 
#define uart_app_uartforerun_FORERUN_Msk   (0xffUL)
 
#define uart_app_uarttrail_bf_align0_Pos   (8UL)
 
#define uart_app_uarttrail_bf_align0_Msk   (0xffffff00UL)
 
#define uart_app_uarttrail_TRAIL_Pos   (0UL)
 
#define uart_app_uarttrail_TRAIL_Msk   (0xffUL)
 
#define uart_app_uartdrvout_bf_align0_Pos   (2UL)
 
#define uart_app_uartdrvout_bf_align0_Msk   (0xfffffffcUL)
 
#define uart_app_uartdrvout_DRVRTS_Pos   (1UL)
 
#define uart_app_uartdrvout_DRVRTS_Msk   (0x2UL)
 
#define uart_app_uartdrvout_DRVTX_Pos   (0UL)
 
#define uart_app_uartdrvout_DRVTX_Msk   (0x1UL)
 
#define uart_app_uartcr_2_bf_align0_Pos   (2UL)
 
#define uart_app_uartcr_2_bf_align0_Msk   (0xfffffffcUL)
 
#define uart_app_uartcr_2_oversampling_8x_Pos   (1UL)
 
#define uart_app_uartcr_2_oversampling_8x_Msk   (0x2UL)
 
#define uart_app_uartcr_2_Baud_Rate_Mode_Pos   (0UL)
 
#define uart_app_uartcr_2_Baud_Rate_Mode_Msk   (0x1UL)
 
#define uart_app_uartrxiflsel_bf_align0_Pos   (6UL)
 
#define uart_app_uartrxiflsel_bf_align0_Msk   (0xffffffc0UL)
 
#define uart_app_uartrxiflsel_RXDMA_Pos   (5UL)
 
#define uart_app_uartrxiflsel_RXDMA_Msk   (0x20UL)
 
#define uart_app_uartrxiflsel_RXIFLSEL_Pos   (0UL)
 
#define uart_app_uartrxiflsel_RXIFLSEL_Msk   (0x1fUL)
 
#define uart_app_uarttxiflsel_bf_align0_Pos   (6UL)
 
#define uart_app_uarttxiflsel_bf_align0_Msk   (0xffffffc0UL)
 
#define uart_app_uarttxiflsel_TXDMA_Pos   (5UL)
 
#define uart_app_uarttxiflsel_TXDMA_Msk   (0x20UL)
 
#define uart_app_uarttxiflsel_TXIFLSEL_Pos   (0UL)
 
#define uart_app_uarttxiflsel_TXIFLSEL_Msk   (0x1fUL)
 
#define i2c_app_i2c_mcr_bf_align1_Pos   (19UL)
 
#define i2c_app_i2c_mcr_bf_align1_Msk   (0xfff80000UL)
 
#define i2c_app_i2c_mcr_en_timeout_Pos   (18UL)
 
#define i2c_app_i2c_mcr_en_timeout_Msk   (0x40000UL)
 
#define i2c_app_i2c_mcr_rst_i2c_Pos   (17UL)
 
#define i2c_app_i2c_mcr_rst_i2c_Msk   (0x20000UL)
 
#define i2c_app_i2c_mcr_pio_mode_Pos   (16UL)
 
#define i2c_app_i2c_mcr_pio_mode_Msk   (0x10000UL)
 
#define i2c_app_i2c_mcr_bf_align0_Pos   (11UL)
 
#define i2c_app_i2c_mcr_bf_align0_Msk   (0xf800UL)
 
#define i2c_app_i2c_mcr_sadr_Pos   (4UL)
 
#define i2c_app_i2c_mcr_sadr_Msk   (0x7f0UL)
 
#define i2c_app_i2c_mcr_mode_Pos   (1UL)
 
#define i2c_app_i2c_mcr_mode_Msk   (0xeUL)
 
#define i2c_app_i2c_mcr_en_i2c_Pos   (0UL)
 
#define i2c_app_i2c_mcr_en_i2c_Msk   (0x1UL)
 
#define i2c_app_i2c_scr_bf_align2_Pos   (21UL)
 
#define i2c_app_i2c_scr_bf_align2_Msk   (0xffe00000UL)
 
#define i2c_app_i2c_scr_autoreset_ac_start_Pos   (20UL)
 
#define i2c_app_i2c_scr_autoreset_ac_start_Msk   (0x100000UL)
 
#define i2c_app_i2c_scr_bf_align1_Pos   (19UL)
 
#define i2c_app_i2c_scr_bf_align1_Msk   (0x80000UL)
 
#define i2c_app_i2c_scr_ac_gcall_Pos   (18UL)
 
#define i2c_app_i2c_scr_ac_gcall_Msk   (0x40000UL)
 
#define i2c_app_i2c_scr_ac_start_Pos   (17UL)
 
#define i2c_app_i2c_scr_ac_start_Msk   (0x20000UL)
 
#define i2c_app_i2c_scr_ac_srx_Pos   (16UL)
 
#define i2c_app_i2c_scr_ac_srx_Msk   (0x10000UL)
 
#define i2c_app_i2c_scr_bf_align0_Pos   (11UL)
 
#define i2c_app_i2c_scr_bf_align0_Msk   (0xf800UL)
 
#define i2c_app_i2c_scr_sid10_Pos   (10UL)
 
#define i2c_app_i2c_scr_sid10_Msk   (0x400UL)
 
#define i2c_app_i2c_scr_sid_Pos   (0UL)
 
#define i2c_app_i2c_scr_sid_Msk   (0x3ffUL)
 
#define i2c_app_i2c_cmd_bf_align2_Pos   (28UL)
 
#define i2c_app_i2c_cmd_bf_align2_Msk   (0xf0000000UL)
 
#define i2c_app_i2c_cmd_acpollmax_Pos   (20UL)
 
#define i2c_app_i2c_cmd_acpollmax_Msk   (0xff00000UL)
 
#define i2c_app_i2c_cmd_bf_align1_Pos   (18UL)
 
#define i2c_app_i2c_cmd_bf_align1_Msk   (0xc0000UL)
 
#define i2c_app_i2c_cmd_tsize_Pos   (8UL)
 
#define i2c_app_i2c_cmd_tsize_Msk   (0x3ff00UL)
 
#define i2c_app_i2c_cmd_bf_align0_Pos   (4UL)
 
#define i2c_app_i2c_cmd_bf_align0_Msk   (0xf0UL)
 
#define i2c_app_i2c_cmd_cmd_Pos   (1UL)
 
#define i2c_app_i2c_cmd_cmd_Msk   (0xeUL)
 
#define i2c_app_i2c_cmd_nwr_Pos   (0UL)
 
#define i2c_app_i2c_cmd_nwr_Msk   (0x1UL)
 
#define i2c_app_i2c_mdr_bf_align0_Pos   (8UL)
 
#define i2c_app_i2c_mdr_bf_align0_Msk   (0xffffff00UL)
 
#define i2c_app_i2c_mdr_mdata_Pos   (0UL)
 
#define i2c_app_i2c_mdr_mdata_Msk   (0xffUL)
 
#define i2c_app_i2c_sdr_bf_align0_Pos   (8UL)
 
#define i2c_app_i2c_sdr_bf_align0_Msk   (0xffffff00UL)
 
#define i2c_app_i2c_sdr_sdata_Pos   (0UL)
 
#define i2c_app_i2c_sdr_sdata_Msk   (0xffUL)
 
#define i2c_app_i2c_mfifo_cr_bf_align1_Pos   (9UL)
 
#define i2c_app_i2c_mfifo_cr_bf_align1_Msk   (0xfffffe00UL)
 
#define i2c_app_i2c_mfifo_cr_mfifo_clr_Pos   (8UL)
 
#define i2c_app_i2c_mfifo_cr_mfifo_clr_Msk   (0x100UL)
 
#define i2c_app_i2c_mfifo_cr_bf_align0_Pos   (4UL)
 
#define i2c_app_i2c_mfifo_cr_bf_align0_Msk   (0xf0UL)
 
#define i2c_app_i2c_mfifo_cr_mfifo_wm_Pos   (0UL)
 
#define i2c_app_i2c_mfifo_cr_mfifo_wm_Msk   (0xfUL)
 
#define i2c_app_i2c_sfifo_cr_bf_align1_Pos   (9UL)
 
#define i2c_app_i2c_sfifo_cr_bf_align1_Msk   (0xfffffe00UL)
 
#define i2c_app_i2c_sfifo_cr_sfifo_clr_Pos   (8UL)
 
#define i2c_app_i2c_sfifo_cr_sfifo_clr_Msk   (0x100UL)
 
#define i2c_app_i2c_sfifo_cr_bf_align0_Pos   (4UL)
 
#define i2c_app_i2c_sfifo_cr_bf_align0_Msk   (0xf0UL)
 
#define i2c_app_i2c_sfifo_cr_sfifo_wm_Pos   (0UL)
 
#define i2c_app_i2c_sfifo_cr_sfifo_wm_Msk   (0xfUL)
 
#define i2c_app_i2c_sr_sda_state_Pos   (31UL)
 
#define i2c_app_i2c_sr_sda_state_Msk   (0x80000000UL)
 
#define i2c_app_i2c_sr_scl_state_Pos   (30UL)
 
#define i2c_app_i2c_sr_scl_state_Msk   (0x40000000UL)
 
#define i2c_app_i2c_sr_bf_align2_Pos   (29UL)
 
#define i2c_app_i2c_sr_bf_align2_Msk   (0x20000000UL)
 
#define i2c_app_i2c_sr_timeout_Pos   (28UL)
 
#define i2c_app_i2c_sr_timeout_Msk   (0x10000000UL)
 
#define i2c_app_i2c_sr_sid10_aced_Pos   (27UL)
 
#define i2c_app_i2c_sr_sid10_aced_Msk   (0x8000000UL)
 
#define i2c_app_i2c_sr_gcall_aced_Pos   (26UL)
 
#define i2c_app_i2c_sr_gcall_aced_Msk   (0x4000000UL)
 
#define i2c_app_i2c_sr_nwr_aced_Pos   (25UL)
 
#define i2c_app_i2c_sr_nwr_aced_Msk   (0x2000000UL)
 
#define i2c_app_i2c_sr_last_ac_Pos   (24UL)
 
#define i2c_app_i2c_sr_last_ac_Msk   (0x1000000UL)
 
#define i2c_app_i2c_sr_slave_access_Pos   (23UL)
 
#define i2c_app_i2c_sr_slave_access_Msk   (0x800000UL)
 
#define i2c_app_i2c_sr_started_Pos   (22UL)
 
#define i2c_app_i2c_sr_started_Msk   (0x400000UL)
 
#define i2c_app_i2c_sr_nwr_Pos   (21UL)
 
#define i2c_app_i2c_sr_nwr_Msk   (0x200000UL)
 
#define i2c_app_i2c_sr_bus_master_Pos   (20UL)
 
#define i2c_app_i2c_sr_bus_master_Msk   (0x100000UL)
 
#define i2c_app_i2c_sr_sfifo_err_undr_Pos   (19UL)
 
#define i2c_app_i2c_sr_sfifo_err_undr_Msk   (0x80000UL)
 
#define i2c_app_i2c_sr_sfifo_err_ovfl_Pos   (18UL)
 
#define i2c_app_i2c_sr_sfifo_err_ovfl_Msk   (0x40000UL)
 
#define i2c_app_i2c_sr_sfifo_full_Pos   (17UL)
 
#define i2c_app_i2c_sr_sfifo_full_Msk   (0x20000UL)
 
#define i2c_app_i2c_sr_sfifo_empty_Pos   (16UL)
 
#define i2c_app_i2c_sr_sfifo_empty_Msk   (0x10000UL)
 
#define i2c_app_i2c_sr_bf_align1_Pos   (15UL)
 
#define i2c_app_i2c_sr_bf_align1_Msk   (0x8000UL)
 
#define i2c_app_i2c_sr_sfifo_level_Pos   (10UL)
 
#define i2c_app_i2c_sr_sfifo_level_Msk   (0x7c00UL)
 
#define i2c_app_i2c_sr_mfifo_err_undr_Pos   (9UL)
 
#define i2c_app_i2c_sr_mfifo_err_undr_Msk   (0x200UL)
 
#define i2c_app_i2c_sr_mfifo_err_ovfl_Pos   (8UL)
 
#define i2c_app_i2c_sr_mfifo_err_ovfl_Msk   (0x100UL)
 
#define i2c_app_i2c_sr_mfifo_full_Pos   (7UL)
 
#define i2c_app_i2c_sr_mfifo_full_Msk   (0x80UL)
 
#define i2c_app_i2c_sr_mfifo_empty_Pos   (6UL)
 
#define i2c_app_i2c_sr_mfifo_empty_Msk   (0x40UL)
 
#define i2c_app_i2c_sr_bf_align0_Pos   (5UL)
 
#define i2c_app_i2c_sr_bf_align0_Msk   (0x20UL)
 
#define i2c_app_i2c_sr_mfifo_level_Pos   (0UL)
 
#define i2c_app_i2c_sr_mfifo_level_Msk   (0x1fUL)
 
#define i2c_app_i2c_irqmsk_bf_align0_Pos   (7UL)
 
#define i2c_app_i2c_irqmsk_bf_align0_Msk   (0xffffff80UL)
 
#define i2c_app_i2c_irqmsk_sreq_Pos   (6UL)
 
#define i2c_app_i2c_irqmsk_sreq_Msk   (0x40UL)
 
#define i2c_app_i2c_irqmsk_sfifo_req_Pos   (5UL)
 
#define i2c_app_i2c_irqmsk_sfifo_req_Msk   (0x20UL)
 
#define i2c_app_i2c_irqmsk_mfifo_req_Pos   (4UL)
 
#define i2c_app_i2c_irqmsk_mfifo_req_Msk   (0x10UL)
 
#define i2c_app_i2c_irqmsk_bus_busy_Pos   (3UL)
 
#define i2c_app_i2c_irqmsk_bus_busy_Msk   (0x8UL)
 
#define i2c_app_i2c_irqmsk_fifo_err_Pos   (2UL)
 
#define i2c_app_i2c_irqmsk_fifo_err_Msk   (0x4UL)
 
#define i2c_app_i2c_irqmsk_cmd_err_Pos   (1UL)
 
#define i2c_app_i2c_irqmsk_cmd_err_Msk   (0x2UL)
 
#define i2c_app_i2c_irqmsk_cmd_ok_Pos   (0UL)
 
#define i2c_app_i2c_irqmsk_cmd_ok_Msk   (0x1UL)
 
#define i2c_app_i2c_irqsr_bf_align0_Pos   (7UL)
 
#define i2c_app_i2c_irqsr_bf_align0_Msk   (0xffffff80UL)
 
#define i2c_app_i2c_irqsr_sreq_Pos   (6UL)
 
#define i2c_app_i2c_irqsr_sreq_Msk   (0x40UL)
 
#define i2c_app_i2c_irqsr_sfifo_req_Pos   (5UL)
 
#define i2c_app_i2c_irqsr_sfifo_req_Msk   (0x20UL)
 
#define i2c_app_i2c_irqsr_mfifo_req_Pos   (4UL)
 
#define i2c_app_i2c_irqsr_mfifo_req_Msk   (0x10UL)
 
#define i2c_app_i2c_irqsr_bus_busy_Pos   (3UL)
 
#define i2c_app_i2c_irqsr_bus_busy_Msk   (0x8UL)
 
#define i2c_app_i2c_irqsr_fifo_err_Pos   (2UL)
 
#define i2c_app_i2c_irqsr_fifo_err_Msk   (0x4UL)
 
#define i2c_app_i2c_irqsr_cmd_err_Pos   (1UL)
 
#define i2c_app_i2c_irqsr_cmd_err_Msk   (0x2UL)
 
#define i2c_app_i2c_irqsr_cmd_ok_Pos   (0UL)
 
#define i2c_app_i2c_irqsr_cmd_ok_Msk   (0x1UL)
 
#define i2c_app_i2c_irqmsked_bf_align0_Pos   (7UL)
 
#define i2c_app_i2c_irqmsked_bf_align0_Msk   (0xffffff80UL)
 
#define i2c_app_i2c_irqmsked_sreq_Pos   (6UL)
 
#define i2c_app_i2c_irqmsked_sreq_Msk   (0x40UL)
 
#define i2c_app_i2c_irqmsked_sfifo_req_Pos   (5UL)
 
#define i2c_app_i2c_irqmsked_sfifo_req_Msk   (0x20UL)
 
#define i2c_app_i2c_irqmsked_mfifo_req_Pos   (4UL)
 
#define i2c_app_i2c_irqmsked_mfifo_req_Msk   (0x10UL)
 
#define i2c_app_i2c_irqmsked_bus_busy_Pos   (3UL)
 
#define i2c_app_i2c_irqmsked_bus_busy_Msk   (0x8UL)
 
#define i2c_app_i2c_irqmsked_fifo_err_Pos   (2UL)
 
#define i2c_app_i2c_irqmsked_fifo_err_Msk   (0x4UL)
 
#define i2c_app_i2c_irqmsked_cmd_err_Pos   (1UL)
 
#define i2c_app_i2c_irqmsked_cmd_err_Msk   (0x2UL)
 
#define i2c_app_i2c_irqmsked_cmd_ok_Pos   (0UL)
 
#define i2c_app_i2c_irqmsked_cmd_ok_Msk   (0x1UL)
 
#define i2c_app_i2c_dmacr_bf_align0_Pos   (4UL)
 
#define i2c_app_i2c_dmacr_bf_align0_Msk   (0xfffffff0UL)
 
#define i2c_app_i2c_dmacr_sdmab_en_Pos   (3UL)
 
#define i2c_app_i2c_dmacr_sdmab_en_Msk   (0x8UL)
 
#define i2c_app_i2c_dmacr_sdmas_en_Pos   (2UL)
 
#define i2c_app_i2c_dmacr_sdmas_en_Msk   (0x4UL)
 
#define i2c_app_i2c_dmacr_mdmab_en_Pos   (1UL)
 
#define i2c_app_i2c_dmacr_mdmab_en_Msk   (0x2UL)
 
#define i2c_app_i2c_dmacr_mdmas_en_Pos   (0UL)
 
#define i2c_app_i2c_dmacr_mdmas_en_Msk   (0x1UL)
 
#define i2c_app_i2c_pio_bf_align1_Pos   (7UL)
 
#define i2c_app_i2c_pio_bf_align1_Msk   (0xffffff80UL)
 
#define i2c_app_i2c_pio_sda_in_ro_Pos   (6UL)
 
#define i2c_app_i2c_pio_sda_in_ro_Msk   (0x40UL)
 
#define i2c_app_i2c_pio_sda_oe_Pos   (5UL)
 
#define i2c_app_i2c_pio_sda_oe_Msk   (0x20UL)
 
#define i2c_app_i2c_pio_sda_out_Pos   (4UL)
 
#define i2c_app_i2c_pio_sda_out_Msk   (0x10UL)
 
#define i2c_app_i2c_pio_bf_align0_Pos   (3UL)
 
#define i2c_app_i2c_pio_bf_align0_Msk   (0x8UL)
 
#define i2c_app_i2c_pio_scl_in_ro_Pos   (2UL)
 
#define i2c_app_i2c_pio_scl_in_ro_Msk   (0x4UL)
 
#define i2c_app_i2c_pio_scl_oe_Pos   (1UL)
 
#define i2c_app_i2c_pio_scl_oe_Msk   (0x2UL)
 
#define i2c_app_i2c_pio_scl_out_Pos   (0UL)
 
#define i2c_app_i2c_pio_scl_out_Msk   (0x1UL)
 
#define spi0_app_spi_cr0_netx100_comp_Pos   (31UL)
 
#define spi0_app_spi_cr0_netx100_comp_Msk   (0x80000000UL)
 
#define spi0_app_spi_cr0_bf_align3_Pos   (29UL)
 
#define spi0_app_spi_cr0_bf_align3_Msk   (0x60000000UL)
 
#define spi0_app_spi_cr0_slave_sig_early_Pos   (28UL)
 
#define spi0_app_spi_cr0_slave_sig_early_Msk   (0x10000000UL)
 
#define spi0_app_spi_cr0_filter_in_Pos   (27UL)
 
#define spi0_app_spi_cr0_filter_in_Msk   (0x8000000UL)
 
#define spi0_app_spi_cr0_bf_align2_Pos   (26UL)
 
#define spi0_app_spi_cr0_bf_align2_Msk   (0x4000000UL)
 
#define spi0_app_spi_cr0_format_Pos   (24UL)
 
#define spi0_app_spi_cr0_format_Msk   (0x3000000UL)
 
#define spi0_app_spi_cr0_bf_align1_Pos   (20UL)
 
#define spi0_app_spi_cr0_bf_align1_Msk   (0xf00000UL)
 
#define spi0_app_spi_cr0_sck_muladd_Pos   (8UL)
 
#define spi0_app_spi_cr0_sck_muladd_Msk   (0xfff00UL)
 
#define spi0_app_spi_cr0_SPH_Pos   (7UL)
 
#define spi0_app_spi_cr0_SPH_Msk   (0x80UL)
 
#define spi0_app_spi_cr0_SPO_Pos   (6UL)
 
#define spi0_app_spi_cr0_SPO_Msk   (0x40UL)
 
#define spi0_app_spi_cr0_bf_align0_Pos   (4UL)
 
#define spi0_app_spi_cr0_bf_align0_Msk   (0x30UL)
 
#define spi0_app_spi_cr0_datasize_Pos   (0UL)
 
#define spi0_app_spi_cr0_datasize_Msk   (0xfUL)
 
#define spi0_app_spi_cr1_bf_align3_Pos   (29UL)
 
#define spi0_app_spi_cr1_bf_align3_Msk   (0xe0000000UL)
 
#define spi0_app_spi_cr1_rx_fifo_clr_Pos   (28UL)
 
#define spi0_app_spi_cr1_rx_fifo_clr_Msk   (0x10000000UL)
 
#define spi0_app_spi_cr1_rx_fifo_wm_Pos   (24UL)
 
#define spi0_app_spi_cr1_rx_fifo_wm_Msk   (0xf000000UL)
 
#define spi0_app_spi_cr1_bf_align2_Pos   (21UL)
 
#define spi0_app_spi_cr1_bf_align2_Msk   (0xe00000UL)
 
#define spi0_app_spi_cr1_tx_fifo_clr_Pos   (20UL)
 
#define spi0_app_spi_cr1_tx_fifo_clr_Msk   (0x100000UL)
 
#define spi0_app_spi_cr1_tx_fifo_wm_Pos   (16UL)
 
#define spi0_app_spi_cr1_tx_fifo_wm_Msk   (0xf0000UL)
 
#define spi0_app_spi_cr1_bf_align1_Pos   (12UL)
 
#define spi0_app_spi_cr1_bf_align1_Msk   (0xf000UL)
 
#define spi0_app_spi_cr1_fss_static_Pos   (11UL)
 
#define spi0_app_spi_cr1_fss_static_Msk   (0x800UL)
 
#define spi0_app_spi_cr1_fss_Pos   (8UL)
 
#define spi0_app_spi_cr1_fss_Msk   (0x700UL)
 
#define spi0_app_spi_cr1_bf_align0_Pos   (4UL)
 
#define spi0_app_spi_cr1_bf_align0_Msk   (0xf0UL)
 
#define spi0_app_spi_cr1_SOD_Pos   (3UL)
 
#define spi0_app_spi_cr1_SOD_Msk   (0x8UL)
 
#define spi0_app_spi_cr1_MS_Pos   (2UL)
 
#define spi0_app_spi_cr1_MS_Msk   (0x4UL)
 
#define spi0_app_spi_cr1_SSE_Pos   (1UL)
 
#define spi0_app_spi_cr1_SSE_Msk   (0x2UL)
 
#define spi0_app_spi_cr1_LBM_Pos   (0UL)
 
#define spi0_app_spi_cr1_LBM_Msk   (0x1UL)
 
#define spi0_app_spi_dr_bf_align0_Pos   (17UL)
 
#define spi0_app_spi_dr_bf_align0_Msk   (0xfffe0000UL)
 
#define spi0_app_spi_dr_data_Pos   (0UL)
 
#define spi0_app_spi_dr_data_Msk   (0x1ffffUL)
 
#define spi0_app_spi_sr_rx_fifo_err_undr_Pos   (31UL)
 
#define spi0_app_spi_sr_rx_fifo_err_undr_Msk   (0x80000000UL)
 
#define spi0_app_spi_sr_rx_fifo_err_ovfl_Pos   (30UL)
 
#define spi0_app_spi_sr_rx_fifo_err_ovfl_Msk   (0x40000000UL)
 
#define spi0_app_spi_sr_bf_align2_Pos   (29UL)
 
#define spi0_app_spi_sr_bf_align2_Msk   (0x20000000UL)
 
#define spi0_app_spi_sr_rx_fifo_level_Pos   (24UL)
 
#define spi0_app_spi_sr_rx_fifo_level_Msk   (0x1f000000UL)
 
#define spi0_app_spi_sr_tx_fifo_err_undr_Pos   (23UL)
 
#define spi0_app_spi_sr_tx_fifo_err_undr_Msk   (0x800000UL)
 
#define spi0_app_spi_sr_tx_fifo_err_ovfl_Pos   (22UL)
 
#define spi0_app_spi_sr_tx_fifo_err_ovfl_Msk   (0x400000UL)
 
#define spi0_app_spi_sr_bf_align1_Pos   (21UL)
 
#define spi0_app_spi_sr_bf_align1_Msk   (0x200000UL)
 
#define spi0_app_spi_sr_tx_fifo_level_Pos   (16UL)
 
#define spi0_app_spi_sr_tx_fifo_level_Msk   (0x1f0000UL)
 
#define spi0_app_spi_sr_bf_align0_Pos   (5UL)
 
#define spi0_app_spi_sr_bf_align0_Msk   (0xffe0UL)
 
#define spi0_app_spi_sr_BSY_Pos   (4UL)
 
#define spi0_app_spi_sr_BSY_Msk   (0x10UL)
 
#define spi0_app_spi_sr_RFF_Pos   (3UL)
 
#define spi0_app_spi_sr_RFF_Msk   (0x8UL)
 
#define spi0_app_spi_sr_RNE_Pos   (2UL)
 
#define spi0_app_spi_sr_RNE_Msk   (0x4UL)
 
#define spi0_app_spi_sr_TNF_Pos   (1UL)
 
#define spi0_app_spi_sr_TNF_Msk   (0x2UL)
 
#define spi0_app_spi_sr_TFE_Pos   (0UL)
 
#define spi0_app_spi_sr_TFE_Msk   (0x1UL)
 
#define spi0_app_spi_imsc_bf_align0_Pos   (7UL)
 
#define spi0_app_spi_imsc_bf_align0_Msk   (0xffffff80UL)
 
#define spi0_app_spi_imsc_txeim_Pos   (6UL)
 
#define spi0_app_spi_imsc_txeim_Msk   (0x40UL)
 
#define spi0_app_spi_imsc_rxfim_Pos   (5UL)
 
#define spi0_app_spi_imsc_rxfim_Msk   (0x20UL)
 
#define spi0_app_spi_imsc_rxneim_Pos   (4UL)
 
#define spi0_app_spi_imsc_rxneim_Msk   (0x10UL)
 
#define spi0_app_spi_imsc_TXIM_Pos   (3UL)
 
#define spi0_app_spi_imsc_TXIM_Msk   (0x8UL)
 
#define spi0_app_spi_imsc_RXIM_Pos   (2UL)
 
#define spi0_app_spi_imsc_RXIM_Msk   (0x4UL)
 
#define spi0_app_spi_imsc_RTIM_Pos   (1UL)
 
#define spi0_app_spi_imsc_RTIM_Msk   (0x2UL)
 
#define spi0_app_spi_imsc_RORIM_Pos   (0UL)
 
#define spi0_app_spi_imsc_RORIM_Msk   (0x1UL)
 
#define spi0_app_spi_ris_bf_align0_Pos   (7UL)
 
#define spi0_app_spi_ris_bf_align0_Msk   (0xffffff80UL)
 
#define spi0_app_spi_ris_txeris_Pos   (6UL)
 
#define spi0_app_spi_ris_txeris_Msk   (0x40UL)
 
#define spi0_app_spi_ris_rxfris_Pos   (5UL)
 
#define spi0_app_spi_ris_rxfris_Msk   (0x20UL)
 
#define spi0_app_spi_ris_rxneris_Pos   (4UL)
 
#define spi0_app_spi_ris_rxneris_Msk   (0x10UL)
 
#define spi0_app_spi_ris_TXRIS_Pos   (3UL)
 
#define spi0_app_spi_ris_TXRIS_Msk   (0x8UL)
 
#define spi0_app_spi_ris_RXRIS_Pos   (2UL)
 
#define spi0_app_spi_ris_RXRIS_Msk   (0x4UL)
 
#define spi0_app_spi_ris_RTRIS_Pos   (1UL)
 
#define spi0_app_spi_ris_RTRIS_Msk   (0x2UL)
 
#define spi0_app_spi_ris_RORRIS_Pos   (0UL)
 
#define spi0_app_spi_ris_RORRIS_Msk   (0x1UL)
 
#define spi0_app_spi_mis_bf_align0_Pos   (7UL)
 
#define spi0_app_spi_mis_bf_align0_Msk   (0xffffff80UL)
 
#define spi0_app_spi_mis_txemis_Pos   (6UL)
 
#define spi0_app_spi_mis_txemis_Msk   (0x40UL)
 
#define spi0_app_spi_mis_rxfmis_Pos   (5UL)
 
#define spi0_app_spi_mis_rxfmis_Msk   (0x20UL)
 
#define spi0_app_spi_mis_rxnemis_Pos   (4UL)
 
#define spi0_app_spi_mis_rxnemis_Msk   (0x10UL)
 
#define spi0_app_spi_mis_TXMIS_Pos   (3UL)
 
#define spi0_app_spi_mis_TXMIS_Msk   (0x8UL)
 
#define spi0_app_spi_mis_RXMIS_Pos   (2UL)
 
#define spi0_app_spi_mis_RXMIS_Msk   (0x4UL)
 
#define spi0_app_spi_mis_RTMIS_Pos   (1UL)
 
#define spi0_app_spi_mis_RTMIS_Msk   (0x2UL)
 
#define spi0_app_spi_mis_RORMIS_Pos   (0UL)
 
#define spi0_app_spi_mis_RORMIS_Msk   (0x1UL)
 
#define spi0_app_spi_icr_bf_align0_Pos   (7UL)
 
#define spi0_app_spi_icr_bf_align0_Msk   (0xffffff80UL)
 
#define spi0_app_spi_icr_txeic_Pos   (6UL)
 
#define spi0_app_spi_icr_txeic_Msk   (0x40UL)
 
#define spi0_app_spi_icr_rxfic_Pos   (5UL)
 
#define spi0_app_spi_icr_rxfic_Msk   (0x20UL)
 
#define spi0_app_spi_icr_rxneic_Pos   (4UL)
 
#define spi0_app_spi_icr_rxneic_Msk   (0x10UL)
 
#define spi0_app_spi_icr_TXIC_Pos   (3UL)
 
#define spi0_app_spi_icr_TXIC_Msk   (0x8UL)
 
#define spi0_app_spi_icr_RXIC_Pos   (2UL)
 
#define spi0_app_spi_icr_RXIC_Msk   (0x4UL)
 
#define spi0_app_spi_icr_RTIC_Pos   (1UL)
 
#define spi0_app_spi_icr_RTIC_Msk   (0x2UL)
 
#define spi0_app_spi_icr_RORIC_Pos   (0UL)
 
#define spi0_app_spi_icr_RORIC_Msk   (0x1UL)
 
#define spi0_app_spi_dmacr_bf_align0_Pos   (2UL)
 
#define spi0_app_spi_dmacr_bf_align0_Msk   (0xfffffffcUL)
 
#define spi0_app_spi_dmacr_TXDMAE_Pos   (1UL)
 
#define spi0_app_spi_dmacr_TXDMAE_Msk   (0x2UL)
 
#define spi0_app_spi_dmacr_RXDMAE_Pos   (0UL)
 
#define spi0_app_spi_dmacr_RXDMAE_Msk   (0x1UL)
 
#define spi0_app_spi_data_register_bf_align0_Pos   (18UL)
 
#define spi0_app_spi_data_register_bf_align0_Msk   (0xfffc0000UL)
 
#define spi0_app_spi_data_register_dr_valid1_Pos   (17UL)
 
#define spi0_app_spi_data_register_dr_valid1_Msk   (0x20000UL)
 
#define spi0_app_spi_data_register_dr_valid0_Pos   (16UL)
 
#define spi0_app_spi_data_register_dr_valid0_Msk   (0x10000UL)
 
#define spi0_app_spi_data_register_data_byte_1_Pos   (8UL)
 
#define spi0_app_spi_data_register_data_byte_1_Msk   (0xff00UL)
 
#define spi0_app_spi_data_register_data_byte_0_Pos   (0UL)
 
#define spi0_app_spi_data_register_data_byte_0_Msk   (0xffUL)
 
#define spi0_app_spi_status_register_bf_align0_Pos   (26UL)
 
#define spi0_app_spi_status_register_bf_align0_Msk   (0xfc000000UL)
 
#define spi0_app_spi_status_register_SR_selected_Pos   (25UL)
 
#define spi0_app_spi_status_register_SR_selected_Msk   (0x2000000UL)
 
#define spi0_app_spi_status_register_SR_out_full_Pos   (24UL)
 
#define spi0_app_spi_status_register_SR_out_full_Msk   (0x1000000UL)
 
#define spi0_app_spi_status_register_SR_out_empty_Pos   (23UL)
 
#define spi0_app_spi_status_register_SR_out_empty_Msk   (0x800000UL)
 
#define spi0_app_spi_status_register_SR_out_fw_Pos   (22UL)
 
#define spi0_app_spi_status_register_SR_out_fw_Msk   (0x400000UL)
 
#define spi0_app_spi_status_register_SR_out_fuel_Pos   (21UL)
 
#define spi0_app_spi_status_register_SR_out_fuel_Msk   (0x200000UL)
 
#define spi0_app_spi_status_register_SR_in_full_Pos   (20UL)
 
#define spi0_app_spi_status_register_SR_in_full_Msk   (0x100000UL)
 
#define spi0_app_spi_status_register_SR_in_recdata_Pos   (19UL)
 
#define spi0_app_spi_status_register_SR_in_recdata_Msk   (0x80000UL)
 
#define spi0_app_spi_status_register_SR_in_fuel_Pos   (18UL)
 
#define spi0_app_spi_status_register_SR_in_fuel_Msk   (0x40000UL)
 
#define spi0_app_spi_status_register_SR_out_fuel_val_Pos   (9UL)
 
#define spi0_app_spi_status_register_SR_out_fuel_val_Msk   (0x3fe00UL)
 
#define spi0_app_spi_status_register_SR_in_fuel_val_Pos   (0UL)
 
#define spi0_app_spi_status_register_SR_in_fuel_val_Msk   (0x1ffUL)
 
#define spi0_app_spi_control_register_CR_en_Pos   (31UL)
 
#define spi0_app_spi_control_register_CR_en_Msk   (0x80000000UL)
 
#define spi0_app_spi_control_register_CR_ms_Pos   (30UL)
 
#define spi0_app_spi_control_register_CR_ms_Msk   (0x40000000UL)
 
#define spi0_app_spi_control_register_CR_cpol_Pos   (29UL)
 
#define spi0_app_spi_control_register_CR_cpol_Msk   (0x20000000UL)
 
#define spi0_app_spi_control_register_CR_ncpha_Pos   (28UL)
 
#define spi0_app_spi_control_register_CR_ncpha_Msk   (0x10000000UL)
 
#define spi0_app_spi_control_register_CR_burst_Pos   (25UL)
 
#define spi0_app_spi_control_register_CR_burst_Msk   (0xe000000UL)
 
#define spi0_app_spi_control_register_CR_burstdelay_Pos   (22UL)
 
#define spi0_app_spi_control_register_CR_burstdelay_Msk   (0x1c00000UL)
 
#define spi0_app_spi_control_register_CR_clr_outfifo_Pos   (21UL)
 
#define spi0_app_spi_control_register_CR_clr_outfifo_Msk   (0x200000UL)
 
#define spi0_app_spi_control_register_CR_clr_infifo_Pos   (20UL)
 
#define spi0_app_spi_control_register_CR_clr_infifo_Msk   (0x100000UL)
 
#define spi0_app_spi_control_register_bf_align1_Pos   (12UL)
 
#define spi0_app_spi_control_register_bf_align1_Msk   (0xff000UL)
 
#define spi0_app_spi_control_register_CS_mode_Pos   (11UL)
 
#define spi0_app_spi_control_register_CS_mode_Msk   (0x800UL)
 
#define spi0_app_spi_control_register_CR_ss_Pos   (8UL)
 
#define spi0_app_spi_control_register_CR_ss_Msk   (0x700UL)
 
#define spi0_app_spi_control_register_CR_write_Pos   (7UL)
 
#define spi0_app_spi_control_register_CR_write_Msk   (0x80UL)
 
#define spi0_app_spi_control_register_CR_read_Pos   (6UL)
 
#define spi0_app_spi_control_register_CR_read_Msk   (0x40UL)
 
#define spi0_app_spi_control_register_bf_align0_Pos   (5UL)
 
#define spi0_app_spi_control_register_bf_align0_Msk   (0x20UL)
 
#define spi0_app_spi_control_register_CR_speed_Pos   (1UL)
 
#define spi0_app_spi_control_register_CR_speed_Msk   (0x1eUL)
 
#define spi0_app_spi_control_register_CR_softreset_Pos   (0UL)
 
#define spi0_app_spi_control_register_CR_softreset_Msk   (0x1UL)
 
#define spi0_app_spi_interrupt_control_register_bf_align0_Pos   (25UL)
 
#define spi0_app_spi_interrupt_control_register_bf_align0_Msk   (0xfe000000UL)
 
#define spi0_app_spi_interrupt_control_register_IR_out_full_en_Pos   (24UL)
 
#define spi0_app_spi_interrupt_control_register_IR_out_full_en_Msk   (0x1000000UL)
 
#define spi0_app_spi_interrupt_control_register_IR_out_empty_en_Pos   (23UL)
 
#define spi0_app_spi_interrupt_control_register_IR_out_empty_en_Msk   (0x800000UL)
 
#define spi0_app_spi_interrupt_control_register_IR_out_fw_en_Pos   (22UL)
 
#define spi0_app_spi_interrupt_control_register_IR_out_fw_en_Msk   (0x400000UL)
 
#define spi0_app_spi_interrupt_control_register_IR_out_fuel_en_Pos   (21UL)
 
#define spi0_app_spi_interrupt_control_register_IR_out_fuel_en_Msk   (0x200000UL)
 
#define spi0_app_spi_interrupt_control_register_IR_in_full_en_Pos   (20UL)
 
#define spi0_app_spi_interrupt_control_register_IR_in_full_en_Msk   (0x100000UL)
 
#define spi0_app_spi_interrupt_control_register_IR_in_recdata_en_Pos   (19UL)
 
#define spi0_app_spi_interrupt_control_register_IR_in_recdata_en_Msk   (0x80000UL)
 
#define spi0_app_spi_interrupt_control_register_IR_in_fuel_en_Pos   (18UL)
 
#define spi0_app_spi_interrupt_control_register_IR_in_fuel_en_Msk   (0x40000UL)
 
#define spi0_app_spi_interrupt_control_register_IR_out_fuel_Pos   (9UL)
 
#define spi0_app_spi_interrupt_control_register_IR_out_fuel_Msk   (0x3fe00UL)
 
#define spi0_app_spi_interrupt_control_register_IR_in_fuel_Pos   (0UL)
 
#define spi0_app_spi_interrupt_control_register_IR_in_fuel_Msk   (0x1ffUL)
 
#define spi1_app_spi_cr0_netx100_comp_Pos   (31UL)
 
#define spi1_app_spi_cr0_netx100_comp_Msk   (0x80000000UL)
 
#define spi1_app_spi_cr0_bf_align3_Pos   (29UL)
 
#define spi1_app_spi_cr0_bf_align3_Msk   (0x60000000UL)
 
#define spi1_app_spi_cr0_slave_sig_early_Pos   (28UL)
 
#define spi1_app_spi_cr0_slave_sig_early_Msk   (0x10000000UL)
 
#define spi1_app_spi_cr0_filter_in_Pos   (27UL)
 
#define spi1_app_spi_cr0_filter_in_Msk   (0x8000000UL)
 
#define spi1_app_spi_cr0_bf_align2_Pos   (26UL)
 
#define spi1_app_spi_cr0_bf_align2_Msk   (0x4000000UL)
 
#define spi1_app_spi_cr0_format_Pos   (24UL)
 
#define spi1_app_spi_cr0_format_Msk   (0x3000000UL)
 
#define spi1_app_spi_cr0_bf_align1_Pos   (20UL)
 
#define spi1_app_spi_cr0_bf_align1_Msk   (0xf00000UL)
 
#define spi1_app_spi_cr0_sck_muladd_Pos   (8UL)
 
#define spi1_app_spi_cr0_sck_muladd_Msk   (0xfff00UL)
 
#define spi1_app_spi_cr0_SPH_Pos   (7UL)
 
#define spi1_app_spi_cr0_SPH_Msk   (0x80UL)
 
#define spi1_app_spi_cr0_SPO_Pos   (6UL)
 
#define spi1_app_spi_cr0_SPO_Msk   (0x40UL)
 
#define spi1_app_spi_cr0_bf_align0_Pos   (4UL)
 
#define spi1_app_spi_cr0_bf_align0_Msk   (0x30UL)
 
#define spi1_app_spi_cr0_datasize_Pos   (0UL)
 
#define spi1_app_spi_cr0_datasize_Msk   (0xfUL)
 
#define spi1_app_spi_cr1_bf_align3_Pos   (29UL)
 
#define spi1_app_spi_cr1_bf_align3_Msk   (0xe0000000UL)
 
#define spi1_app_spi_cr1_rx_fifo_clr_Pos   (28UL)
 
#define spi1_app_spi_cr1_rx_fifo_clr_Msk   (0x10000000UL)
 
#define spi1_app_spi_cr1_rx_fifo_wm_Pos   (24UL)
 
#define spi1_app_spi_cr1_rx_fifo_wm_Msk   (0xf000000UL)
 
#define spi1_app_spi_cr1_bf_align2_Pos   (21UL)
 
#define spi1_app_spi_cr1_bf_align2_Msk   (0xe00000UL)
 
#define spi1_app_spi_cr1_tx_fifo_clr_Pos   (20UL)
 
#define spi1_app_spi_cr1_tx_fifo_clr_Msk   (0x100000UL)
 
#define spi1_app_spi_cr1_tx_fifo_wm_Pos   (16UL)
 
#define spi1_app_spi_cr1_tx_fifo_wm_Msk   (0xf0000UL)
 
#define spi1_app_spi_cr1_bf_align1_Pos   (12UL)
 
#define spi1_app_spi_cr1_bf_align1_Msk   (0xf000UL)
 
#define spi1_app_spi_cr1_fss_static_Pos   (11UL)
 
#define spi1_app_spi_cr1_fss_static_Msk   (0x800UL)
 
#define spi1_app_spi_cr1_fss_Pos   (8UL)
 
#define spi1_app_spi_cr1_fss_Msk   (0x700UL)
 
#define spi1_app_spi_cr1_bf_align0_Pos   (4UL)
 
#define spi1_app_spi_cr1_bf_align0_Msk   (0xf0UL)
 
#define spi1_app_spi_cr1_SOD_Pos   (3UL)
 
#define spi1_app_spi_cr1_SOD_Msk   (0x8UL)
 
#define spi1_app_spi_cr1_MS_Pos   (2UL)
 
#define spi1_app_spi_cr1_MS_Msk   (0x4UL)
 
#define spi1_app_spi_cr1_SSE_Pos   (1UL)
 
#define spi1_app_spi_cr1_SSE_Msk   (0x2UL)
 
#define spi1_app_spi_cr1_LBM_Pos   (0UL)
 
#define spi1_app_spi_cr1_LBM_Msk   (0x1UL)
 
#define spi1_app_spi_dr_bf_align0_Pos   (17UL)
 
#define spi1_app_spi_dr_bf_align0_Msk   (0xfffe0000UL)
 
#define spi1_app_spi_dr_data_Pos   (0UL)
 
#define spi1_app_spi_dr_data_Msk   (0x1ffffUL)
 
#define spi1_app_spi_sr_rx_fifo_err_undr_Pos   (31UL)
 
#define spi1_app_spi_sr_rx_fifo_err_undr_Msk   (0x80000000UL)
 
#define spi1_app_spi_sr_rx_fifo_err_ovfl_Pos   (30UL)
 
#define spi1_app_spi_sr_rx_fifo_err_ovfl_Msk   (0x40000000UL)
 
#define spi1_app_spi_sr_bf_align2_Pos   (29UL)
 
#define spi1_app_spi_sr_bf_align2_Msk   (0x20000000UL)
 
#define spi1_app_spi_sr_rx_fifo_level_Pos   (24UL)
 
#define spi1_app_spi_sr_rx_fifo_level_Msk   (0x1f000000UL)
 
#define spi1_app_spi_sr_tx_fifo_err_undr_Pos   (23UL)
 
#define spi1_app_spi_sr_tx_fifo_err_undr_Msk   (0x800000UL)
 
#define spi1_app_spi_sr_tx_fifo_err_ovfl_Pos   (22UL)
 
#define spi1_app_spi_sr_tx_fifo_err_ovfl_Msk   (0x400000UL)
 
#define spi1_app_spi_sr_bf_align1_Pos   (21UL)
 
#define spi1_app_spi_sr_bf_align1_Msk   (0x200000UL)
 
#define spi1_app_spi_sr_tx_fifo_level_Pos   (16UL)
 
#define spi1_app_spi_sr_tx_fifo_level_Msk   (0x1f0000UL)
 
#define spi1_app_spi_sr_bf_align0_Pos   (5UL)
 
#define spi1_app_spi_sr_bf_align0_Msk   (0xffe0UL)
 
#define spi1_app_spi_sr_BSY_Pos   (4UL)
 
#define spi1_app_spi_sr_BSY_Msk   (0x10UL)
 
#define spi1_app_spi_sr_RFF_Pos   (3UL)
 
#define spi1_app_spi_sr_RFF_Msk   (0x8UL)
 
#define spi1_app_spi_sr_RNE_Pos   (2UL)
 
#define spi1_app_spi_sr_RNE_Msk   (0x4UL)
 
#define spi1_app_spi_sr_TNF_Pos   (1UL)
 
#define spi1_app_spi_sr_TNF_Msk   (0x2UL)
 
#define spi1_app_spi_sr_TFE_Pos   (0UL)
 
#define spi1_app_spi_sr_TFE_Msk   (0x1UL)
 
#define spi1_app_spi_imsc_bf_align0_Pos   (7UL)
 
#define spi1_app_spi_imsc_bf_align0_Msk   (0xffffff80UL)
 
#define spi1_app_spi_imsc_txeim_Pos   (6UL)
 
#define spi1_app_spi_imsc_txeim_Msk   (0x40UL)
 
#define spi1_app_spi_imsc_rxfim_Pos   (5UL)
 
#define spi1_app_spi_imsc_rxfim_Msk   (0x20UL)
 
#define spi1_app_spi_imsc_rxneim_Pos   (4UL)
 
#define spi1_app_spi_imsc_rxneim_Msk   (0x10UL)
 
#define spi1_app_spi_imsc_TXIM_Pos   (3UL)
 
#define spi1_app_spi_imsc_TXIM_Msk   (0x8UL)
 
#define spi1_app_spi_imsc_RXIM_Pos   (2UL)
 
#define spi1_app_spi_imsc_RXIM_Msk   (0x4UL)
 
#define spi1_app_spi_imsc_RTIM_Pos   (1UL)
 
#define spi1_app_spi_imsc_RTIM_Msk   (0x2UL)
 
#define spi1_app_spi_imsc_RORIM_Pos   (0UL)
 
#define spi1_app_spi_imsc_RORIM_Msk   (0x1UL)
 
#define spi1_app_spi_ris_bf_align0_Pos   (7UL)
 
#define spi1_app_spi_ris_bf_align0_Msk   (0xffffff80UL)
 
#define spi1_app_spi_ris_txeris_Pos   (6UL)
 
#define spi1_app_spi_ris_txeris_Msk   (0x40UL)
 
#define spi1_app_spi_ris_rxfris_Pos   (5UL)
 
#define spi1_app_spi_ris_rxfris_Msk   (0x20UL)
 
#define spi1_app_spi_ris_rxneris_Pos   (4UL)
 
#define spi1_app_spi_ris_rxneris_Msk   (0x10UL)
 
#define spi1_app_spi_ris_TXRIS_Pos   (3UL)
 
#define spi1_app_spi_ris_TXRIS_Msk   (0x8UL)
 
#define spi1_app_spi_ris_RXRIS_Pos   (2UL)
 
#define spi1_app_spi_ris_RXRIS_Msk   (0x4UL)
 
#define spi1_app_spi_ris_RTRIS_Pos   (1UL)
 
#define spi1_app_spi_ris_RTRIS_Msk   (0x2UL)
 
#define spi1_app_spi_ris_RORRIS_Pos   (0UL)
 
#define spi1_app_spi_ris_RORRIS_Msk   (0x1UL)
 
#define spi1_app_spi_mis_bf_align0_Pos   (7UL)
 
#define spi1_app_spi_mis_bf_align0_Msk   (0xffffff80UL)
 
#define spi1_app_spi_mis_txemis_Pos   (6UL)
 
#define spi1_app_spi_mis_txemis_Msk   (0x40UL)
 
#define spi1_app_spi_mis_rxfmis_Pos   (5UL)
 
#define spi1_app_spi_mis_rxfmis_Msk   (0x20UL)
 
#define spi1_app_spi_mis_rxnemis_Pos   (4UL)
 
#define spi1_app_spi_mis_rxnemis_Msk   (0x10UL)
 
#define spi1_app_spi_mis_TXMIS_Pos   (3UL)
 
#define spi1_app_spi_mis_TXMIS_Msk   (0x8UL)
 
#define spi1_app_spi_mis_RXMIS_Pos   (2UL)
 
#define spi1_app_spi_mis_RXMIS_Msk   (0x4UL)
 
#define spi1_app_spi_mis_RTMIS_Pos   (1UL)
 
#define spi1_app_spi_mis_RTMIS_Msk   (0x2UL)
 
#define spi1_app_spi_mis_RORMIS_Pos   (0UL)
 
#define spi1_app_spi_mis_RORMIS_Msk   (0x1UL)
 
#define spi1_app_spi_icr_bf_align0_Pos   (7UL)
 
#define spi1_app_spi_icr_bf_align0_Msk   (0xffffff80UL)
 
#define spi1_app_spi_icr_txeic_Pos   (6UL)
 
#define spi1_app_spi_icr_txeic_Msk   (0x40UL)
 
#define spi1_app_spi_icr_rxfic_Pos   (5UL)
 
#define spi1_app_spi_icr_rxfic_Msk   (0x20UL)
 
#define spi1_app_spi_icr_rxneic_Pos   (4UL)
 
#define spi1_app_spi_icr_rxneic_Msk   (0x10UL)
 
#define spi1_app_spi_icr_TXIC_Pos   (3UL)
 
#define spi1_app_spi_icr_TXIC_Msk   (0x8UL)
 
#define spi1_app_spi_icr_RXIC_Pos   (2UL)
 
#define spi1_app_spi_icr_RXIC_Msk   (0x4UL)
 
#define spi1_app_spi_icr_RTIC_Pos   (1UL)
 
#define spi1_app_spi_icr_RTIC_Msk   (0x2UL)
 
#define spi1_app_spi_icr_RORIC_Pos   (0UL)
 
#define spi1_app_spi_icr_RORIC_Msk   (0x1UL)
 
#define spi1_app_spi_dmacr_bf_align0_Pos   (2UL)
 
#define spi1_app_spi_dmacr_bf_align0_Msk   (0xfffffffcUL)
 
#define spi1_app_spi_dmacr_TXDMAE_Pos   (1UL)
 
#define spi1_app_spi_dmacr_TXDMAE_Msk   (0x2UL)
 
#define spi1_app_spi_dmacr_RXDMAE_Pos   (0UL)
 
#define spi1_app_spi_dmacr_RXDMAE_Msk   (0x1UL)
 
#define spi1_app_spi_data_register_bf_align0_Pos   (18UL)
 
#define spi1_app_spi_data_register_bf_align0_Msk   (0xfffc0000UL)
 
#define spi1_app_spi_data_register_dr_valid1_Pos   (17UL)
 
#define spi1_app_spi_data_register_dr_valid1_Msk   (0x20000UL)
 
#define spi1_app_spi_data_register_dr_valid0_Pos   (16UL)
 
#define spi1_app_spi_data_register_dr_valid0_Msk   (0x10000UL)
 
#define spi1_app_spi_data_register_data_byte_1_Pos   (8UL)
 
#define spi1_app_spi_data_register_data_byte_1_Msk   (0xff00UL)
 
#define spi1_app_spi_data_register_data_byte_0_Pos   (0UL)
 
#define spi1_app_spi_data_register_data_byte_0_Msk   (0xffUL)
 
#define spi1_app_spi_status_register_bf_align0_Pos   (26UL)
 
#define spi1_app_spi_status_register_bf_align0_Msk   (0xfc000000UL)
 
#define spi1_app_spi_status_register_SR_selected_Pos   (25UL)
 
#define spi1_app_spi_status_register_SR_selected_Msk   (0x2000000UL)
 
#define spi1_app_spi_status_register_SR_out_full_Pos   (24UL)
 
#define spi1_app_spi_status_register_SR_out_full_Msk   (0x1000000UL)
 
#define spi1_app_spi_status_register_SR_out_empty_Pos   (23UL)
 
#define spi1_app_spi_status_register_SR_out_empty_Msk   (0x800000UL)
 
#define spi1_app_spi_status_register_SR_out_fw_Pos   (22UL)
 
#define spi1_app_spi_status_register_SR_out_fw_Msk   (0x400000UL)
 
#define spi1_app_spi_status_register_SR_out_fuel_Pos   (21UL)
 
#define spi1_app_spi_status_register_SR_out_fuel_Msk   (0x200000UL)
 
#define spi1_app_spi_status_register_SR_in_full_Pos   (20UL)
 
#define spi1_app_spi_status_register_SR_in_full_Msk   (0x100000UL)
 
#define spi1_app_spi_status_register_SR_in_recdata_Pos   (19UL)
 
#define spi1_app_spi_status_register_SR_in_recdata_Msk   (0x80000UL)
 
#define spi1_app_spi_status_register_SR_in_fuel_Pos   (18UL)
 
#define spi1_app_spi_status_register_SR_in_fuel_Msk   (0x40000UL)
 
#define spi1_app_spi_status_register_SR_out_fuel_val_Pos   (9UL)
 
#define spi1_app_spi_status_register_SR_out_fuel_val_Msk   (0x3fe00UL)
 
#define spi1_app_spi_status_register_SR_in_fuel_val_Pos   (0UL)
 
#define spi1_app_spi_status_register_SR_in_fuel_val_Msk   (0x1ffUL)
 
#define spi1_app_spi_control_register_CR_en_Pos   (31UL)
 
#define spi1_app_spi_control_register_CR_en_Msk   (0x80000000UL)
 
#define spi1_app_spi_control_register_CR_ms_Pos   (30UL)
 
#define spi1_app_spi_control_register_CR_ms_Msk   (0x40000000UL)
 
#define spi1_app_spi_control_register_CR_cpol_Pos   (29UL)
 
#define spi1_app_spi_control_register_CR_cpol_Msk   (0x20000000UL)
 
#define spi1_app_spi_control_register_CR_ncpha_Pos   (28UL)
 
#define spi1_app_spi_control_register_CR_ncpha_Msk   (0x10000000UL)
 
#define spi1_app_spi_control_register_CR_burst_Pos   (25UL)
 
#define spi1_app_spi_control_register_CR_burst_Msk   (0xe000000UL)
 
#define spi1_app_spi_control_register_CR_burstdelay_Pos   (22UL)
 
#define spi1_app_spi_control_register_CR_burstdelay_Msk   (0x1c00000UL)
 
#define spi1_app_spi_control_register_CR_clr_outfifo_Pos   (21UL)
 
#define spi1_app_spi_control_register_CR_clr_outfifo_Msk   (0x200000UL)
 
#define spi1_app_spi_control_register_CR_clr_infifo_Pos   (20UL)
 
#define spi1_app_spi_control_register_CR_clr_infifo_Msk   (0x100000UL)
 
#define spi1_app_spi_control_register_bf_align1_Pos   (12UL)
 
#define spi1_app_spi_control_register_bf_align1_Msk   (0xff000UL)
 
#define spi1_app_spi_control_register_CS_mode_Pos   (11UL)
 
#define spi1_app_spi_control_register_CS_mode_Msk   (0x800UL)
 
#define spi1_app_spi_control_register_CR_ss_Pos   (8UL)
 
#define spi1_app_spi_control_register_CR_ss_Msk   (0x700UL)
 
#define spi1_app_spi_control_register_CR_write_Pos   (7UL)
 
#define spi1_app_spi_control_register_CR_write_Msk   (0x80UL)
 
#define spi1_app_spi_control_register_CR_read_Pos   (6UL)
 
#define spi1_app_spi_control_register_CR_read_Msk   (0x40UL)
 
#define spi1_app_spi_control_register_bf_align0_Pos   (5UL)
 
#define spi1_app_spi_control_register_bf_align0_Msk   (0x20UL)
 
#define spi1_app_spi_control_register_CR_speed_Pos   (1UL)
 
#define spi1_app_spi_control_register_CR_speed_Msk   (0x1eUL)
 
#define spi1_app_spi_control_register_CR_softreset_Pos   (0UL)
 
#define spi1_app_spi_control_register_CR_softreset_Msk   (0x1UL)
 
#define spi1_app_spi_interrupt_control_register_bf_align0_Pos   (25UL)
 
#define spi1_app_spi_interrupt_control_register_bf_align0_Msk   (0xfe000000UL)
 
#define spi1_app_spi_interrupt_control_register_IR_out_full_en_Pos   (24UL)
 
#define spi1_app_spi_interrupt_control_register_IR_out_full_en_Msk   (0x1000000UL)
 
#define spi1_app_spi_interrupt_control_register_IR_out_empty_en_Pos   (23UL)
 
#define spi1_app_spi_interrupt_control_register_IR_out_empty_en_Msk   (0x800000UL)
 
#define spi1_app_spi_interrupt_control_register_IR_out_fw_en_Pos   (22UL)
 
#define spi1_app_spi_interrupt_control_register_IR_out_fw_en_Msk   (0x400000UL)
 
#define spi1_app_spi_interrupt_control_register_IR_out_fuel_en_Pos   (21UL)
 
#define spi1_app_spi_interrupt_control_register_IR_out_fuel_en_Msk   (0x200000UL)
 
#define spi1_app_spi_interrupt_control_register_IR_in_full_en_Pos   (20UL)
 
#define spi1_app_spi_interrupt_control_register_IR_in_full_en_Msk   (0x100000UL)
 
#define spi1_app_spi_interrupt_control_register_IR_in_recdata_en_Pos   (19UL)
 
#define spi1_app_spi_interrupt_control_register_IR_in_recdata_en_Msk   (0x80000UL)
 
#define spi1_app_spi_interrupt_control_register_IR_in_fuel_en_Pos   (18UL)
 
#define spi1_app_spi_interrupt_control_register_IR_in_fuel_en_Msk   (0x40000UL)
 
#define spi1_app_spi_interrupt_control_register_IR_out_fuel_Pos   (9UL)
 
#define spi1_app_spi_interrupt_control_register_IR_out_fuel_Msk   (0x3fe00UL)
 
#define spi1_app_spi_interrupt_control_register_IR_in_fuel_Pos   (0UL)
 
#define spi1_app_spi_interrupt_control_register_IR_in_fuel_Msk   (0x1ffUL)
 
#define spi2_app_spi_cr0_netx100_comp_Pos   (31UL)
 
#define spi2_app_spi_cr0_netx100_comp_Msk   (0x80000000UL)
 
#define spi2_app_spi_cr0_bf_align3_Pos   (29UL)
 
#define spi2_app_spi_cr0_bf_align3_Msk   (0x60000000UL)
 
#define spi2_app_spi_cr0_slave_sig_early_Pos   (28UL)
 
#define spi2_app_spi_cr0_slave_sig_early_Msk   (0x10000000UL)
 
#define spi2_app_spi_cr0_filter_in_Pos   (27UL)
 
#define spi2_app_spi_cr0_filter_in_Msk   (0x8000000UL)
 
#define spi2_app_spi_cr0_bf_align2_Pos   (26UL)
 
#define spi2_app_spi_cr0_bf_align2_Msk   (0x4000000UL)
 
#define spi2_app_spi_cr0_format_Pos   (24UL)
 
#define spi2_app_spi_cr0_format_Msk   (0x3000000UL)
 
#define spi2_app_spi_cr0_bf_align1_Pos   (20UL)
 
#define spi2_app_spi_cr0_bf_align1_Msk   (0xf00000UL)
 
#define spi2_app_spi_cr0_sck_muladd_Pos   (8UL)
 
#define spi2_app_spi_cr0_sck_muladd_Msk   (0xfff00UL)
 
#define spi2_app_spi_cr0_SPH_Pos   (7UL)
 
#define spi2_app_spi_cr0_SPH_Msk   (0x80UL)
 
#define spi2_app_spi_cr0_SPO_Pos   (6UL)
 
#define spi2_app_spi_cr0_SPO_Msk   (0x40UL)
 
#define spi2_app_spi_cr0_bf_align0_Pos   (4UL)
 
#define spi2_app_spi_cr0_bf_align0_Msk   (0x30UL)
 
#define spi2_app_spi_cr0_datasize_Pos   (0UL)
 
#define spi2_app_spi_cr0_datasize_Msk   (0xfUL)
 
#define spi2_app_spi_cr1_bf_align3_Pos   (29UL)
 
#define spi2_app_spi_cr1_bf_align3_Msk   (0xe0000000UL)
 
#define spi2_app_spi_cr1_rx_fifo_clr_Pos   (28UL)
 
#define spi2_app_spi_cr1_rx_fifo_clr_Msk   (0x10000000UL)
 
#define spi2_app_spi_cr1_rx_fifo_wm_Pos   (24UL)
 
#define spi2_app_spi_cr1_rx_fifo_wm_Msk   (0xf000000UL)
 
#define spi2_app_spi_cr1_bf_align2_Pos   (21UL)
 
#define spi2_app_spi_cr1_bf_align2_Msk   (0xe00000UL)
 
#define spi2_app_spi_cr1_tx_fifo_clr_Pos   (20UL)
 
#define spi2_app_spi_cr1_tx_fifo_clr_Msk   (0x100000UL)
 
#define spi2_app_spi_cr1_tx_fifo_wm_Pos   (16UL)
 
#define spi2_app_spi_cr1_tx_fifo_wm_Msk   (0xf0000UL)
 
#define spi2_app_spi_cr1_bf_align1_Pos   (12UL)
 
#define spi2_app_spi_cr1_bf_align1_Msk   (0xf000UL)
 
#define spi2_app_spi_cr1_fss_static_Pos   (11UL)
 
#define spi2_app_spi_cr1_fss_static_Msk   (0x800UL)
 
#define spi2_app_spi_cr1_fss_Pos   (8UL)
 
#define spi2_app_spi_cr1_fss_Msk   (0x700UL)
 
#define spi2_app_spi_cr1_bf_align0_Pos   (4UL)
 
#define spi2_app_spi_cr1_bf_align0_Msk   (0xf0UL)
 
#define spi2_app_spi_cr1_SOD_Pos   (3UL)
 
#define spi2_app_spi_cr1_SOD_Msk   (0x8UL)
 
#define spi2_app_spi_cr1_MS_Pos   (2UL)
 
#define spi2_app_spi_cr1_MS_Msk   (0x4UL)
 
#define spi2_app_spi_cr1_SSE_Pos   (1UL)
 
#define spi2_app_spi_cr1_SSE_Msk   (0x2UL)
 
#define spi2_app_spi_cr1_LBM_Pos   (0UL)
 
#define spi2_app_spi_cr1_LBM_Msk   (0x1UL)
 
#define spi2_app_spi_dr_bf_align0_Pos   (17UL)
 
#define spi2_app_spi_dr_bf_align0_Msk   (0xfffe0000UL)
 
#define spi2_app_spi_dr_data_Pos   (0UL)
 
#define spi2_app_spi_dr_data_Msk   (0x1ffffUL)
 
#define spi2_app_spi_sr_rx_fifo_err_undr_Pos   (31UL)
 
#define spi2_app_spi_sr_rx_fifo_err_undr_Msk   (0x80000000UL)
 
#define spi2_app_spi_sr_rx_fifo_err_ovfl_Pos   (30UL)
 
#define spi2_app_spi_sr_rx_fifo_err_ovfl_Msk   (0x40000000UL)
 
#define spi2_app_spi_sr_bf_align2_Pos   (29UL)
 
#define spi2_app_spi_sr_bf_align2_Msk   (0x20000000UL)
 
#define spi2_app_spi_sr_rx_fifo_level_Pos   (24UL)
 
#define spi2_app_spi_sr_rx_fifo_level_Msk   (0x1f000000UL)
 
#define spi2_app_spi_sr_tx_fifo_err_undr_Pos   (23UL)
 
#define spi2_app_spi_sr_tx_fifo_err_undr_Msk   (0x800000UL)
 
#define spi2_app_spi_sr_tx_fifo_err_ovfl_Pos   (22UL)
 
#define spi2_app_spi_sr_tx_fifo_err_ovfl_Msk   (0x400000UL)
 
#define spi2_app_spi_sr_bf_align1_Pos   (21UL)
 
#define spi2_app_spi_sr_bf_align1_Msk   (0x200000UL)
 
#define spi2_app_spi_sr_tx_fifo_level_Pos   (16UL)
 
#define spi2_app_spi_sr_tx_fifo_level_Msk   (0x1f0000UL)
 
#define spi2_app_spi_sr_bf_align0_Pos   (5UL)
 
#define spi2_app_spi_sr_bf_align0_Msk   (0xffe0UL)
 
#define spi2_app_spi_sr_BSY_Pos   (4UL)
 
#define spi2_app_spi_sr_BSY_Msk   (0x10UL)
 
#define spi2_app_spi_sr_RFF_Pos   (3UL)
 
#define spi2_app_spi_sr_RFF_Msk   (0x8UL)
 
#define spi2_app_spi_sr_RNE_Pos   (2UL)
 
#define spi2_app_spi_sr_RNE_Msk   (0x4UL)
 
#define spi2_app_spi_sr_TNF_Pos   (1UL)
 
#define spi2_app_spi_sr_TNF_Msk   (0x2UL)
 
#define spi2_app_spi_sr_TFE_Pos   (0UL)
 
#define spi2_app_spi_sr_TFE_Msk   (0x1UL)
 
#define spi2_app_spi_imsc_bf_align0_Pos   (7UL)
 
#define spi2_app_spi_imsc_bf_align0_Msk   (0xffffff80UL)
 
#define spi2_app_spi_imsc_txeim_Pos   (6UL)
 
#define spi2_app_spi_imsc_txeim_Msk   (0x40UL)
 
#define spi2_app_spi_imsc_rxfim_Pos   (5UL)
 
#define spi2_app_spi_imsc_rxfim_Msk   (0x20UL)
 
#define spi2_app_spi_imsc_rxneim_Pos   (4UL)
 
#define spi2_app_spi_imsc_rxneim_Msk   (0x10UL)
 
#define spi2_app_spi_imsc_TXIM_Pos   (3UL)
 
#define spi2_app_spi_imsc_TXIM_Msk   (0x8UL)
 
#define spi2_app_spi_imsc_RXIM_Pos   (2UL)
 
#define spi2_app_spi_imsc_RXIM_Msk   (0x4UL)
 
#define spi2_app_spi_imsc_RTIM_Pos   (1UL)
 
#define spi2_app_spi_imsc_RTIM_Msk   (0x2UL)
 
#define spi2_app_spi_imsc_RORIM_Pos   (0UL)
 
#define spi2_app_spi_imsc_RORIM_Msk   (0x1UL)
 
#define spi2_app_spi_ris_bf_align0_Pos   (7UL)
 
#define spi2_app_spi_ris_bf_align0_Msk   (0xffffff80UL)
 
#define spi2_app_spi_ris_txeris_Pos   (6UL)
 
#define spi2_app_spi_ris_txeris_Msk   (0x40UL)
 
#define spi2_app_spi_ris_rxfris_Pos   (5UL)
 
#define spi2_app_spi_ris_rxfris_Msk   (0x20UL)
 
#define spi2_app_spi_ris_rxneris_Pos   (4UL)
 
#define spi2_app_spi_ris_rxneris_Msk   (0x10UL)
 
#define spi2_app_spi_ris_TXRIS_Pos   (3UL)
 
#define spi2_app_spi_ris_TXRIS_Msk   (0x8UL)
 
#define spi2_app_spi_ris_RXRIS_Pos   (2UL)
 
#define spi2_app_spi_ris_RXRIS_Msk   (0x4UL)
 
#define spi2_app_spi_ris_RTRIS_Pos   (1UL)
 
#define spi2_app_spi_ris_RTRIS_Msk   (0x2UL)
 
#define spi2_app_spi_ris_RORRIS_Pos   (0UL)
 
#define spi2_app_spi_ris_RORRIS_Msk   (0x1UL)
 
#define spi2_app_spi_mis_bf_align0_Pos   (7UL)
 
#define spi2_app_spi_mis_bf_align0_Msk   (0xffffff80UL)
 
#define spi2_app_spi_mis_txemis_Pos   (6UL)
 
#define spi2_app_spi_mis_txemis_Msk   (0x40UL)
 
#define spi2_app_spi_mis_rxfmis_Pos   (5UL)
 
#define spi2_app_spi_mis_rxfmis_Msk   (0x20UL)
 
#define spi2_app_spi_mis_rxnemis_Pos   (4UL)
 
#define spi2_app_spi_mis_rxnemis_Msk   (0x10UL)
 
#define spi2_app_spi_mis_TXMIS_Pos   (3UL)
 
#define spi2_app_spi_mis_TXMIS_Msk   (0x8UL)
 
#define spi2_app_spi_mis_RXMIS_Pos   (2UL)
 
#define spi2_app_spi_mis_RXMIS_Msk   (0x4UL)
 
#define spi2_app_spi_mis_RTMIS_Pos   (1UL)
 
#define spi2_app_spi_mis_RTMIS_Msk   (0x2UL)
 
#define spi2_app_spi_mis_RORMIS_Pos   (0UL)
 
#define spi2_app_spi_mis_RORMIS_Msk   (0x1UL)
 
#define spi2_app_spi_icr_bf_align0_Pos   (7UL)
 
#define spi2_app_spi_icr_bf_align0_Msk   (0xffffff80UL)
 
#define spi2_app_spi_icr_txeic_Pos   (6UL)
 
#define spi2_app_spi_icr_txeic_Msk   (0x40UL)
 
#define spi2_app_spi_icr_rxfic_Pos   (5UL)
 
#define spi2_app_spi_icr_rxfic_Msk   (0x20UL)
 
#define spi2_app_spi_icr_rxneic_Pos   (4UL)
 
#define spi2_app_spi_icr_rxneic_Msk   (0x10UL)
 
#define spi2_app_spi_icr_TXIC_Pos   (3UL)
 
#define spi2_app_spi_icr_TXIC_Msk   (0x8UL)
 
#define spi2_app_spi_icr_RXIC_Pos   (2UL)
 
#define spi2_app_spi_icr_RXIC_Msk   (0x4UL)
 
#define spi2_app_spi_icr_RTIC_Pos   (1UL)
 
#define spi2_app_spi_icr_RTIC_Msk   (0x2UL)
 
#define spi2_app_spi_icr_RORIC_Pos   (0UL)
 
#define spi2_app_spi_icr_RORIC_Msk   (0x1UL)
 
#define spi2_app_spi_dmacr_bf_align0_Pos   (2UL)
 
#define spi2_app_spi_dmacr_bf_align0_Msk   (0xfffffffcUL)
 
#define spi2_app_spi_dmacr_TXDMAE_Pos   (1UL)
 
#define spi2_app_spi_dmacr_TXDMAE_Msk   (0x2UL)
 
#define spi2_app_spi_dmacr_RXDMAE_Pos   (0UL)
 
#define spi2_app_spi_dmacr_RXDMAE_Msk   (0x1UL)
 
#define spi2_app_spi_data_register_bf_align0_Pos   (18UL)
 
#define spi2_app_spi_data_register_bf_align0_Msk   (0xfffc0000UL)
 
#define spi2_app_spi_data_register_dr_valid1_Pos   (17UL)
 
#define spi2_app_spi_data_register_dr_valid1_Msk   (0x20000UL)
 
#define spi2_app_spi_data_register_dr_valid0_Pos   (16UL)
 
#define spi2_app_spi_data_register_dr_valid0_Msk   (0x10000UL)
 
#define spi2_app_spi_data_register_data_byte_1_Pos   (8UL)
 
#define spi2_app_spi_data_register_data_byte_1_Msk   (0xff00UL)
 
#define spi2_app_spi_data_register_data_byte_0_Pos   (0UL)
 
#define spi2_app_spi_data_register_data_byte_0_Msk   (0xffUL)
 
#define spi2_app_spi_status_register_bf_align0_Pos   (26UL)
 
#define spi2_app_spi_status_register_bf_align0_Msk   (0xfc000000UL)
 
#define spi2_app_spi_status_register_SR_selected_Pos   (25UL)
 
#define spi2_app_spi_status_register_SR_selected_Msk   (0x2000000UL)
 
#define spi2_app_spi_status_register_SR_out_full_Pos   (24UL)
 
#define spi2_app_spi_status_register_SR_out_full_Msk   (0x1000000UL)
 
#define spi2_app_spi_status_register_SR_out_empty_Pos   (23UL)
 
#define spi2_app_spi_status_register_SR_out_empty_Msk   (0x800000UL)
 
#define spi2_app_spi_status_register_SR_out_fw_Pos   (22UL)
 
#define spi2_app_spi_status_register_SR_out_fw_Msk   (0x400000UL)
 
#define spi2_app_spi_status_register_SR_out_fuel_Pos   (21UL)
 
#define spi2_app_spi_status_register_SR_out_fuel_Msk   (0x200000UL)
 
#define spi2_app_spi_status_register_SR_in_full_Pos   (20UL)
 
#define spi2_app_spi_status_register_SR_in_full_Msk   (0x100000UL)
 
#define spi2_app_spi_status_register_SR_in_recdata_Pos   (19UL)
 
#define spi2_app_spi_status_register_SR_in_recdata_Msk   (0x80000UL)
 
#define spi2_app_spi_status_register_SR_in_fuel_Pos   (18UL)
 
#define spi2_app_spi_status_register_SR_in_fuel_Msk   (0x40000UL)
 
#define spi2_app_spi_status_register_SR_out_fuel_val_Pos   (9UL)
 
#define spi2_app_spi_status_register_SR_out_fuel_val_Msk   (0x3fe00UL)
 
#define spi2_app_spi_status_register_SR_in_fuel_val_Pos   (0UL)
 
#define spi2_app_spi_status_register_SR_in_fuel_val_Msk   (0x1ffUL)
 
#define spi2_app_spi_control_register_CR_en_Pos   (31UL)
 
#define spi2_app_spi_control_register_CR_en_Msk   (0x80000000UL)
 
#define spi2_app_spi_control_register_CR_ms_Pos   (30UL)
 
#define spi2_app_spi_control_register_CR_ms_Msk   (0x40000000UL)
 
#define spi2_app_spi_control_register_CR_cpol_Pos   (29UL)
 
#define spi2_app_spi_control_register_CR_cpol_Msk   (0x20000000UL)
 
#define spi2_app_spi_control_register_CR_ncpha_Pos   (28UL)
 
#define spi2_app_spi_control_register_CR_ncpha_Msk   (0x10000000UL)
 
#define spi2_app_spi_control_register_CR_burst_Pos   (25UL)
 
#define spi2_app_spi_control_register_CR_burst_Msk   (0xe000000UL)
 
#define spi2_app_spi_control_register_CR_burstdelay_Pos   (22UL)
 
#define spi2_app_spi_control_register_CR_burstdelay_Msk   (0x1c00000UL)
 
#define spi2_app_spi_control_register_CR_clr_outfifo_Pos   (21UL)
 
#define spi2_app_spi_control_register_CR_clr_outfifo_Msk   (0x200000UL)
 
#define spi2_app_spi_control_register_CR_clr_infifo_Pos   (20UL)
 
#define spi2_app_spi_control_register_CR_clr_infifo_Msk   (0x100000UL)
 
#define spi2_app_spi_control_register_bf_align1_Pos   (12UL)
 
#define spi2_app_spi_control_register_bf_align1_Msk   (0xff000UL)
 
#define spi2_app_spi_control_register_CS_mode_Pos   (11UL)
 
#define spi2_app_spi_control_register_CS_mode_Msk   (0x800UL)
 
#define spi2_app_spi_control_register_CR_ss_Pos   (8UL)
 
#define spi2_app_spi_control_register_CR_ss_Msk   (0x700UL)
 
#define spi2_app_spi_control_register_CR_write_Pos   (7UL)
 
#define spi2_app_spi_control_register_CR_write_Msk   (0x80UL)
 
#define spi2_app_spi_control_register_CR_read_Pos   (6UL)
 
#define spi2_app_spi_control_register_CR_read_Msk   (0x40UL)
 
#define spi2_app_spi_control_register_bf_align0_Pos   (5UL)
 
#define spi2_app_spi_control_register_bf_align0_Msk   (0x20UL)
 
#define spi2_app_spi_control_register_CR_speed_Pos   (1UL)
 
#define spi2_app_spi_control_register_CR_speed_Msk   (0x1eUL)
 
#define spi2_app_spi_control_register_CR_softreset_Pos   (0UL)
 
#define spi2_app_spi_control_register_CR_softreset_Msk   (0x1UL)
 
#define spi2_app_spi_interrupt_control_register_bf_align0_Pos   (25UL)
 
#define spi2_app_spi_interrupt_control_register_bf_align0_Msk   (0xfe000000UL)
 
#define spi2_app_spi_interrupt_control_register_IR_out_full_en_Pos   (24UL)
 
#define spi2_app_spi_interrupt_control_register_IR_out_full_en_Msk   (0x1000000UL)
 
#define spi2_app_spi_interrupt_control_register_IR_out_empty_en_Pos   (23UL)
 
#define spi2_app_spi_interrupt_control_register_IR_out_empty_en_Msk   (0x800000UL)
 
#define spi2_app_spi_interrupt_control_register_IR_out_fw_en_Pos   (22UL)
 
#define spi2_app_spi_interrupt_control_register_IR_out_fw_en_Msk   (0x400000UL)
 
#define spi2_app_spi_interrupt_control_register_IR_out_fuel_en_Pos   (21UL)
 
#define spi2_app_spi_interrupt_control_register_IR_out_fuel_en_Msk   (0x200000UL)
 
#define spi2_app_spi_interrupt_control_register_IR_in_full_en_Pos   (20UL)
 
#define spi2_app_spi_interrupt_control_register_IR_in_full_en_Msk   (0x100000UL)
 
#define spi2_app_spi_interrupt_control_register_IR_in_recdata_en_Pos   (19UL)
 
#define spi2_app_spi_interrupt_control_register_IR_in_recdata_en_Msk   (0x80000UL)
 
#define spi2_app_spi_interrupt_control_register_IR_in_fuel_en_Pos   (18UL)
 
#define spi2_app_spi_interrupt_control_register_IR_in_fuel_en_Msk   (0x40000UL)
 
#define spi2_app_spi_interrupt_control_register_IR_out_fuel_Pos   (9UL)
 
#define spi2_app_spi_interrupt_control_register_IR_out_fuel_Msk   (0x3fe00UL)
 
#define spi2_app_spi_interrupt_control_register_IR_in_fuel_Pos   (0UL)
 
#define spi2_app_spi_interrupt_control_register_IR_in_fuel_Msk   (0x1ffUL)
 
#define sqi0_app_sqi_cr0_bf_align3_Pos   (28UL)
 
#define sqi0_app_sqi_cr0_bf_align3_Msk   (0xf0000000UL)
 
#define sqi0_app_sqi_cr0_filter_in_Pos   (27UL)
 
#define sqi0_app_sqi_cr0_filter_in_Msk   (0x8000000UL)
 
#define sqi0_app_sqi_cr0_bf_align2_Pos   (24UL)
 
#define sqi0_app_sqi_cr0_bf_align2_Msk   (0x7000000UL)
 
#define sqi0_app_sqi_cr0_sio_cfg_Pos   (22UL)
 
#define sqi0_app_sqi_cr0_sio_cfg_Msk   (0xc00000UL)
 
#define sqi0_app_sqi_cr0_bf_align1_Pos   (20UL)
 
#define sqi0_app_sqi_cr0_bf_align1_Msk   (0x300000UL)
 
#define sqi0_app_sqi_cr0_sck_muladd_Pos   (8UL)
 
#define sqi0_app_sqi_cr0_sck_muladd_Msk   (0xfff00UL)
 
#define sqi0_app_sqi_cr0_sck_phase_Pos   (7UL)
 
#define sqi0_app_sqi_cr0_sck_phase_Msk   (0x80UL)
 
#define sqi0_app_sqi_cr0_sck_pol_Pos   (6UL)
 
#define sqi0_app_sqi_cr0_sck_pol_Msk   (0x40UL)
 
#define sqi0_app_sqi_cr0_bf_align0_Pos   (4UL)
 
#define sqi0_app_sqi_cr0_bf_align0_Msk   (0x30UL)
 
#define sqi0_app_sqi_cr0_datasize_Pos   (0UL)
 
#define sqi0_app_sqi_cr0_datasize_Msk   (0xfUL)
 
#define sqi0_app_sqi_cr1_bf_align4_Pos   (29UL)
 
#define sqi0_app_sqi_cr1_bf_align4_Msk   (0xe0000000UL)
 
#define sqi0_app_sqi_cr1_rx_fifo_clr_Pos   (28UL)
 
#define sqi0_app_sqi_cr1_rx_fifo_clr_Msk   (0x10000000UL)
 
#define sqi0_app_sqi_cr1_rx_fifo_wm_Pos   (24UL)
 
#define sqi0_app_sqi_cr1_rx_fifo_wm_Msk   (0xf000000UL)
 
#define sqi0_app_sqi_cr1_bf_align3_Pos   (21UL)
 
#define sqi0_app_sqi_cr1_bf_align3_Msk   (0xe00000UL)
 
#define sqi0_app_sqi_cr1_tx_fifo_clr_Pos   (20UL)
 
#define sqi0_app_sqi_cr1_tx_fifo_clr_Msk   (0x100000UL)
 
#define sqi0_app_sqi_cr1_tx_fifo_wm_Pos   (16UL)
 
#define sqi0_app_sqi_cr1_tx_fifo_wm_Msk   (0xf0000UL)
 
#define sqi0_app_sqi_cr1_bf_align2_Pos   (13UL)
 
#define sqi0_app_sqi_cr1_bf_align2_Msk   (0xe000UL)
 
#define sqi0_app_sqi_cr1_spi_trans_ctrl_Pos   (12UL)
 
#define sqi0_app_sqi_cr1_spi_trans_ctrl_Msk   (0x1000UL)
 
#define sqi0_app_sqi_cr1_fss_static_Pos   (11UL)
 
#define sqi0_app_sqi_cr1_fss_static_Msk   (0x800UL)
 
#define sqi0_app_sqi_cr1_fss_Pos   (8UL)
 
#define sqi0_app_sqi_cr1_fss_Msk   (0x700UL)
 
#define sqi0_app_sqi_cr1_bf_align1_Pos   (2UL)
 
#define sqi0_app_sqi_cr1_bf_align1_Msk   (0xfcUL)
 
#define sqi0_app_sqi_cr1_sqi_en_Pos   (1UL)
 
#define sqi0_app_sqi_cr1_sqi_en_Msk   (0x2UL)
 
#define sqi0_app_sqi_cr1_bf_align0_Pos   (0UL)
 
#define sqi0_app_sqi_cr1_bf_align0_Msk   (0x1UL)
 
#define sqi0_app_sqi_dr_data_Pos   (0UL)
 
#define sqi0_app_sqi_dr_data_Msk   (0xffffffffUL)
 
#define sqi0_app_sqi_sr_rx_fifo_err_undr_Pos   (31UL)
 
#define sqi0_app_sqi_sr_rx_fifo_err_undr_Msk   (0x80000000UL)
 
#define sqi0_app_sqi_sr_rx_fifo_err_ovfl_Pos   (30UL)
 
#define sqi0_app_sqi_sr_rx_fifo_err_ovfl_Msk   (0x40000000UL)
 
#define sqi0_app_sqi_sr_bf_align2_Pos   (29UL)
 
#define sqi0_app_sqi_sr_bf_align2_Msk   (0x20000000UL)
 
#define sqi0_app_sqi_sr_rx_fifo_level_Pos   (24UL)
 
#define sqi0_app_sqi_sr_rx_fifo_level_Msk   (0x1f000000UL)
 
#define sqi0_app_sqi_sr_tx_fifo_err_undr_Pos   (23UL)
 
#define sqi0_app_sqi_sr_tx_fifo_err_undr_Msk   (0x800000UL)
 
#define sqi0_app_sqi_sr_tx_fifo_err_ovfl_Pos   (22UL)
 
#define sqi0_app_sqi_sr_tx_fifo_err_ovfl_Msk   (0x400000UL)
 
#define sqi0_app_sqi_sr_bf_align1_Pos   (21UL)
 
#define sqi0_app_sqi_sr_bf_align1_Msk   (0x200000UL)
 
#define sqi0_app_sqi_sr_tx_fifo_level_Pos   (16UL)
 
#define sqi0_app_sqi_sr_tx_fifo_level_Msk   (0x1f0000UL)
 
#define sqi0_app_sqi_sr_sqirom_disabled_err_Pos   (15UL)
 
#define sqi0_app_sqi_sr_sqirom_disabled_err_Msk   (0x8000UL)
 
#define sqi0_app_sqi_sr_sqirom_write_err_Pos   (14UL)
 
#define sqi0_app_sqi_sr_sqirom_write_err_Msk   (0x4000UL)
 
#define sqi0_app_sqi_sr_sqirom_timeout_err_Pos   (13UL)
 
#define sqi0_app_sqi_sr_sqirom_timeout_err_Msk   (0x2000UL)
 
#define sqi0_app_sqi_sr_bf_align0_Pos   (5UL)
 
#define sqi0_app_sqi_sr_bf_align0_Msk   (0x1fe0UL)
 
#define sqi0_app_sqi_sr_busy_Pos   (4UL)
 
#define sqi0_app_sqi_sr_busy_Msk   (0x10UL)
 
#define sqi0_app_sqi_sr_rx_fifo_full_Pos   (3UL)
 
#define sqi0_app_sqi_sr_rx_fifo_full_Msk   (0x8UL)
 
#define sqi0_app_sqi_sr_rx_fifo_not_empty_Pos   (2UL)
 
#define sqi0_app_sqi_sr_rx_fifo_not_empty_Msk   (0x4UL)
 
#define sqi0_app_sqi_sr_tx_fifo_not_full_Pos   (1UL)
 
#define sqi0_app_sqi_sr_tx_fifo_not_full_Msk   (0x2UL)
 
#define sqi0_app_sqi_sr_tx_fifo_empty_Pos   (0UL)
 
#define sqi0_app_sqi_sr_tx_fifo_empty_Msk   (0x1UL)
 
#define sqi0_app_sqi_tcr_bf_align1_Pos   (30UL)
 
#define sqi0_app_sqi_tcr_bf_align1_Msk   (0xc0000000UL)
 
#define sqi0_app_sqi_tcr_ms_byte_first_Pos   (29UL)
 
#define sqi0_app_sqi_tcr_ms_byte_first_Msk   (0x20000000UL)
 
#define sqi0_app_sqi_tcr_ms_bit_first_Pos   (28UL)
 
#define sqi0_app_sqi_tcr_ms_bit_first_Msk   (0x10000000UL)
 
#define sqi0_app_sqi_tcr_duplex_Pos   (26UL)
 
#define sqi0_app_sqi_tcr_duplex_Msk   (0xc000000UL)
 
#define sqi0_app_sqi_tcr_mode_Pos   (24UL)
 
#define sqi0_app_sqi_tcr_mode_Msk   (0x3000000UL)
 
#define sqi0_app_sqi_tcr_start_transfer_Pos   (23UL)
 
#define sqi0_app_sqi_tcr_start_transfer_Msk   (0x800000UL)
 
#define sqi0_app_sqi_tcr_tx_oe_Pos   (22UL)
 
#define sqi0_app_sqi_tcr_tx_oe_Msk   (0x400000UL)
 
#define sqi0_app_sqi_tcr_tx_out_Pos   (21UL)
 
#define sqi0_app_sqi_tcr_tx_out_Msk   (0x200000UL)
 
#define sqi0_app_sqi_tcr_bf_align0_Pos   (19UL)
 
#define sqi0_app_sqi_tcr_bf_align0_Msk   (0x180000UL)
 
#define sqi0_app_sqi_tcr_transfer_size_Pos   (0UL)
 
#define sqi0_app_sqi_tcr_transfer_size_Msk   (0x7ffffUL)
 
#define sqi0_app_sqi_irq_mask_bf_align0_Pos   (9UL)
 
#define sqi0_app_sqi_irq_mask_bf_align0_Msk   (0xfffffe00UL)
 
#define sqi0_app_sqi_irq_mask_sqirom_error_Pos   (8UL)
 
#define sqi0_app_sqi_irq_mask_sqirom_error_Msk   (0x100UL)
 
#define sqi0_app_sqi_irq_mask_trans_end_Pos   (7UL)
 
#define sqi0_app_sqi_irq_mask_trans_end_Msk   (0x80UL)
 
#define sqi0_app_sqi_irq_mask_txeim_Pos   (6UL)
 
#define sqi0_app_sqi_irq_mask_txeim_Msk   (0x40UL)
 
#define sqi0_app_sqi_irq_mask_rxfim_Pos   (5UL)
 
#define sqi0_app_sqi_irq_mask_rxfim_Msk   (0x20UL)
 
#define sqi0_app_sqi_irq_mask_rxneim_Pos   (4UL)
 
#define sqi0_app_sqi_irq_mask_rxneim_Msk   (0x10UL)
 
#define sqi0_app_sqi_irq_mask_TXIM_Pos   (3UL)
 
#define sqi0_app_sqi_irq_mask_TXIM_Msk   (0x8UL)
 
#define sqi0_app_sqi_irq_mask_RXIM_Pos   (2UL)
 
#define sqi0_app_sqi_irq_mask_RXIM_Msk   (0x4UL)
 
#define sqi0_app_sqi_irq_mask_RTIM_Pos   (1UL)
 
#define sqi0_app_sqi_irq_mask_RTIM_Msk   (0x2UL)
 
#define sqi0_app_sqi_irq_mask_RORIM_Pos   (0UL)
 
#define sqi0_app_sqi_irq_mask_RORIM_Msk   (0x1UL)
 
#define sqi0_app_sqi_irq_raw_bf_align0_Pos   (9UL)
 
#define sqi0_app_sqi_irq_raw_bf_align0_Msk   (0xfffffe00UL)
 
#define sqi0_app_sqi_irq_raw_sqirom_error_Pos   (8UL)
 
#define sqi0_app_sqi_irq_raw_sqirom_error_Msk   (0x100UL)
 
#define sqi0_app_sqi_irq_raw_trans_end_Pos   (7UL)
 
#define sqi0_app_sqi_irq_raw_trans_end_Msk   (0x80UL)
 
#define sqi0_app_sqi_irq_raw_txeris_Pos   (6UL)
 
#define sqi0_app_sqi_irq_raw_txeris_Msk   (0x40UL)
 
#define sqi0_app_sqi_irq_raw_rxfris_Pos   (5UL)
 
#define sqi0_app_sqi_irq_raw_rxfris_Msk   (0x20UL)
 
#define sqi0_app_sqi_irq_raw_rxneris_Pos   (4UL)
 
#define sqi0_app_sqi_irq_raw_rxneris_Msk   (0x10UL)
 
#define sqi0_app_sqi_irq_raw_TXRIS_Pos   (3UL)
 
#define sqi0_app_sqi_irq_raw_TXRIS_Msk   (0x8UL)
 
#define sqi0_app_sqi_irq_raw_RXRIS_Pos   (2UL)
 
#define sqi0_app_sqi_irq_raw_RXRIS_Msk   (0x4UL)
 
#define sqi0_app_sqi_irq_raw_RTRIS_Pos   (1UL)
 
#define sqi0_app_sqi_irq_raw_RTRIS_Msk   (0x2UL)
 
#define sqi0_app_sqi_irq_raw_RORRIS_Pos   (0UL)
 
#define sqi0_app_sqi_irq_raw_RORRIS_Msk   (0x1UL)
 
#define sqi0_app_sqi_irq_masked_bf_align0_Pos   (9UL)
 
#define sqi0_app_sqi_irq_masked_bf_align0_Msk   (0xfffffe00UL)
 
#define sqi0_app_sqi_irq_masked_sqirom_error_Pos   (8UL)
 
#define sqi0_app_sqi_irq_masked_sqirom_error_Msk   (0x100UL)
 
#define sqi0_app_sqi_irq_masked_trans_end_Pos   (7UL)
 
#define sqi0_app_sqi_irq_masked_trans_end_Msk   (0x80UL)
 
#define sqi0_app_sqi_irq_masked_txemis_Pos   (6UL)
 
#define sqi0_app_sqi_irq_masked_txemis_Msk   (0x40UL)
 
#define sqi0_app_sqi_irq_masked_rxfmis_Pos   (5UL)
 
#define sqi0_app_sqi_irq_masked_rxfmis_Msk   (0x20UL)
 
#define sqi0_app_sqi_irq_masked_rxnemis_Pos   (4UL)
 
#define sqi0_app_sqi_irq_masked_rxnemis_Msk   (0x10UL)
 
#define sqi0_app_sqi_irq_masked_TXMIS_Pos   (3UL)
 
#define sqi0_app_sqi_irq_masked_TXMIS_Msk   (0x8UL)
 
#define sqi0_app_sqi_irq_masked_RXMIS_Pos   (2UL)
 
#define sqi0_app_sqi_irq_masked_RXMIS_Msk   (0x4UL)
 
#define sqi0_app_sqi_irq_masked_RTMIS_Pos   (1UL)
 
#define sqi0_app_sqi_irq_masked_RTMIS_Msk   (0x2UL)
 
#define sqi0_app_sqi_irq_masked_RORMIS_Pos   (0UL)
 
#define sqi0_app_sqi_irq_masked_RORMIS_Msk   (0x1UL)
 
#define sqi0_app_sqi_irq_clear_bf_align0_Pos   (9UL)
 
#define sqi0_app_sqi_irq_clear_bf_align0_Msk   (0xfffffe00UL)
 
#define sqi0_app_sqi_irq_clear_sqirom_error_Pos   (8UL)
 
#define sqi0_app_sqi_irq_clear_sqirom_error_Msk   (0x100UL)
 
#define sqi0_app_sqi_irq_clear_trans_end_Pos   (7UL)
 
#define sqi0_app_sqi_irq_clear_trans_end_Msk   (0x80UL)
 
#define sqi0_app_sqi_irq_clear_txeic_Pos   (6UL)
 
#define sqi0_app_sqi_irq_clear_txeic_Msk   (0x40UL)
 
#define sqi0_app_sqi_irq_clear_rxfic_Pos   (5UL)
 
#define sqi0_app_sqi_irq_clear_rxfic_Msk   (0x20UL)
 
#define sqi0_app_sqi_irq_clear_rxneic_Pos   (4UL)
 
#define sqi0_app_sqi_irq_clear_rxneic_Msk   (0x10UL)
 
#define sqi0_app_sqi_irq_clear_TXIC_Pos   (3UL)
 
#define sqi0_app_sqi_irq_clear_TXIC_Msk   (0x8UL)
 
#define sqi0_app_sqi_irq_clear_RXIC_Pos   (2UL)
 
#define sqi0_app_sqi_irq_clear_RXIC_Msk   (0x4UL)
 
#define sqi0_app_sqi_irq_clear_RTIC_Pos   (1UL)
 
#define sqi0_app_sqi_irq_clear_RTIC_Msk   (0x2UL)
 
#define sqi0_app_sqi_irq_clear_RORIC_Pos   (0UL)
 
#define sqi0_app_sqi_irq_clear_RORIC_Msk   (0x1UL)
 
#define sqi0_app_sqi_dmacr_bf_align0_Pos   (2UL)
 
#define sqi0_app_sqi_dmacr_bf_align0_Msk   (0xfffffffcUL)
 
#define sqi0_app_sqi_dmacr_tx_dma_en_Pos   (1UL)
 
#define sqi0_app_sqi_dmacr_tx_dma_en_Msk   (0x2UL)
 
#define sqi0_app_sqi_dmacr_rx_dma_en_Pos   (0UL)
 
#define sqi0_app_sqi_dmacr_rx_dma_en_Msk   (0x1UL)
 
#define sqi0_app_sqi_pio_out_bf_align0_Pos   (8UL)
 
#define sqi0_app_sqi_pio_out_bf_align0_Msk   (0xffffff00UL)
 
#define sqi0_app_sqi_pio_out_sio3_Pos   (7UL)
 
#define sqi0_app_sqi_pio_out_sio3_Msk   (0x80UL)
 
#define sqi0_app_sqi_pio_out_sio2_Pos   (6UL)
 
#define sqi0_app_sqi_pio_out_sio2_Msk   (0x40UL)
 
#define sqi0_app_sqi_pio_out_miso_Pos   (5UL)
 
#define sqi0_app_sqi_pio_out_miso_Msk   (0x20UL)
 
#define sqi0_app_sqi_pio_out_mosi_Pos   (4UL)
 
#define sqi0_app_sqi_pio_out_mosi_Msk   (0x10UL)
 
#define sqi0_app_sqi_pio_out_csn_Pos   (1UL)
 
#define sqi0_app_sqi_pio_out_csn_Msk   (0xeUL)
 
#define sqi0_app_sqi_pio_out_sclk_Pos   (0UL)
 
#define sqi0_app_sqi_pio_out_sclk_Msk   (0x1UL)
 
#define sqi0_app_sqi_pio_oe_bf_align0_Pos   (8UL)
 
#define sqi0_app_sqi_pio_oe_bf_align0_Msk   (0xffffff00UL)
 
#define sqi0_app_sqi_pio_oe_sio3_Pos   (7UL)
 
#define sqi0_app_sqi_pio_oe_sio3_Msk   (0x80UL)
 
#define sqi0_app_sqi_pio_oe_sio2_Pos   (6UL)
 
#define sqi0_app_sqi_pio_oe_sio2_Msk   (0x40UL)
 
#define sqi0_app_sqi_pio_oe_miso_Pos   (5UL)
 
#define sqi0_app_sqi_pio_oe_miso_Msk   (0x20UL)
 
#define sqi0_app_sqi_pio_oe_mosi_Pos   (4UL)
 
#define sqi0_app_sqi_pio_oe_mosi_Msk   (0x10UL)
 
#define sqi0_app_sqi_pio_oe_csn_Pos   (1UL)
 
#define sqi0_app_sqi_pio_oe_csn_Msk   (0xeUL)
 
#define sqi0_app_sqi_pio_oe_sclk_Pos   (0UL)
 
#define sqi0_app_sqi_pio_oe_sclk_Msk   (0x1UL)
 
#define sqi0_app_sqi_pio_in_bf_align0_Pos   (8UL)
 
#define sqi0_app_sqi_pio_in_bf_align0_Msk   (0xffffff00UL)
 
#define sqi0_app_sqi_pio_in_sio3_Pos   (7UL)
 
#define sqi0_app_sqi_pio_in_sio3_Msk   (0x80UL)
 
#define sqi0_app_sqi_pio_in_sio2_Pos   (6UL)
 
#define sqi0_app_sqi_pio_in_sio2_Msk   (0x40UL)
 
#define sqi0_app_sqi_pio_in_miso_Pos   (5UL)
 
#define sqi0_app_sqi_pio_in_miso_Msk   (0x20UL)
 
#define sqi0_app_sqi_pio_in_mosi_Pos   (4UL)
 
#define sqi0_app_sqi_pio_in_mosi_Msk   (0x10UL)
 
#define sqi0_app_sqi_pio_in_csn_Pos   (1UL)
 
#define sqi0_app_sqi_pio_in_csn_Msk   (0xeUL)
 
#define sqi0_app_sqi_pio_in_sclk_Pos   (0UL)
 
#define sqi0_app_sqi_pio_in_sclk_Msk   (0x1UL)
 
#define sqi0_app_sqi_sqirom_cfg_clk_div_val_Pos   (24UL)
 
#define sqi0_app_sqi_sqirom_cfg_clk_div_val_Msk   (0xff000000UL)
 
#define sqi0_app_sqi_sqirom_cfg_bf_align1_Pos   (22UL)
 
#define sqi0_app_sqi_sqirom_cfg_bf_align1_Msk   (0xc00000UL)
 
#define sqi0_app_sqi_sqirom_cfg_t_csh_Pos   (20UL)
 
#define sqi0_app_sqi_sqirom_cfg_t_csh_Msk   (0x300000UL)
 
#define sqi0_app_sqi_sqirom_cfg_dummy_cycles_Pos   (16UL)
 
#define sqi0_app_sqi_sqirom_cfg_dummy_cycles_Msk   (0xf0000UL)
 
#define sqi0_app_sqi_sqirom_cfg_cmd_byte_Pos   (8UL)
 
#define sqi0_app_sqi_sqirom_cfg_cmd_byte_Msk   (0xff00UL)
 
#define sqi0_app_sqi_sqirom_cfg_bf_align0_Pos   (7UL)
 
#define sqi0_app_sqi_sqirom_cfg_bf_align0_Msk   (0x80UL)
 
#define sqi0_app_sqi_sqirom_cfg_addr_bits_Pos   (4UL)
 
#define sqi0_app_sqi_sqirom_cfg_addr_bits_Msk   (0x70UL)
 
#define sqi0_app_sqi_sqirom_cfg_addr_nibbles_Pos   (2UL)
 
#define sqi0_app_sqi_sqirom_cfg_addr_nibbles_Msk   (0xcUL)
 
#define sqi0_app_sqi_sqirom_cfg_addr_before_cmd_Pos   (1UL)
 
#define sqi0_app_sqi_sqirom_cfg_addr_before_cmd_Msk   (0x2UL)
 
#define sqi0_app_sqi_sqirom_cfg_enable_Pos   (0UL)
 
#define sqi0_app_sqi_sqirom_cfg_enable_Msk   (0x1UL)
 
#define sqi1_app_sqi_cr0_bf_align3_Pos   (28UL)
 
#define sqi1_app_sqi_cr0_bf_align3_Msk   (0xf0000000UL)
 
#define sqi1_app_sqi_cr0_filter_in_Pos   (27UL)
 
#define sqi1_app_sqi_cr0_filter_in_Msk   (0x8000000UL)
 
#define sqi1_app_sqi_cr0_bf_align2_Pos   (24UL)
 
#define sqi1_app_sqi_cr0_bf_align2_Msk   (0x7000000UL)
 
#define sqi1_app_sqi_cr0_sio_cfg_Pos   (22UL)
 
#define sqi1_app_sqi_cr0_sio_cfg_Msk   (0xc00000UL)
 
#define sqi1_app_sqi_cr0_bf_align1_Pos   (20UL)
 
#define sqi1_app_sqi_cr0_bf_align1_Msk   (0x300000UL)
 
#define sqi1_app_sqi_cr0_sck_muladd_Pos   (8UL)
 
#define sqi1_app_sqi_cr0_sck_muladd_Msk   (0xfff00UL)
 
#define sqi1_app_sqi_cr0_sck_phase_Pos   (7UL)
 
#define sqi1_app_sqi_cr0_sck_phase_Msk   (0x80UL)
 
#define sqi1_app_sqi_cr0_sck_pol_Pos   (6UL)
 
#define sqi1_app_sqi_cr0_sck_pol_Msk   (0x40UL)
 
#define sqi1_app_sqi_cr0_bf_align0_Pos   (4UL)
 
#define sqi1_app_sqi_cr0_bf_align0_Msk   (0x30UL)
 
#define sqi1_app_sqi_cr0_datasize_Pos   (0UL)
 
#define sqi1_app_sqi_cr0_datasize_Msk   (0xfUL)
 
#define sqi1_app_sqi_cr1_bf_align4_Pos   (29UL)
 
#define sqi1_app_sqi_cr1_bf_align4_Msk   (0xe0000000UL)
 
#define sqi1_app_sqi_cr1_rx_fifo_clr_Pos   (28UL)
 
#define sqi1_app_sqi_cr1_rx_fifo_clr_Msk   (0x10000000UL)
 
#define sqi1_app_sqi_cr1_rx_fifo_wm_Pos   (24UL)
 
#define sqi1_app_sqi_cr1_rx_fifo_wm_Msk   (0xf000000UL)
 
#define sqi1_app_sqi_cr1_bf_align3_Pos   (21UL)
 
#define sqi1_app_sqi_cr1_bf_align3_Msk   (0xe00000UL)
 
#define sqi1_app_sqi_cr1_tx_fifo_clr_Pos   (20UL)
 
#define sqi1_app_sqi_cr1_tx_fifo_clr_Msk   (0x100000UL)
 
#define sqi1_app_sqi_cr1_tx_fifo_wm_Pos   (16UL)
 
#define sqi1_app_sqi_cr1_tx_fifo_wm_Msk   (0xf0000UL)
 
#define sqi1_app_sqi_cr1_bf_align2_Pos   (13UL)
 
#define sqi1_app_sqi_cr1_bf_align2_Msk   (0xe000UL)
 
#define sqi1_app_sqi_cr1_spi_trans_ctrl_Pos   (12UL)
 
#define sqi1_app_sqi_cr1_spi_trans_ctrl_Msk   (0x1000UL)
 
#define sqi1_app_sqi_cr1_fss_static_Pos   (11UL)
 
#define sqi1_app_sqi_cr1_fss_static_Msk   (0x800UL)
 
#define sqi1_app_sqi_cr1_fss_Pos   (8UL)
 
#define sqi1_app_sqi_cr1_fss_Msk   (0x700UL)
 
#define sqi1_app_sqi_cr1_bf_align1_Pos   (2UL)
 
#define sqi1_app_sqi_cr1_bf_align1_Msk   (0xfcUL)
 
#define sqi1_app_sqi_cr1_sqi_en_Pos   (1UL)
 
#define sqi1_app_sqi_cr1_sqi_en_Msk   (0x2UL)
 
#define sqi1_app_sqi_cr1_bf_align0_Pos   (0UL)
 
#define sqi1_app_sqi_cr1_bf_align0_Msk   (0x1UL)
 
#define sqi1_app_sqi_dr_data_Pos   (0UL)
 
#define sqi1_app_sqi_dr_data_Msk   (0xffffffffUL)
 
#define sqi1_app_sqi_sr_rx_fifo_err_undr_Pos   (31UL)
 
#define sqi1_app_sqi_sr_rx_fifo_err_undr_Msk   (0x80000000UL)
 
#define sqi1_app_sqi_sr_rx_fifo_err_ovfl_Pos   (30UL)
 
#define sqi1_app_sqi_sr_rx_fifo_err_ovfl_Msk   (0x40000000UL)
 
#define sqi1_app_sqi_sr_bf_align2_Pos   (29UL)
 
#define sqi1_app_sqi_sr_bf_align2_Msk   (0x20000000UL)
 
#define sqi1_app_sqi_sr_rx_fifo_level_Pos   (24UL)
 
#define sqi1_app_sqi_sr_rx_fifo_level_Msk   (0x1f000000UL)
 
#define sqi1_app_sqi_sr_tx_fifo_err_undr_Pos   (23UL)
 
#define sqi1_app_sqi_sr_tx_fifo_err_undr_Msk   (0x800000UL)
 
#define sqi1_app_sqi_sr_tx_fifo_err_ovfl_Pos   (22UL)
 
#define sqi1_app_sqi_sr_tx_fifo_err_ovfl_Msk   (0x400000UL)
 
#define sqi1_app_sqi_sr_bf_align1_Pos   (21UL)
 
#define sqi1_app_sqi_sr_bf_align1_Msk   (0x200000UL)
 
#define sqi1_app_sqi_sr_tx_fifo_level_Pos   (16UL)
 
#define sqi1_app_sqi_sr_tx_fifo_level_Msk   (0x1f0000UL)
 
#define sqi1_app_sqi_sr_sqirom_disabled_err_Pos   (15UL)
 
#define sqi1_app_sqi_sr_sqirom_disabled_err_Msk   (0x8000UL)
 
#define sqi1_app_sqi_sr_sqirom_write_err_Pos   (14UL)
 
#define sqi1_app_sqi_sr_sqirom_write_err_Msk   (0x4000UL)
 
#define sqi1_app_sqi_sr_sqirom_timeout_err_Pos   (13UL)
 
#define sqi1_app_sqi_sr_sqirom_timeout_err_Msk   (0x2000UL)
 
#define sqi1_app_sqi_sr_bf_align0_Pos   (5UL)
 
#define sqi1_app_sqi_sr_bf_align0_Msk   (0x1fe0UL)
 
#define sqi1_app_sqi_sr_busy_Pos   (4UL)
 
#define sqi1_app_sqi_sr_busy_Msk   (0x10UL)
 
#define sqi1_app_sqi_sr_rx_fifo_full_Pos   (3UL)
 
#define sqi1_app_sqi_sr_rx_fifo_full_Msk   (0x8UL)
 
#define sqi1_app_sqi_sr_rx_fifo_not_empty_Pos   (2UL)
 
#define sqi1_app_sqi_sr_rx_fifo_not_empty_Msk   (0x4UL)
 
#define sqi1_app_sqi_sr_tx_fifo_not_full_Pos   (1UL)
 
#define sqi1_app_sqi_sr_tx_fifo_not_full_Msk   (0x2UL)
 
#define sqi1_app_sqi_sr_tx_fifo_empty_Pos   (0UL)
 
#define sqi1_app_sqi_sr_tx_fifo_empty_Msk   (0x1UL)
 
#define sqi1_app_sqi_tcr_bf_align1_Pos   (30UL)
 
#define sqi1_app_sqi_tcr_bf_align1_Msk   (0xc0000000UL)
 
#define sqi1_app_sqi_tcr_ms_byte_first_Pos   (29UL)
 
#define sqi1_app_sqi_tcr_ms_byte_first_Msk   (0x20000000UL)
 
#define sqi1_app_sqi_tcr_ms_bit_first_Pos   (28UL)
 
#define sqi1_app_sqi_tcr_ms_bit_first_Msk   (0x10000000UL)
 
#define sqi1_app_sqi_tcr_duplex_Pos   (26UL)
 
#define sqi1_app_sqi_tcr_duplex_Msk   (0xc000000UL)
 
#define sqi1_app_sqi_tcr_mode_Pos   (24UL)
 
#define sqi1_app_sqi_tcr_mode_Msk   (0x3000000UL)
 
#define sqi1_app_sqi_tcr_start_transfer_Pos   (23UL)
 
#define sqi1_app_sqi_tcr_start_transfer_Msk   (0x800000UL)
 
#define sqi1_app_sqi_tcr_tx_oe_Pos   (22UL)
 
#define sqi1_app_sqi_tcr_tx_oe_Msk   (0x400000UL)
 
#define sqi1_app_sqi_tcr_tx_out_Pos   (21UL)
 
#define sqi1_app_sqi_tcr_tx_out_Msk   (0x200000UL)
 
#define sqi1_app_sqi_tcr_bf_align0_Pos   (19UL)
 
#define sqi1_app_sqi_tcr_bf_align0_Msk   (0x180000UL)
 
#define sqi1_app_sqi_tcr_transfer_size_Pos   (0UL)
 
#define sqi1_app_sqi_tcr_transfer_size_Msk   (0x7ffffUL)
 
#define sqi1_app_sqi_irq_mask_bf_align0_Pos   (9UL)
 
#define sqi1_app_sqi_irq_mask_bf_align0_Msk   (0xfffffe00UL)
 
#define sqi1_app_sqi_irq_mask_sqirom_error_Pos   (8UL)
 
#define sqi1_app_sqi_irq_mask_sqirom_error_Msk   (0x100UL)
 
#define sqi1_app_sqi_irq_mask_trans_end_Pos   (7UL)
 
#define sqi1_app_sqi_irq_mask_trans_end_Msk   (0x80UL)
 
#define sqi1_app_sqi_irq_mask_txeim_Pos   (6UL)
 
#define sqi1_app_sqi_irq_mask_txeim_Msk   (0x40UL)
 
#define sqi1_app_sqi_irq_mask_rxfim_Pos   (5UL)
 
#define sqi1_app_sqi_irq_mask_rxfim_Msk   (0x20UL)
 
#define sqi1_app_sqi_irq_mask_rxneim_Pos   (4UL)
 
#define sqi1_app_sqi_irq_mask_rxneim_Msk   (0x10UL)
 
#define sqi1_app_sqi_irq_mask_TXIM_Pos   (3UL)
 
#define sqi1_app_sqi_irq_mask_TXIM_Msk   (0x8UL)
 
#define sqi1_app_sqi_irq_mask_RXIM_Pos   (2UL)
 
#define sqi1_app_sqi_irq_mask_RXIM_Msk   (0x4UL)
 
#define sqi1_app_sqi_irq_mask_RTIM_Pos   (1UL)
 
#define sqi1_app_sqi_irq_mask_RTIM_Msk   (0x2UL)
 
#define sqi1_app_sqi_irq_mask_RORIM_Pos   (0UL)
 
#define sqi1_app_sqi_irq_mask_RORIM_Msk   (0x1UL)
 
#define sqi1_app_sqi_irq_raw_bf_align0_Pos   (9UL)
 
#define sqi1_app_sqi_irq_raw_bf_align0_Msk   (0xfffffe00UL)
 
#define sqi1_app_sqi_irq_raw_sqirom_error_Pos   (8UL)
 
#define sqi1_app_sqi_irq_raw_sqirom_error_Msk   (0x100UL)
 
#define sqi1_app_sqi_irq_raw_trans_end_Pos   (7UL)
 
#define sqi1_app_sqi_irq_raw_trans_end_Msk   (0x80UL)
 
#define sqi1_app_sqi_irq_raw_txeris_Pos   (6UL)
 
#define sqi1_app_sqi_irq_raw_txeris_Msk   (0x40UL)
 
#define sqi1_app_sqi_irq_raw_rxfris_Pos   (5UL)
 
#define sqi1_app_sqi_irq_raw_rxfris_Msk   (0x20UL)
 
#define sqi1_app_sqi_irq_raw_rxneris_Pos   (4UL)
 
#define sqi1_app_sqi_irq_raw_rxneris_Msk   (0x10UL)
 
#define sqi1_app_sqi_irq_raw_TXRIS_Pos   (3UL)
 
#define sqi1_app_sqi_irq_raw_TXRIS_Msk   (0x8UL)
 
#define sqi1_app_sqi_irq_raw_RXRIS_Pos   (2UL)
 
#define sqi1_app_sqi_irq_raw_RXRIS_Msk   (0x4UL)
 
#define sqi1_app_sqi_irq_raw_RTRIS_Pos   (1UL)
 
#define sqi1_app_sqi_irq_raw_RTRIS_Msk   (0x2UL)
 
#define sqi1_app_sqi_irq_raw_RORRIS_Pos   (0UL)
 
#define sqi1_app_sqi_irq_raw_RORRIS_Msk   (0x1UL)
 
#define sqi1_app_sqi_irq_masked_bf_align0_Pos   (9UL)
 
#define sqi1_app_sqi_irq_masked_bf_align0_Msk   (0xfffffe00UL)
 
#define sqi1_app_sqi_irq_masked_sqirom_error_Pos   (8UL)
 
#define sqi1_app_sqi_irq_masked_sqirom_error_Msk   (0x100UL)
 
#define sqi1_app_sqi_irq_masked_trans_end_Pos   (7UL)
 
#define sqi1_app_sqi_irq_masked_trans_end_Msk   (0x80UL)
 
#define sqi1_app_sqi_irq_masked_txemis_Pos   (6UL)
 
#define sqi1_app_sqi_irq_masked_txemis_Msk   (0x40UL)
 
#define sqi1_app_sqi_irq_masked_rxfmis_Pos   (5UL)
 
#define sqi1_app_sqi_irq_masked_rxfmis_Msk   (0x20UL)
 
#define sqi1_app_sqi_irq_masked_rxnemis_Pos   (4UL)
 
#define sqi1_app_sqi_irq_masked_rxnemis_Msk   (0x10UL)
 
#define sqi1_app_sqi_irq_masked_TXMIS_Pos   (3UL)
 
#define sqi1_app_sqi_irq_masked_TXMIS_Msk   (0x8UL)
 
#define sqi1_app_sqi_irq_masked_RXMIS_Pos   (2UL)
 
#define sqi1_app_sqi_irq_masked_RXMIS_Msk   (0x4UL)
 
#define sqi1_app_sqi_irq_masked_RTMIS_Pos   (1UL)
 
#define sqi1_app_sqi_irq_masked_RTMIS_Msk   (0x2UL)
 
#define sqi1_app_sqi_irq_masked_RORMIS_Pos   (0UL)
 
#define sqi1_app_sqi_irq_masked_RORMIS_Msk   (0x1UL)
 
#define sqi1_app_sqi_irq_clear_bf_align0_Pos   (9UL)
 
#define sqi1_app_sqi_irq_clear_bf_align0_Msk   (0xfffffe00UL)
 
#define sqi1_app_sqi_irq_clear_sqirom_error_Pos   (8UL)
 
#define sqi1_app_sqi_irq_clear_sqirom_error_Msk   (0x100UL)
 
#define sqi1_app_sqi_irq_clear_trans_end_Pos   (7UL)
 
#define sqi1_app_sqi_irq_clear_trans_end_Msk   (0x80UL)
 
#define sqi1_app_sqi_irq_clear_txeic_Pos   (6UL)
 
#define sqi1_app_sqi_irq_clear_txeic_Msk   (0x40UL)
 
#define sqi1_app_sqi_irq_clear_rxfic_Pos   (5UL)
 
#define sqi1_app_sqi_irq_clear_rxfic_Msk   (0x20UL)
 
#define sqi1_app_sqi_irq_clear_rxneic_Pos   (4UL)
 
#define sqi1_app_sqi_irq_clear_rxneic_Msk   (0x10UL)
 
#define sqi1_app_sqi_irq_clear_TXIC_Pos   (3UL)
 
#define sqi1_app_sqi_irq_clear_TXIC_Msk   (0x8UL)
 
#define sqi1_app_sqi_irq_clear_RXIC_Pos   (2UL)
 
#define sqi1_app_sqi_irq_clear_RXIC_Msk   (0x4UL)
 
#define sqi1_app_sqi_irq_clear_RTIC_Pos   (1UL)
 
#define sqi1_app_sqi_irq_clear_RTIC_Msk   (0x2UL)
 
#define sqi1_app_sqi_irq_clear_RORIC_Pos   (0UL)
 
#define sqi1_app_sqi_irq_clear_RORIC_Msk   (0x1UL)
 
#define sqi1_app_sqi_dmacr_bf_align0_Pos   (2UL)
 
#define sqi1_app_sqi_dmacr_bf_align0_Msk   (0xfffffffcUL)
 
#define sqi1_app_sqi_dmacr_tx_dma_en_Pos   (1UL)
 
#define sqi1_app_sqi_dmacr_tx_dma_en_Msk   (0x2UL)
 
#define sqi1_app_sqi_dmacr_rx_dma_en_Pos   (0UL)
 
#define sqi1_app_sqi_dmacr_rx_dma_en_Msk   (0x1UL)
 
#define sqi1_app_sqi_pio_out_bf_align0_Pos   (8UL)
 
#define sqi1_app_sqi_pio_out_bf_align0_Msk   (0xffffff00UL)
 
#define sqi1_app_sqi_pio_out_sio3_Pos   (7UL)
 
#define sqi1_app_sqi_pio_out_sio3_Msk   (0x80UL)
 
#define sqi1_app_sqi_pio_out_sio2_Pos   (6UL)
 
#define sqi1_app_sqi_pio_out_sio2_Msk   (0x40UL)
 
#define sqi1_app_sqi_pio_out_miso_Pos   (5UL)
 
#define sqi1_app_sqi_pio_out_miso_Msk   (0x20UL)
 
#define sqi1_app_sqi_pio_out_mosi_Pos   (4UL)
 
#define sqi1_app_sqi_pio_out_mosi_Msk   (0x10UL)
 
#define sqi1_app_sqi_pio_out_csn_Pos   (1UL)
 
#define sqi1_app_sqi_pio_out_csn_Msk   (0xeUL)
 
#define sqi1_app_sqi_pio_out_sclk_Pos   (0UL)
 
#define sqi1_app_sqi_pio_out_sclk_Msk   (0x1UL)
 
#define sqi1_app_sqi_pio_oe_bf_align0_Pos   (8UL)
 
#define sqi1_app_sqi_pio_oe_bf_align0_Msk   (0xffffff00UL)
 
#define sqi1_app_sqi_pio_oe_sio3_Pos   (7UL)
 
#define sqi1_app_sqi_pio_oe_sio3_Msk   (0x80UL)
 
#define sqi1_app_sqi_pio_oe_sio2_Pos   (6UL)
 
#define sqi1_app_sqi_pio_oe_sio2_Msk   (0x40UL)
 
#define sqi1_app_sqi_pio_oe_miso_Pos   (5UL)
 
#define sqi1_app_sqi_pio_oe_miso_Msk   (0x20UL)
 
#define sqi1_app_sqi_pio_oe_mosi_Pos   (4UL)
 
#define sqi1_app_sqi_pio_oe_mosi_Msk   (0x10UL)
 
#define sqi1_app_sqi_pio_oe_csn_Pos   (1UL)
 
#define sqi1_app_sqi_pio_oe_csn_Msk   (0xeUL)
 
#define sqi1_app_sqi_pio_oe_sclk_Pos   (0UL)
 
#define sqi1_app_sqi_pio_oe_sclk_Msk   (0x1UL)
 
#define sqi1_app_sqi_pio_in_bf_align0_Pos   (8UL)
 
#define sqi1_app_sqi_pio_in_bf_align0_Msk   (0xffffff00UL)
 
#define sqi1_app_sqi_pio_in_sio3_Pos   (7UL)
 
#define sqi1_app_sqi_pio_in_sio3_Msk   (0x80UL)
 
#define sqi1_app_sqi_pio_in_sio2_Pos   (6UL)
 
#define sqi1_app_sqi_pio_in_sio2_Msk   (0x40UL)
 
#define sqi1_app_sqi_pio_in_miso_Pos   (5UL)
 
#define sqi1_app_sqi_pio_in_miso_Msk   (0x20UL)
 
#define sqi1_app_sqi_pio_in_mosi_Pos   (4UL)
 
#define sqi1_app_sqi_pio_in_mosi_Msk   (0x10UL)
 
#define sqi1_app_sqi_pio_in_csn_Pos   (1UL)
 
#define sqi1_app_sqi_pio_in_csn_Msk   (0xeUL)
 
#define sqi1_app_sqi_pio_in_sclk_Pos   (0UL)
 
#define sqi1_app_sqi_pio_in_sclk_Msk   (0x1UL)
 
#define sqi1_app_sqi_sqirom_cfg_clk_div_val_Pos   (24UL)
 
#define sqi1_app_sqi_sqirom_cfg_clk_div_val_Msk   (0xff000000UL)
 
#define sqi1_app_sqi_sqirom_cfg_bf_align1_Pos   (22UL)
 
#define sqi1_app_sqi_sqirom_cfg_bf_align1_Msk   (0xc00000UL)
 
#define sqi1_app_sqi_sqirom_cfg_t_csh_Pos   (20UL)
 
#define sqi1_app_sqi_sqirom_cfg_t_csh_Msk   (0x300000UL)
 
#define sqi1_app_sqi_sqirom_cfg_dummy_cycles_Pos   (16UL)
 
#define sqi1_app_sqi_sqirom_cfg_dummy_cycles_Msk   (0xf0000UL)
 
#define sqi1_app_sqi_sqirom_cfg_cmd_byte_Pos   (8UL)
 
#define sqi1_app_sqi_sqirom_cfg_cmd_byte_Msk   (0xff00UL)
 
#define sqi1_app_sqi_sqirom_cfg_bf_align0_Pos   (7UL)
 
#define sqi1_app_sqi_sqirom_cfg_bf_align0_Msk   (0x80UL)
 
#define sqi1_app_sqi_sqirom_cfg_addr_bits_Pos   (4UL)
 
#define sqi1_app_sqi_sqirom_cfg_addr_bits_Msk   (0x70UL)
 
#define sqi1_app_sqi_sqirom_cfg_addr_nibbles_Pos   (2UL)
 
#define sqi1_app_sqi_sqirom_cfg_addr_nibbles_Msk   (0xcUL)
 
#define sqi1_app_sqi_sqirom_cfg_addr_before_cmd_Pos   (1UL)
 
#define sqi1_app_sqi_sqirom_cfg_addr_before_cmd_Msk   (0x2UL)
 
#define sqi1_app_sqi_sqirom_cfg_enable_Pos   (0UL)
 
#define sqi1_app_sqi_sqirom_cfg_enable_Msk   (0x1UL)
 
#define can_ctrl0_app_canctrl_mode_bf_align0_Pos   (4UL)
 
#define can_ctrl0_app_canctrl_mode_bf_align0_Msk   (0xfffffff0UL)
 
#define can_ctrl0_app_canctrl_mode_acceptance_mode_Pos   (3UL)
 
#define can_ctrl0_app_canctrl_mode_acceptance_mode_Msk   (0x8UL)
 
#define can_ctrl0_app_canctrl_mode_selftest_Pos   (2UL)
 
#define can_ctrl0_app_canctrl_mode_selftest_Msk   (0x4UL)
 
#define can_ctrl0_app_canctrl_mode_listen_mode_Pos   (1UL)
 
#define can_ctrl0_app_canctrl_mode_listen_mode_Msk   (0x2UL)
 
#define can_ctrl0_app_canctrl_mode_reset_mode_Pos   (0UL)
 
#define can_ctrl0_app_canctrl_mode_reset_mode_Msk   (0x1UL)
 
#define can_ctrl0_app_canctrl_command_bf_align0_Pos   (5UL)
 
#define can_ctrl0_app_canctrl_command_bf_align0_Msk   (0xffffffe0UL)
 
#define can_ctrl0_app_canctrl_command_self_rx_request_Pos   (4UL)
 
#define can_ctrl0_app_canctrl_command_self_rx_request_Msk   (0x10UL)
 
#define can_ctrl0_app_canctrl_command_clr_overrun_Pos   (3UL)
 
#define can_ctrl0_app_canctrl_command_clr_overrun_Msk   (0x8UL)
 
#define can_ctrl0_app_canctrl_command_release_rx_buf_Pos   (2UL)
 
#define can_ctrl0_app_canctrl_command_release_rx_buf_Msk   (0x4UL)
 
#define can_ctrl0_app_canctrl_command_abort_tx_Pos   (1UL)
 
#define can_ctrl0_app_canctrl_command_abort_tx_Msk   (0x2UL)
 
#define can_ctrl0_app_canctrl_command_tx_request_Pos   (0UL)
 
#define can_ctrl0_app_canctrl_command_tx_request_Msk   (0x1UL)
 
#define can_ctrl0_app_canctrl_status_bf_align0_Pos   (9UL)
 
#define can_ctrl0_app_canctrl_status_bf_align0_Msk   (0xfffffe00UL)
 
#define can_ctrl0_app_canctrl_status_tx_aborted_Pos   (8UL)
 
#define can_ctrl0_app_canctrl_status_tx_aborted_Msk   (0x100UL)
 
#define can_ctrl0_app_canctrl_status_bus_status_Pos   (7UL)
 
#define can_ctrl0_app_canctrl_status_bus_status_Msk   (0x80UL)
 
#define can_ctrl0_app_canctrl_status_error_status_Pos   (6UL)
 
#define can_ctrl0_app_canctrl_status_error_status_Msk   (0x40UL)
 
#define can_ctrl0_app_canctrl_status_tx_status_Pos   (5UL)
 
#define can_ctrl0_app_canctrl_status_tx_status_Msk   (0x20UL)
 
#define can_ctrl0_app_canctrl_status_rx_status_Pos   (4UL)
 
#define can_ctrl0_app_canctrl_status_rx_status_Msk   (0x10UL)
 
#define can_ctrl0_app_canctrl_status_tx_complete_Pos   (3UL)
 
#define can_ctrl0_app_canctrl_status_tx_complete_Msk   (0x8UL)
 
#define can_ctrl0_app_canctrl_status_tx_buf_status_Pos   (2UL)
 
#define can_ctrl0_app_canctrl_status_tx_buf_status_Msk   (0x4UL)
 
#define can_ctrl0_app_canctrl_status_overrun_Pos   (1UL)
 
#define can_ctrl0_app_canctrl_status_overrun_Msk   (0x2UL)
 
#define can_ctrl0_app_canctrl_status_rx_buf_status_Pos   (0UL)
 
#define can_ctrl0_app_canctrl_status_rx_buf_status_Msk   (0x1UL)
 
#define can_ctrl0_app_canctrl_irq_bf_align1_Pos   (8UL)
 
#define can_ctrl0_app_canctrl_irq_bf_align1_Msk   (0xffffff00UL)
 
#define can_ctrl0_app_canctrl_irq_bus_error_irq_Pos   (7UL)
 
#define can_ctrl0_app_canctrl_irq_bus_error_irq_Msk   (0x80UL)
 
#define can_ctrl0_app_canctrl_irq_arb_lost_irq_Pos   (6UL)
 
#define can_ctrl0_app_canctrl_irq_arb_lost_irq_Msk   (0x40UL)
 
#define can_ctrl0_app_canctrl_irq_err_passive_irq_Pos   (5UL)
 
#define can_ctrl0_app_canctrl_irq_err_passive_irq_Msk   (0x20UL)
 
#define can_ctrl0_app_canctrl_irq_bf_align0_Pos   (4UL)
 
#define can_ctrl0_app_canctrl_irq_bf_align0_Msk   (0x10UL)
 
#define can_ctrl0_app_canctrl_irq_overrun_irq_Pos   (3UL)
 
#define can_ctrl0_app_canctrl_irq_overrun_irq_Msk   (0x8UL)
 
#define can_ctrl0_app_canctrl_irq_warning_irq_Pos   (2UL)
 
#define can_ctrl0_app_canctrl_irq_warning_irq_Msk   (0x4UL)
 
#define can_ctrl0_app_canctrl_irq_tx_irq_Pos   (1UL)
 
#define can_ctrl0_app_canctrl_irq_tx_irq_Msk   (0x2UL)
 
#define can_ctrl0_app_canctrl_irq_rx_irq_Pos   (0UL)
 
#define can_ctrl0_app_canctrl_irq_rx_irq_Msk   (0x1UL)
 
#define can_ctrl0_app_canctrl_irq_en_bf_align1_Pos   (8UL)
 
#define can_ctrl0_app_canctrl_irq_en_bf_align1_Msk   (0xffffff00UL)
 
#define can_ctrl0_app_canctrl_irq_en_bus_error_irq_en_Pos   (7UL)
 
#define can_ctrl0_app_canctrl_irq_en_bus_error_irq_en_Msk   (0x80UL)
 
#define can_ctrl0_app_canctrl_irq_en_arb_lost_irq_en_Pos   (6UL)
 
#define can_ctrl0_app_canctrl_irq_en_arb_lost_irq_en_Msk   (0x40UL)
 
#define can_ctrl0_app_canctrl_irq_en_err_passive_irq_en_Pos   (5UL)
 
#define can_ctrl0_app_canctrl_irq_en_err_passive_irq_en_Msk   (0x20UL)
 
#define can_ctrl0_app_canctrl_irq_en_bf_align0_Pos   (4UL)
 
#define can_ctrl0_app_canctrl_irq_en_bf_align0_Msk   (0x10UL)
 
#define can_ctrl0_app_canctrl_irq_en_overrun_irq_en_Pos   (3UL)
 
#define can_ctrl0_app_canctrl_irq_en_overrun_irq_en_Msk   (0x8UL)
 
#define can_ctrl0_app_canctrl_irq_en_warning_irq_en_Pos   (2UL)
 
#define can_ctrl0_app_canctrl_irq_en_warning_irq_en_Msk   (0x4UL)
 
#define can_ctrl0_app_canctrl_irq_en_tx_irq_en_Pos   (1UL)
 
#define can_ctrl0_app_canctrl_irq_en_tx_irq_en_Msk   (0x2UL)
 
#define can_ctrl0_app_canctrl_irq_en_rx_irq_en_Pos   (0UL)
 
#define can_ctrl0_app_canctrl_irq_en_rx_irq_en_Msk   (0x1UL)
 
#define can_ctrl0_app_canctrl_not_extended_acceptance_mask0_bf_align0_Pos   (0UL)
 
#define can_ctrl0_app_canctrl_not_extended_acceptance_mask0_bf_align0_Msk   (0xffffffffUL)
 
#define can_ctrl0_app_canctrl_bus_timing0_bf_align0_Pos   (11UL)
 
#define can_ctrl0_app_canctrl_bus_timing0_bf_align0_Msk   (0xfffff800UL)
 
#define can_ctrl0_app_canctrl_bus_timing0_sync_jump_width_Pos   (9UL)
 
#define can_ctrl0_app_canctrl_bus_timing0_sync_jump_width_Msk   (0x600UL)
 
#define can_ctrl0_app_canctrl_bus_timing0_prescaler_Pos   (0UL)
 
#define can_ctrl0_app_canctrl_bus_timing0_prescaler_Msk   (0x1ffUL)
 
#define can_ctrl0_app_canctrl_bus_timing1_bf_align1_Pos   (13UL)
 
#define can_ctrl0_app_canctrl_bus_timing1_bf_align1_Msk   (0xffffe000UL)
 
#define can_ctrl0_app_canctrl_bus_timing1_tseg2_Pos   (8UL)
 
#define can_ctrl0_app_canctrl_bus_timing1_tseg2_Msk   (0x1f00UL)
 
#define can_ctrl0_app_canctrl_bus_timing1_oversampling_Pos   (7UL)
 
#define can_ctrl0_app_canctrl_bus_timing1_oversampling_Msk   (0x80UL)
 
#define can_ctrl0_app_canctrl_bus_timing1_bf_align0_Pos   (6UL)
 
#define can_ctrl0_app_canctrl_bus_timing1_bf_align0_Msk   (0x40UL)
 
#define can_ctrl0_app_canctrl_bus_timing1_tseg1_Pos   (0UL)
 
#define can_ctrl0_app_canctrl_bus_timing1_tseg1_Msk   (0x3fUL)
 
#define can_ctrl0_app_canctrl_not_extended_data0_bf_align0_Pos   (0UL)
 
#define can_ctrl0_app_canctrl_not_extended_data0_bf_align0_Msk   (0xffffffffUL)
 
#define can_ctrl0_app_canctrl_arb_lost_capture_bf_align0_Pos   (5UL)
 
#define can_ctrl0_app_canctrl_arb_lost_capture_bf_align0_Msk   (0xffffffe0UL)
 
#define can_ctrl0_app_canctrl_arb_lost_capture_position_Pos   (0UL)
 
#define can_ctrl0_app_canctrl_arb_lost_capture_position_Msk   (0x1fUL)
 
#define can_ctrl0_app_canctrl_err_code_capture_bf_align0_Pos   (8UL)
 
#define can_ctrl0_app_canctrl_err_code_capture_bf_align0_Msk   (0xffffff00UL)
 
#define can_ctrl0_app_canctrl_err_code_capture_err_code_Pos   (6UL)
 
#define can_ctrl0_app_canctrl_err_code_capture_err_code_Msk   (0xc0UL)
 
#define can_ctrl0_app_canctrl_err_code_capture_direction_Pos   (5UL)
 
#define can_ctrl0_app_canctrl_err_code_capture_direction_Msk   (0x20UL)
 
#define can_ctrl0_app_canctrl_err_code_capture_segment_Pos   (0UL)
 
#define can_ctrl0_app_canctrl_err_code_capture_segment_Msk   (0x1fUL)
 
#define can_ctrl0_app_canctrl_err_warning_limit_bf_align0_Pos   (8UL)
 
#define can_ctrl0_app_canctrl_err_warning_limit_bf_align0_Msk   (0xffffff00UL)
 
#define can_ctrl0_app_canctrl_err_warning_limit_limit_Pos   (0UL)
 
#define can_ctrl0_app_canctrl_err_warning_limit_limit_Msk   (0xffUL)
 
#define can_ctrl0_app_canctrl_rx_error_cnt_bf_align0_Pos   (8UL)
 
#define can_ctrl0_app_canctrl_rx_error_cnt_bf_align0_Msk   (0xffffff00UL)
 
#define can_ctrl0_app_canctrl_rx_error_cnt_rx_err_Pos   (0UL)
 
#define can_ctrl0_app_canctrl_rx_error_cnt_rx_err_Msk   (0xffUL)
 
#define can_ctrl0_app_canctrl_tx_error_cnt_bf_align0_Pos   (8UL)
 
#define can_ctrl0_app_canctrl_tx_error_cnt_bf_align0_Msk   (0xffffff00UL)
 
#define can_ctrl0_app_canctrl_tx_error_cnt_tx_err_Pos   (0UL)
 
#define can_ctrl0_app_canctrl_tx_error_cnt_tx_err_Msk   (0xffUL)
 
#define can_ctrl0_app_canctrl_data0_bf_align0_Pos   (8UL)
 
#define can_ctrl0_app_canctrl_data0_bf_align0_Msk   (0xffffff00UL)
 
#define can_ctrl0_app_canctrl_data0_data_Pos   (0UL)
 
#define can_ctrl0_app_canctrl_data0_data_Msk   (0xffUL)
 
#define can_ctrl0_app_canctrl_data1_bf_align0_Pos   (8UL)
 
#define can_ctrl0_app_canctrl_data1_bf_align0_Msk   (0xffffff00UL)
 
#define can_ctrl0_app_canctrl_data1_data_Pos   (0UL)
 
#define can_ctrl0_app_canctrl_data1_data_Msk   (0xffUL)
 
#define can_ctrl0_app_canctrl_data2_bf_align0_Pos   (8UL)
 
#define can_ctrl0_app_canctrl_data2_bf_align0_Msk   (0xffffff00UL)
 
#define can_ctrl0_app_canctrl_data2_data_Pos   (0UL)
 
#define can_ctrl0_app_canctrl_data2_data_Msk   (0xffUL)
 
#define can_ctrl0_app_canctrl_data3_bf_align0_Pos   (8UL)
 
#define can_ctrl0_app_canctrl_data3_bf_align0_Msk   (0xffffff00UL)
 
#define can_ctrl0_app_canctrl_data3_data_Pos   (0UL)
 
#define can_ctrl0_app_canctrl_data3_data_Msk   (0xffUL)
 
#define can_ctrl0_app_canctrl_data4_bf_align0_Pos   (8UL)
 
#define can_ctrl0_app_canctrl_data4_bf_align0_Msk   (0xffffff00UL)
 
#define can_ctrl0_app_canctrl_data4_data_Pos   (0UL)
 
#define can_ctrl0_app_canctrl_data4_data_Msk   (0xffUL)
 
#define can_ctrl0_app_canctrl_data5_bf_align0_Pos   (8UL)
 
#define can_ctrl0_app_canctrl_data5_bf_align0_Msk   (0xffffff00UL)
 
#define can_ctrl0_app_canctrl_data5_data_Pos   (0UL)
 
#define can_ctrl0_app_canctrl_data5_data_Msk   (0xffUL)
 
#define can_ctrl0_app_canctrl_data6_bf_align0_Pos   (8UL)
 
#define can_ctrl0_app_canctrl_data6_bf_align0_Msk   (0xffffff00UL)
 
#define can_ctrl0_app_canctrl_data6_data_Pos   (0UL)
 
#define can_ctrl0_app_canctrl_data6_data_Msk   (0xffUL)
 
#define can_ctrl0_app_canctrl_data7_bf_align0_Pos   (8UL)
 
#define can_ctrl0_app_canctrl_data7_bf_align0_Msk   (0xffffff00UL)
 
#define can_ctrl0_app_canctrl_data7_data_Pos   (0UL)
 
#define can_ctrl0_app_canctrl_data7_data_Msk   (0xffUL)
 
#define can_ctrl0_app_canctrl_data8_bf_align0_Pos   (8UL)
 
#define can_ctrl0_app_canctrl_data8_bf_align0_Msk   (0xffffff00UL)
 
#define can_ctrl0_app_canctrl_data8_data_Pos   (0UL)
 
#define can_ctrl0_app_canctrl_data8_data_Msk   (0xffUL)
 
#define can_ctrl0_app_canctrl_data9_bf_align0_Pos   (8UL)
 
#define can_ctrl0_app_canctrl_data9_bf_align0_Msk   (0xffffff00UL)
 
#define can_ctrl0_app_canctrl_data9_data_Pos   (0UL)
 
#define can_ctrl0_app_canctrl_data9_data_Msk   (0xffUL)
 
#define can_ctrl0_app_canctrl_data10_bf_align0_Pos   (8UL)
 
#define can_ctrl0_app_canctrl_data10_bf_align0_Msk   (0xffffff00UL)
 
#define can_ctrl0_app_canctrl_data10_data_Pos   (0UL)
 
#define can_ctrl0_app_canctrl_data10_data_Msk   (0xffUL)
 
#define can_ctrl0_app_canctrl_data11_bf_align0_Pos   (8UL)
 
#define can_ctrl0_app_canctrl_data11_bf_align0_Msk   (0xffffff00UL)
 
#define can_ctrl0_app_canctrl_data11_data_Pos   (0UL)
 
#define can_ctrl0_app_canctrl_data11_data_Msk   (0xffUL)
 
#define can_ctrl0_app_canctrl_data12_bf_align0_Pos   (8UL)
 
#define can_ctrl0_app_canctrl_data12_bf_align0_Msk   (0xffffff00UL)
 
#define can_ctrl0_app_canctrl_data12_data_Pos   (0UL)
 
#define can_ctrl0_app_canctrl_data12_data_Msk   (0xffUL)
 
#define can_ctrl0_app_canctrl_rx_message_cnt_bf_align0_Pos   (7UL)
 
#define can_ctrl0_app_canctrl_rx_message_cnt_bf_align0_Msk   (0xffffff80UL)
 
#define can_ctrl0_app_canctrl_rx_message_cnt_rx_msg_cnt_Pos   (0UL)
 
#define can_ctrl0_app_canctrl_rx_message_cnt_rx_msg_cnt_Msk   (0x7fUL)
 
#define can_ctrl0_app_canctrl_mode_control_bf_align1_Pos   (8UL)
 
#define can_ctrl0_app_canctrl_mode_control_bf_align1_Msk   (0xffffff00UL)
 
#define can_ctrl0_app_canctrl_mode_control_mode_Pos   (7UL)
 
#define can_ctrl0_app_canctrl_mode_control_mode_Msk   (0x80UL)
 
#define can_ctrl0_app_canctrl_mode_control_bf_align0_Pos   (0UL)
 
#define can_ctrl0_app_canctrl_mode_control_bf_align0_Msk   (0x7fUL)
 
#define can_ctrl1_app_canctrl_mode_bf_align0_Pos   (4UL)
 
#define can_ctrl1_app_canctrl_mode_bf_align0_Msk   (0xfffffff0UL)
 
#define can_ctrl1_app_canctrl_mode_acceptance_mode_Pos   (3UL)
 
#define can_ctrl1_app_canctrl_mode_acceptance_mode_Msk   (0x8UL)
 
#define can_ctrl1_app_canctrl_mode_selftest_Pos   (2UL)
 
#define can_ctrl1_app_canctrl_mode_selftest_Msk   (0x4UL)
 
#define can_ctrl1_app_canctrl_mode_listen_mode_Pos   (1UL)
 
#define can_ctrl1_app_canctrl_mode_listen_mode_Msk   (0x2UL)
 
#define can_ctrl1_app_canctrl_mode_reset_mode_Pos   (0UL)
 
#define can_ctrl1_app_canctrl_mode_reset_mode_Msk   (0x1UL)
 
#define can_ctrl1_app_canctrl_command_bf_align0_Pos   (5UL)
 
#define can_ctrl1_app_canctrl_command_bf_align0_Msk   (0xffffffe0UL)
 
#define can_ctrl1_app_canctrl_command_self_rx_request_Pos   (4UL)
 
#define can_ctrl1_app_canctrl_command_self_rx_request_Msk   (0x10UL)
 
#define can_ctrl1_app_canctrl_command_clr_overrun_Pos   (3UL)
 
#define can_ctrl1_app_canctrl_command_clr_overrun_Msk   (0x8UL)
 
#define can_ctrl1_app_canctrl_command_release_rx_buf_Pos   (2UL)
 
#define can_ctrl1_app_canctrl_command_release_rx_buf_Msk   (0x4UL)
 
#define can_ctrl1_app_canctrl_command_abort_tx_Pos   (1UL)
 
#define can_ctrl1_app_canctrl_command_abort_tx_Msk   (0x2UL)
 
#define can_ctrl1_app_canctrl_command_tx_request_Pos   (0UL)
 
#define can_ctrl1_app_canctrl_command_tx_request_Msk   (0x1UL)
 
#define can_ctrl1_app_canctrl_status_bf_align0_Pos   (9UL)
 
#define can_ctrl1_app_canctrl_status_bf_align0_Msk   (0xfffffe00UL)
 
#define can_ctrl1_app_canctrl_status_tx_aborted_Pos   (8UL)
 
#define can_ctrl1_app_canctrl_status_tx_aborted_Msk   (0x100UL)
 
#define can_ctrl1_app_canctrl_status_bus_status_Pos   (7UL)
 
#define can_ctrl1_app_canctrl_status_bus_status_Msk   (0x80UL)
 
#define can_ctrl1_app_canctrl_status_error_status_Pos   (6UL)
 
#define can_ctrl1_app_canctrl_status_error_status_Msk   (0x40UL)
 
#define can_ctrl1_app_canctrl_status_tx_status_Pos   (5UL)
 
#define can_ctrl1_app_canctrl_status_tx_status_Msk   (0x20UL)
 
#define can_ctrl1_app_canctrl_status_rx_status_Pos   (4UL)
 
#define can_ctrl1_app_canctrl_status_rx_status_Msk   (0x10UL)
 
#define can_ctrl1_app_canctrl_status_tx_complete_Pos   (3UL)
 
#define can_ctrl1_app_canctrl_status_tx_complete_Msk   (0x8UL)
 
#define can_ctrl1_app_canctrl_status_tx_buf_status_Pos   (2UL)
 
#define can_ctrl1_app_canctrl_status_tx_buf_status_Msk   (0x4UL)
 
#define can_ctrl1_app_canctrl_status_overrun_Pos   (1UL)
 
#define can_ctrl1_app_canctrl_status_overrun_Msk   (0x2UL)
 
#define can_ctrl1_app_canctrl_status_rx_buf_status_Pos   (0UL)
 
#define can_ctrl1_app_canctrl_status_rx_buf_status_Msk   (0x1UL)
 
#define can_ctrl1_app_canctrl_irq_bf_align1_Pos   (8UL)
 
#define can_ctrl1_app_canctrl_irq_bf_align1_Msk   (0xffffff00UL)
 
#define can_ctrl1_app_canctrl_irq_bus_error_irq_Pos   (7UL)
 
#define can_ctrl1_app_canctrl_irq_bus_error_irq_Msk   (0x80UL)
 
#define can_ctrl1_app_canctrl_irq_arb_lost_irq_Pos   (6UL)
 
#define can_ctrl1_app_canctrl_irq_arb_lost_irq_Msk   (0x40UL)
 
#define can_ctrl1_app_canctrl_irq_err_passive_irq_Pos   (5UL)
 
#define can_ctrl1_app_canctrl_irq_err_passive_irq_Msk   (0x20UL)
 
#define can_ctrl1_app_canctrl_irq_bf_align0_Pos   (4UL)
 
#define can_ctrl1_app_canctrl_irq_bf_align0_Msk   (0x10UL)
 
#define can_ctrl1_app_canctrl_irq_overrun_irq_Pos   (3UL)
 
#define can_ctrl1_app_canctrl_irq_overrun_irq_Msk   (0x8UL)
 
#define can_ctrl1_app_canctrl_irq_warning_irq_Pos   (2UL)
 
#define can_ctrl1_app_canctrl_irq_warning_irq_Msk   (0x4UL)
 
#define can_ctrl1_app_canctrl_irq_tx_irq_Pos   (1UL)
 
#define can_ctrl1_app_canctrl_irq_tx_irq_Msk   (0x2UL)
 
#define can_ctrl1_app_canctrl_irq_rx_irq_Pos   (0UL)
 
#define can_ctrl1_app_canctrl_irq_rx_irq_Msk   (0x1UL)
 
#define can_ctrl1_app_canctrl_irq_en_bf_align1_Pos   (8UL)
 
#define can_ctrl1_app_canctrl_irq_en_bf_align1_Msk   (0xffffff00UL)
 
#define can_ctrl1_app_canctrl_irq_en_bus_error_irq_en_Pos   (7UL)
 
#define can_ctrl1_app_canctrl_irq_en_bus_error_irq_en_Msk   (0x80UL)
 
#define can_ctrl1_app_canctrl_irq_en_arb_lost_irq_en_Pos   (6UL)
 
#define can_ctrl1_app_canctrl_irq_en_arb_lost_irq_en_Msk   (0x40UL)
 
#define can_ctrl1_app_canctrl_irq_en_err_passive_irq_en_Pos   (5UL)
 
#define can_ctrl1_app_canctrl_irq_en_err_passive_irq_en_Msk   (0x20UL)
 
#define can_ctrl1_app_canctrl_irq_en_bf_align0_Pos   (4UL)
 
#define can_ctrl1_app_canctrl_irq_en_bf_align0_Msk   (0x10UL)
 
#define can_ctrl1_app_canctrl_irq_en_overrun_irq_en_Pos   (3UL)
 
#define can_ctrl1_app_canctrl_irq_en_overrun_irq_en_Msk   (0x8UL)
 
#define can_ctrl1_app_canctrl_irq_en_warning_irq_en_Pos   (2UL)
 
#define can_ctrl1_app_canctrl_irq_en_warning_irq_en_Msk   (0x4UL)
 
#define can_ctrl1_app_canctrl_irq_en_tx_irq_en_Pos   (1UL)
 
#define can_ctrl1_app_canctrl_irq_en_tx_irq_en_Msk   (0x2UL)
 
#define can_ctrl1_app_canctrl_irq_en_rx_irq_en_Pos   (0UL)
 
#define can_ctrl1_app_canctrl_irq_en_rx_irq_en_Msk   (0x1UL)
 
#define can_ctrl1_app_canctrl_not_extended_acceptance_mask0_bf_align0_Pos   (0UL)
 
#define can_ctrl1_app_canctrl_not_extended_acceptance_mask0_bf_align0_Msk   (0xffffffffUL)
 
#define can_ctrl1_app_canctrl_bus_timing0_bf_align0_Pos   (11UL)
 
#define can_ctrl1_app_canctrl_bus_timing0_bf_align0_Msk   (0xfffff800UL)
 
#define can_ctrl1_app_canctrl_bus_timing0_sync_jump_width_Pos   (9UL)
 
#define can_ctrl1_app_canctrl_bus_timing0_sync_jump_width_Msk   (0x600UL)
 
#define can_ctrl1_app_canctrl_bus_timing0_prescaler_Pos   (0UL)
 
#define can_ctrl1_app_canctrl_bus_timing0_prescaler_Msk   (0x1ffUL)
 
#define can_ctrl1_app_canctrl_bus_timing1_bf_align1_Pos   (13UL)
 
#define can_ctrl1_app_canctrl_bus_timing1_bf_align1_Msk   (0xffffe000UL)
 
#define can_ctrl1_app_canctrl_bus_timing1_tseg2_Pos   (8UL)
 
#define can_ctrl1_app_canctrl_bus_timing1_tseg2_Msk   (0x1f00UL)
 
#define can_ctrl1_app_canctrl_bus_timing1_oversampling_Pos   (7UL)
 
#define can_ctrl1_app_canctrl_bus_timing1_oversampling_Msk   (0x80UL)
 
#define can_ctrl1_app_canctrl_bus_timing1_bf_align0_Pos   (6UL)
 
#define can_ctrl1_app_canctrl_bus_timing1_bf_align0_Msk   (0x40UL)
 
#define can_ctrl1_app_canctrl_bus_timing1_tseg1_Pos   (0UL)
 
#define can_ctrl1_app_canctrl_bus_timing1_tseg1_Msk   (0x3fUL)
 
#define can_ctrl1_app_canctrl_not_extended_data0_bf_align0_Pos   (0UL)
 
#define can_ctrl1_app_canctrl_not_extended_data0_bf_align0_Msk   (0xffffffffUL)
 
#define can_ctrl1_app_canctrl_arb_lost_capture_bf_align0_Pos   (5UL)
 
#define can_ctrl1_app_canctrl_arb_lost_capture_bf_align0_Msk   (0xffffffe0UL)
 
#define can_ctrl1_app_canctrl_arb_lost_capture_position_Pos   (0UL)
 
#define can_ctrl1_app_canctrl_arb_lost_capture_position_Msk   (0x1fUL)
 
#define can_ctrl1_app_canctrl_err_code_capture_bf_align0_Pos   (8UL)
 
#define can_ctrl1_app_canctrl_err_code_capture_bf_align0_Msk   (0xffffff00UL)
 
#define can_ctrl1_app_canctrl_err_code_capture_err_code_Pos   (6UL)
 
#define can_ctrl1_app_canctrl_err_code_capture_err_code_Msk   (0xc0UL)
 
#define can_ctrl1_app_canctrl_err_code_capture_direction_Pos   (5UL)
 
#define can_ctrl1_app_canctrl_err_code_capture_direction_Msk   (0x20UL)
 
#define can_ctrl1_app_canctrl_err_code_capture_segment_Pos   (0UL)
 
#define can_ctrl1_app_canctrl_err_code_capture_segment_Msk   (0x1fUL)
 
#define can_ctrl1_app_canctrl_err_warning_limit_bf_align0_Pos   (8UL)
 
#define can_ctrl1_app_canctrl_err_warning_limit_bf_align0_Msk   (0xffffff00UL)
 
#define can_ctrl1_app_canctrl_err_warning_limit_limit_Pos   (0UL)
 
#define can_ctrl1_app_canctrl_err_warning_limit_limit_Msk   (0xffUL)
 
#define can_ctrl1_app_canctrl_rx_error_cnt_bf_align0_Pos   (8UL)
 
#define can_ctrl1_app_canctrl_rx_error_cnt_bf_align0_Msk   (0xffffff00UL)
 
#define can_ctrl1_app_canctrl_rx_error_cnt_rx_err_Pos   (0UL)
 
#define can_ctrl1_app_canctrl_rx_error_cnt_rx_err_Msk   (0xffUL)
 
#define can_ctrl1_app_canctrl_tx_error_cnt_bf_align0_Pos   (8UL)
 
#define can_ctrl1_app_canctrl_tx_error_cnt_bf_align0_Msk   (0xffffff00UL)
 
#define can_ctrl1_app_canctrl_tx_error_cnt_tx_err_Pos   (0UL)
 
#define can_ctrl1_app_canctrl_tx_error_cnt_tx_err_Msk   (0xffUL)
 
#define can_ctrl1_app_canctrl_data0_bf_align0_Pos   (8UL)
 
#define can_ctrl1_app_canctrl_data0_bf_align0_Msk   (0xffffff00UL)
 
#define can_ctrl1_app_canctrl_data0_data_Pos   (0UL)
 
#define can_ctrl1_app_canctrl_data0_data_Msk   (0xffUL)
 
#define can_ctrl1_app_canctrl_data1_bf_align0_Pos   (8UL)
 
#define can_ctrl1_app_canctrl_data1_bf_align0_Msk   (0xffffff00UL)
 
#define can_ctrl1_app_canctrl_data1_data_Pos   (0UL)
 
#define can_ctrl1_app_canctrl_data1_data_Msk   (0xffUL)
 
#define can_ctrl1_app_canctrl_data2_bf_align0_Pos   (8UL)
 
#define can_ctrl1_app_canctrl_data2_bf_align0_Msk   (0xffffff00UL)
 
#define can_ctrl1_app_canctrl_data2_data_Pos   (0UL)
 
#define can_ctrl1_app_canctrl_data2_data_Msk   (0xffUL)
 
#define can_ctrl1_app_canctrl_data3_bf_align0_Pos   (8UL)
 
#define can_ctrl1_app_canctrl_data3_bf_align0_Msk   (0xffffff00UL)
 
#define can_ctrl1_app_canctrl_data3_data_Pos   (0UL)
 
#define can_ctrl1_app_canctrl_data3_data_Msk   (0xffUL)
 
#define can_ctrl1_app_canctrl_data4_bf_align0_Pos   (8UL)
 
#define can_ctrl1_app_canctrl_data4_bf_align0_Msk   (0xffffff00UL)
 
#define can_ctrl1_app_canctrl_data4_data_Pos   (0UL)
 
#define can_ctrl1_app_canctrl_data4_data_Msk   (0xffUL)
 
#define can_ctrl1_app_canctrl_data5_bf_align0_Pos   (8UL)
 
#define can_ctrl1_app_canctrl_data5_bf_align0_Msk   (0xffffff00UL)
 
#define can_ctrl1_app_canctrl_data5_data_Pos   (0UL)
 
#define can_ctrl1_app_canctrl_data5_data_Msk   (0xffUL)
 
#define can_ctrl1_app_canctrl_data6_bf_align0_Pos   (8UL)
 
#define can_ctrl1_app_canctrl_data6_bf_align0_Msk   (0xffffff00UL)
 
#define can_ctrl1_app_canctrl_data6_data_Pos   (0UL)
 
#define can_ctrl1_app_canctrl_data6_data_Msk   (0xffUL)
 
#define can_ctrl1_app_canctrl_data7_bf_align0_Pos   (8UL)
 
#define can_ctrl1_app_canctrl_data7_bf_align0_Msk   (0xffffff00UL)
 
#define can_ctrl1_app_canctrl_data7_data_Pos   (0UL)
 
#define can_ctrl1_app_canctrl_data7_data_Msk   (0xffUL)
 
#define can_ctrl1_app_canctrl_data8_bf_align0_Pos   (8UL)
 
#define can_ctrl1_app_canctrl_data8_bf_align0_Msk   (0xffffff00UL)
 
#define can_ctrl1_app_canctrl_data8_data_Pos   (0UL)
 
#define can_ctrl1_app_canctrl_data8_data_Msk   (0xffUL)
 
#define can_ctrl1_app_canctrl_data9_bf_align0_Pos   (8UL)
 
#define can_ctrl1_app_canctrl_data9_bf_align0_Msk   (0xffffff00UL)
 
#define can_ctrl1_app_canctrl_data9_data_Pos   (0UL)
 
#define can_ctrl1_app_canctrl_data9_data_Msk   (0xffUL)
 
#define can_ctrl1_app_canctrl_data10_bf_align0_Pos   (8UL)
 
#define can_ctrl1_app_canctrl_data10_bf_align0_Msk   (0xffffff00UL)
 
#define can_ctrl1_app_canctrl_data10_data_Pos   (0UL)
 
#define can_ctrl1_app_canctrl_data10_data_Msk   (0xffUL)
 
#define can_ctrl1_app_canctrl_data11_bf_align0_Pos   (8UL)
 
#define can_ctrl1_app_canctrl_data11_bf_align0_Msk   (0xffffff00UL)
 
#define can_ctrl1_app_canctrl_data11_data_Pos   (0UL)
 
#define can_ctrl1_app_canctrl_data11_data_Msk   (0xffUL)
 
#define can_ctrl1_app_canctrl_data12_bf_align0_Pos   (8UL)
 
#define can_ctrl1_app_canctrl_data12_bf_align0_Msk   (0xffffff00UL)
 
#define can_ctrl1_app_canctrl_data12_data_Pos   (0UL)
 
#define can_ctrl1_app_canctrl_data12_data_Msk   (0xffUL)
 
#define can_ctrl1_app_canctrl_rx_message_cnt_bf_align0_Pos   (7UL)
 
#define can_ctrl1_app_canctrl_rx_message_cnt_bf_align0_Msk   (0xffffff80UL)
 
#define can_ctrl1_app_canctrl_rx_message_cnt_rx_msg_cnt_Pos   (0UL)
 
#define can_ctrl1_app_canctrl_rx_message_cnt_rx_msg_cnt_Msk   (0x7fUL)
 
#define can_ctrl1_app_canctrl_mode_control_bf_align1_Pos   (8UL)
 
#define can_ctrl1_app_canctrl_mode_control_bf_align1_Msk   (0xffffff00UL)
 
#define can_ctrl1_app_canctrl_mode_control_mode_Pos   (7UL)
 
#define can_ctrl1_app_canctrl_mode_control_mode_Msk   (0x80UL)
 
#define can_ctrl1_app_canctrl_mode_control_bf_align0_Pos   (0UL)
 
#define can_ctrl1_app_canctrl_mode_control_bf_align0_Msk   (0x7fUL)
 
#define mled_ctrl_app_mled_ctrl_app_cfg_bf_align0_Pos   (20UL)
 
#define mled_ctrl_app_mled_ctrl_app_cfg_bf_align0_Msk   (0xfff00000UL)
 
#define mled_ctrl_app_mled_ctrl_app_cfg_blink_counter_max_Pos   (11UL)
 
#define mled_ctrl_app_mled_ctrl_app_cfg_blink_counter_max_Msk   (0xff800UL)
 
#define mled_ctrl_app_mled_ctrl_app_cfg_prescale_counter_max_Pos   (1UL)
 
#define mled_ctrl_app_mled_ctrl_app_cfg_prescale_counter_max_Msk   (0x7feUL)
 
#define mled_ctrl_app_mled_ctrl_app_cfg_enable_Pos   (0UL)
 
#define mled_ctrl_app_mled_ctrl_app_cfg_enable_Msk   (0x1UL)
 
#define mled_ctrl_app_mled_ctrl_app_output_sel_bf_align0_Pos   (3UL)
 
#define mled_ctrl_app_mled_ctrl_app_output_sel_bf_align0_Msk   (0xfffffff8UL)
 
#define mled_ctrl_app_mled_ctrl_app_output_sel_sel_Pos   (1UL)
 
#define mled_ctrl_app_mled_ctrl_app_output_sel_sel_Msk   (0x6UL)
 
#define mled_ctrl_app_mled_ctrl_app_output_sel_inv_Pos   (0UL)
 
#define mled_ctrl_app_mled_ctrl_app_output_sel_inv_Msk   (0x1UL)
 
#define mled_ctrl_app_mled_ctrl_app_output_on_time_bf_align0_Pos   (8UL)
 
#define mled_ctrl_app_mled_ctrl_app_output_on_time_bf_align0_Msk   (0xffffff00UL)
 
#define mled_ctrl_app_mled_ctrl_app_output_on_time_val_Pos   (0UL)
 
#define mled_ctrl_app_mled_ctrl_app_output_on_time_val_Msk   (0xffUL)
 
#define mled_ctrl_app_mled_ctrl_app_line0_bf_align0_Pos   (16UL)
 
#define mled_ctrl_app_mled_ctrl_app_line0_bf_align0_Msk   (0xffff0000UL)
 
#define mled_ctrl_app_mled_ctrl_app_line0_val_Pos   (0UL)
 
#define mled_ctrl_app_mled_ctrl_app_line0_val_Msk   (0xffffUL)
 
#define gpio_app_gpio_app_cfg_bf_align0_Pos   (13UL)
 
#define gpio_app_gpio_app_cfg_bf_align0_Msk   (0xffffe000UL)
 
#define gpio_app_gpio_app_cfg_blink_once_Pos   (12UL)
 
#define gpio_app_gpio_app_cfg_blink_once_Msk   (0x1000UL)
 
#define gpio_app_gpio_app_cfg_blink_len_Pos   (7UL)
 
#define gpio_app_gpio_app_cfg_blink_len_Msk   (0xf80UL)
 
#define gpio_app_gpio_app_cfg_count_ref_Pos   (5UL)
 
#define gpio_app_gpio_app_cfg_count_ref_Msk   (0x60UL)
 
#define gpio_app_gpio_app_cfg_inv_Pos   (4UL)
 
#define gpio_app_gpio_app_cfg_inv_Msk   (0x10UL)
 
#define gpio_app_gpio_app_cfg_mode_Pos   (0UL)
 
#define gpio_app_gpio_app_cfg_mode_Msk   (0xfUL)
 
#define gpio_app_gpio_app_tc_val_Pos   (0UL)
 
#define gpio_app_gpio_app_tc_val_Msk   (0xffffffffUL)
 
#define gpio_app_gpio_app_counter_ctrl_bf_align0_Pos   (10UL)
 
#define gpio_app_gpio_app_counter_ctrl_bf_align0_Msk   (0xfffffc00UL)
 
#define gpio_app_gpio_app_counter_ctrl_gpio_ref_Pos   (7UL)
 
#define gpio_app_gpio_app_counter_ctrl_gpio_ref_Msk   (0x380UL)
 
#define gpio_app_gpio_app_counter_ctrl_event_act_Pos   (5UL)
 
#define gpio_app_gpio_app_counter_ctrl_event_act_Msk   (0x60UL)
 
#define gpio_app_gpio_app_counter_ctrl_once_Pos   (4UL)
 
#define gpio_app_gpio_app_counter_ctrl_once_Msk   (0x10UL)
 
#define gpio_app_gpio_app_counter_ctrl_sel_event_Pos   (3UL)
 
#define gpio_app_gpio_app_counter_ctrl_sel_event_Msk   (0x8UL)
 
#define gpio_app_gpio_app_counter_ctrl_irq_en_Pos   (2UL)
 
#define gpio_app_gpio_app_counter_ctrl_irq_en_Msk   (0x4UL)
 
#define gpio_app_gpio_app_counter_ctrl_sym_nasym_Pos   (1UL)
 
#define gpio_app_gpio_app_counter_ctrl_sym_nasym_Msk   (0x2UL)
 
#define gpio_app_gpio_app_counter_ctrl_run_Pos   (0UL)
 
#define gpio_app_gpio_app_counter_ctrl_run_Msk   (0x1UL)
 
#define gpio_app_gpio_app_counter_max_val_Pos   (0UL)
 
#define gpio_app_gpio_app_counter_max_val_Msk   (0xffffffffUL)
 
#define gpio_app_gpio_app_counter_cnt_val_Pos   (0UL)
 
#define gpio_app_gpio_app_counter_cnt_val_Msk   (0xffffffffUL)
 
#define gpio_app_gpio_app_line_bf_align0_Pos   (8UL)
 
#define gpio_app_gpio_app_line_bf_align0_Msk   (0xffffff00UL)
 
#define gpio_app_gpio_app_line_val_Pos   (0UL)
 
#define gpio_app_gpio_app_line_val_Msk   (0xffUL)
 
#define gpio_app_gpio_app_in_bf_align0_Pos   (8UL)
 
#define gpio_app_gpio_app_in_bf_align0_Msk   (0xffffff00UL)
 
#define gpio_app_gpio_app_in_val_Pos   (0UL)
 
#define gpio_app_gpio_app_in_val_Msk   (0xffUL)
 
#define gpio_app_gpio_app_irq_raw_bf_align0_Pos   (8UL)
 
#define gpio_app_gpio_app_irq_raw_bf_align0_Msk   (0xffffff00UL)
 
#define gpio_app_gpio_app_irq_raw_gpio_app7_Pos   (7UL)
 
#define gpio_app_gpio_app_irq_raw_gpio_app7_Msk   (0x80UL)
 
#define gpio_app_gpio_app_irq_raw_gpio_app6_Pos   (6UL)
 
#define gpio_app_gpio_app_irq_raw_gpio_app6_Msk   (0x40UL)
 
#define gpio_app_gpio_app_irq_raw_gpio_app5_Pos   (5UL)
 
#define gpio_app_gpio_app_irq_raw_gpio_app5_Msk   (0x20UL)
 
#define gpio_app_gpio_app_irq_raw_gpio_app4_Pos   (4UL)
 
#define gpio_app_gpio_app_irq_raw_gpio_app4_Msk   (0x10UL)
 
#define gpio_app_gpio_app_irq_raw_gpio_app3_Pos   (3UL)
 
#define gpio_app_gpio_app_irq_raw_gpio_app3_Msk   (0x8UL)
 
#define gpio_app_gpio_app_irq_raw_gpio_app2_Pos   (2UL)
 
#define gpio_app_gpio_app_irq_raw_gpio_app2_Msk   (0x4UL)
 
#define gpio_app_gpio_app_irq_raw_gpio_app1_Pos   (1UL)
 
#define gpio_app_gpio_app_irq_raw_gpio_app1_Msk   (0x2UL)
 
#define gpio_app_gpio_app_irq_raw_gpio_app0_Pos   (0UL)
 
#define gpio_app_gpio_app_irq_raw_gpio_app0_Msk   (0x1UL)
 
#define gpio_app_gpio_app_irq_masked_bf_align0_Pos   (8UL)
 
#define gpio_app_gpio_app_irq_masked_bf_align0_Msk   (0xffffff00UL)
 
#define gpio_app_gpio_app_irq_masked_gpio_app7_Pos   (7UL)
 
#define gpio_app_gpio_app_irq_masked_gpio_app7_Msk   (0x80UL)
 
#define gpio_app_gpio_app_irq_masked_gpio_app6_Pos   (6UL)
 
#define gpio_app_gpio_app_irq_masked_gpio_app6_Msk   (0x40UL)
 
#define gpio_app_gpio_app_irq_masked_gpio_app5_Pos   (5UL)
 
#define gpio_app_gpio_app_irq_masked_gpio_app5_Msk   (0x20UL)
 
#define gpio_app_gpio_app_irq_masked_gpio_app4_Pos   (4UL)
 
#define gpio_app_gpio_app_irq_masked_gpio_app4_Msk   (0x10UL)
 
#define gpio_app_gpio_app_irq_masked_gpio_app3_Pos   (3UL)
 
#define gpio_app_gpio_app_irq_masked_gpio_app3_Msk   (0x8UL)
 
#define gpio_app_gpio_app_irq_masked_gpio_app2_Pos   (2UL)
 
#define gpio_app_gpio_app_irq_masked_gpio_app2_Msk   (0x4UL)
 
#define gpio_app_gpio_app_irq_masked_gpio_app1_Pos   (1UL)
 
#define gpio_app_gpio_app_irq_masked_gpio_app1_Msk   (0x2UL)
 
#define gpio_app_gpio_app_irq_masked_gpio_app0_Pos   (0UL)
 
#define gpio_app_gpio_app_irq_masked_gpio_app0_Msk   (0x1UL)
 
#define gpio_app_gpio_app_irq_mask_set_bf_align0_Pos   (8UL)
 
#define gpio_app_gpio_app_irq_mask_set_bf_align0_Msk   (0xffffff00UL)
 
#define gpio_app_gpio_app_irq_mask_set_gpio_app7_Pos   (7UL)
 
#define gpio_app_gpio_app_irq_mask_set_gpio_app7_Msk   (0x80UL)
 
#define gpio_app_gpio_app_irq_mask_set_gpio_app6_Pos   (6UL)
 
#define gpio_app_gpio_app_irq_mask_set_gpio_app6_Msk   (0x40UL)
 
#define gpio_app_gpio_app_irq_mask_set_gpio_app5_Pos   (5UL)
 
#define gpio_app_gpio_app_irq_mask_set_gpio_app5_Msk   (0x20UL)
 
#define gpio_app_gpio_app_irq_mask_set_gpio_app4_Pos   (4UL)
 
#define gpio_app_gpio_app_irq_mask_set_gpio_app4_Msk   (0x10UL)
 
#define gpio_app_gpio_app_irq_mask_set_gpio_app3_Pos   (3UL)
 
#define gpio_app_gpio_app_irq_mask_set_gpio_app3_Msk   (0x8UL)
 
#define gpio_app_gpio_app_irq_mask_set_gpio_app2_Pos   (2UL)
 
#define gpio_app_gpio_app_irq_mask_set_gpio_app2_Msk   (0x4UL)
 
#define gpio_app_gpio_app_irq_mask_set_gpio_app1_Pos   (1UL)
 
#define gpio_app_gpio_app_irq_mask_set_gpio_app1_Msk   (0x2UL)
 
#define gpio_app_gpio_app_irq_mask_set_gpio_app0_Pos   (0UL)
 
#define gpio_app_gpio_app_irq_mask_set_gpio_app0_Msk   (0x1UL)
 
#define gpio_app_gpio_app_irq_mask_rst_bf_align0_Pos   (8UL)
 
#define gpio_app_gpio_app_irq_mask_rst_bf_align0_Msk   (0xffffff00UL)
 
#define gpio_app_gpio_app_irq_mask_rst_gpio_app7_Pos   (7UL)
 
#define gpio_app_gpio_app_irq_mask_rst_gpio_app7_Msk   (0x80UL)
 
#define gpio_app_gpio_app_irq_mask_rst_gpio_app6_Pos   (6UL)
 
#define gpio_app_gpio_app_irq_mask_rst_gpio_app6_Msk   (0x40UL)
 
#define gpio_app_gpio_app_irq_mask_rst_gpio_app5_Pos   (5UL)
 
#define gpio_app_gpio_app_irq_mask_rst_gpio_app5_Msk   (0x20UL)
 
#define gpio_app_gpio_app_irq_mask_rst_gpio_app4_Pos   (4UL)
 
#define gpio_app_gpio_app_irq_mask_rst_gpio_app4_Msk   (0x10UL)
 
#define gpio_app_gpio_app_irq_mask_rst_gpio_app3_Pos   (3UL)
 
#define gpio_app_gpio_app_irq_mask_rst_gpio_app3_Msk   (0x8UL)
 
#define gpio_app_gpio_app_irq_mask_rst_gpio_app2_Pos   (2UL)
 
#define gpio_app_gpio_app_irq_mask_rst_gpio_app2_Msk   (0x4UL)
 
#define gpio_app_gpio_app_irq_mask_rst_gpio_app1_Pos   (1UL)
 
#define gpio_app_gpio_app_irq_mask_rst_gpio_app1_Msk   (0x2UL)
 
#define gpio_app_gpio_app_irq_mask_rst_gpio_app0_Pos   (0UL)
 
#define gpio_app_gpio_app_irq_mask_rst_gpio_app0_Msk   (0x1UL)
 
#define gpio_app_gpio_app_cnt_irq_raw_bf_align0_Pos   (3UL)
 
#define gpio_app_gpio_app_cnt_irq_raw_bf_align0_Msk   (0xfffffff8UL)
 
#define gpio_app_gpio_app_cnt_irq_raw_cnt2_Pos   (2UL)
 
#define gpio_app_gpio_app_cnt_irq_raw_cnt2_Msk   (0x4UL)
 
#define gpio_app_gpio_app_cnt_irq_raw_cnt1_Pos   (1UL)
 
#define gpio_app_gpio_app_cnt_irq_raw_cnt1_Msk   (0x2UL)
 
#define gpio_app_gpio_app_cnt_irq_raw_cnt0_Pos   (0UL)
 
#define gpio_app_gpio_app_cnt_irq_raw_cnt0_Msk   (0x1UL)
 
#define gpio_app_gpio_app_cnt_irq_masked_bf_align0_Pos   (3UL)
 
#define gpio_app_gpio_app_cnt_irq_masked_bf_align0_Msk   (0xfffffff8UL)
 
#define gpio_app_gpio_app_cnt_irq_masked_cnt2_Pos   (2UL)
 
#define gpio_app_gpio_app_cnt_irq_masked_cnt2_Msk   (0x4UL)
 
#define gpio_app_gpio_app_cnt_irq_masked_cnt1_Pos   (1UL)
 
#define gpio_app_gpio_app_cnt_irq_masked_cnt1_Msk   (0x2UL)
 
#define gpio_app_gpio_app_cnt_irq_masked_cnt0_Pos   (0UL)
 
#define gpio_app_gpio_app_cnt_irq_masked_cnt0_Msk   (0x1UL)
 
#define gpio_app_gpio_app_cnt_irq_mask_set_bf_align0_Pos   (3UL)
 
#define gpio_app_gpio_app_cnt_irq_mask_set_bf_align0_Msk   (0xfffffff8UL)
 
#define gpio_app_gpio_app_cnt_irq_mask_set_cnt2_Pos   (2UL)
 
#define gpio_app_gpio_app_cnt_irq_mask_set_cnt2_Msk   (0x4UL)
 
#define gpio_app_gpio_app_cnt_irq_mask_set_cnt1_Pos   (1UL)
 
#define gpio_app_gpio_app_cnt_irq_mask_set_cnt1_Msk   (0x2UL)
 
#define gpio_app_gpio_app_cnt_irq_mask_set_cnt0_Pos   (0UL)
 
#define gpio_app_gpio_app_cnt_irq_mask_set_cnt0_Msk   (0x1UL)
 
#define gpio_app_gpio_app_cnt_irq_mask_rst_bf_align0_Pos   (3UL)
 
#define gpio_app_gpio_app_cnt_irq_mask_rst_bf_align0_Msk   (0xfffffff8UL)
 
#define gpio_app_gpio_app_cnt_irq_mask_rst_cnt2_Pos   (2UL)
 
#define gpio_app_gpio_app_cnt_irq_mask_rst_cnt2_Msk   (0x4UL)
 
#define gpio_app_gpio_app_cnt_irq_mask_rst_cnt1_Pos   (1UL)
 
#define gpio_app_gpio_app_cnt_irq_mask_rst_cnt1_Msk   (0x2UL)
 
#define gpio_app_gpio_app_cnt_irq_mask_rst_cnt0_Pos   (0UL)
 
#define gpio_app_gpio_app_cnt_irq_mask_rst_cnt0_Msk   (0x1UL)
 
#define pio_app_pio_in_bf_align0_Pos   (29UL)
 
#define pio_app_pio_in_bf_align0_Msk   (0xe0000000UL)
 
#define pio_app_pio_in_val_Pos   (0UL)
 
#define pio_app_pio_in_val_Msk   (0x1fffffffUL)
 
#define pio_app_pio_out_bf_align0_Pos   (29UL)
 
#define pio_app_pio_out_bf_align0_Msk   (0xe0000000UL)
 
#define pio_app_pio_out_val_Pos   (0UL)
 
#define pio_app_pio_out_val_Msk   (0x1fffffffUL)
 
#define pio_app_pio_oe_bf_align0_Pos   (29UL)
 
#define pio_app_pio_oe_bf_align0_Msk   (0xe0000000UL)
 
#define pio_app_pio_oe_val_Pos   (0UL)
 
#define pio_app_pio_oe_val_Msk   (0x1fffffffUL)
 
#define pio_app_pio_io_link_in_bf_align0_Pos   (8UL)
 
#define pio_app_pio_io_link_in_bf_align0_Msk   (0xffffff00UL)
 
#define pio_app_pio_io_link_in_val_Pos   (0UL)
 
#define pio_app_pio_io_link_in_val_Msk   (0xffUL)
 
#define pio_app_pio_in_inv_bf_align0_Pos   (29UL)
 
#define pio_app_pio_in_inv_bf_align0_Msk   (0xe0000000UL)
 
#define pio_app_pio_in_inv_val_Pos   (0UL)
 
#define pio_app_pio_in_inv_val_Msk   (0x1fffffffUL)
 
#define pio_app_pio_edge_event_bf_align0_Pos   (29UL)
 
#define pio_app_pio_edge_event_bf_align0_Msk   (0xe0000000UL)
 
#define pio_app_pio_edge_event_val_Pos   (0UL)
 
#define pio_app_pio_edge_event_val_Msk   (0x1fffffffUL)
 
#define pio_app_pio_irq_raw_bf_align0_Pos   (29UL)
 
#define pio_app_pio_irq_raw_bf_align0_Msk   (0xe0000000UL)
 
#define pio_app_pio_irq_raw_pio_Pos   (0UL)
 
#define pio_app_pio_irq_raw_pio_Msk   (0x1fffffffUL)
 
#define pio_app_pio_irq0_masked_bf_align0_Pos   (29UL)
 
#define pio_app_pio_irq0_masked_bf_align0_Msk   (0xe0000000UL)
 
#define pio_app_pio_irq0_masked_pio_Pos   (0UL)
 
#define pio_app_pio_irq0_masked_pio_Msk   (0x1fffffffUL)
 
#define pio_app_pio_irq0_msk_set_bf_align0_Pos   (29UL)
 
#define pio_app_pio_irq0_msk_set_bf_align0_Msk   (0xe0000000UL)
 
#define pio_app_pio_irq0_msk_set_pio_Pos   (0UL)
 
#define pio_app_pio_irq0_msk_set_pio_Msk   (0x1fffffffUL)
 
#define pio_app_pio_irq0_msk_reset_bf_align0_Pos   (29UL)
 
#define pio_app_pio_irq0_msk_reset_bf_align0_Msk   (0xe0000000UL)
 
#define pio_app_pio_irq0_msk_reset_pio_Pos   (0UL)
 
#define pio_app_pio_irq0_msk_reset_pio_Msk   (0x1fffffffUL)
 
#define pio_app_pio_irq1_masked_bf_align0_Pos   (29UL)
 
#define pio_app_pio_irq1_masked_bf_align0_Msk   (0xe0000000UL)
 
#define pio_app_pio_irq1_masked_pio_Pos   (0UL)
 
#define pio_app_pio_irq1_masked_pio_Msk   (0x1fffffffUL)
 
#define pio_app_pio_irq1_msk_set_bf_align0_Pos   (29UL)
 
#define pio_app_pio_irq1_msk_set_bf_align0_Msk   (0xe0000000UL)
 
#define pio_app_pio_irq1_msk_set_pio_Pos   (0UL)
 
#define pio_app_pio_irq1_msk_set_pio_Msk   (0x1fffffffUL)
 
#define pio_app_pio_irq1_msk_reset_bf_align0_Pos   (29UL)
 
#define pio_app_pio_irq1_msk_reset_bf_align0_Msk   (0xe0000000UL)
 
#define pio_app_pio_irq1_msk_reset_pio_Pos   (0UL)
 
#define pio_app_pio_irq1_msk_reset_pio_Msk   (0x1fffffffUL)
 
#define pio_app_pio_irq2_masked_bf_align0_Pos   (29UL)
 
#define pio_app_pio_irq2_masked_bf_align0_Msk   (0xe0000000UL)
 
#define pio_app_pio_irq2_masked_pio_Pos   (0UL)
 
#define pio_app_pio_irq2_masked_pio_Msk   (0x1fffffffUL)
 
#define pio_app_pio_irq2_msk_set_bf_align0_Pos   (29UL)
 
#define pio_app_pio_irq2_msk_set_bf_align0_Msk   (0xe0000000UL)
 
#define pio_app_pio_irq2_msk_set_pio_Pos   (0UL)
 
#define pio_app_pio_irq2_msk_set_pio_Msk   (0x1fffffffUL)
 
#define pio_app_pio_irq2_msk_reset_bf_align0_Pos   (29UL)
 
#define pio_app_pio_irq2_msk_reset_bf_align0_Msk   (0xe0000000UL)
 
#define pio_app_pio_irq2_msk_reset_pio_Pos   (0UL)
 
#define pio_app_pio_irq2_msk_reset_pio_Msk   (0x1fffffffUL)
 
#define pio_app_pio_irq3_masked_bf_align0_Pos   (29UL)
 
#define pio_app_pio_irq3_masked_bf_align0_Msk   (0xe0000000UL)
 
#define pio_app_pio_irq3_masked_pio_Pos   (0UL)
 
#define pio_app_pio_irq3_masked_pio_Msk   (0x1fffffffUL)
 
#define pio_app_pio_irq3_msk_set_bf_align0_Pos   (29UL)
 
#define pio_app_pio_irq3_msk_set_bf_align0_Msk   (0xe0000000UL)
 
#define pio_app_pio_irq3_msk_set_pio_Pos   (0UL)
 
#define pio_app_pio_irq3_msk_set_pio_Msk   (0x1fffffffUL)
 
#define pio_app_pio_irq3_msk_reset_bf_align0_Pos   (29UL)
 
#define pio_app_pio_irq3_msk_reset_bf_align0_Msk   (0xe0000000UL)
 
#define pio_app_pio_irq3_msk_reset_pio_Pos   (0UL)
 
#define pio_app_pio_irq3_msk_reset_pio_Msk   (0x1fffffffUL)
 
#define timer_app_timer_config_timer_bf_align0_Pos   (4UL)
 
#define timer_app_timer_config_timer_bf_align0_Msk   (0xfffffff0UL)
 
#define timer_app_timer_config_timer_systime_config_Pos   (2UL)
 
#define timer_app_timer_config_timer_systime_config_Msk   (0xcUL)
 
#define timer_app_timer_config_timer_mode_Pos   (0UL)
 
#define timer_app_timer_config_timer_mode_Msk   (0x3UL)
 
#define timer_app_timer_preload_timer_val_Pos   (0UL)
 
#define timer_app_timer_preload_timer_val_Msk   (0xffffffffUL)
 
#define timer_app_timer_timer_val_Pos   (0UL)
 
#define timer_app_timer_timer_val_Msk   (0xffffffffUL)
 
#define timer_app_timer_systime_s_val_Pos   (0UL)
 
#define timer_app_timer_systime_s_val_Msk   (0xffffffffUL)
 
#define timer_app_timer_systime_ns_val_Pos   (0UL)
 
#define timer_app_timer_systime_ns_val_Msk   (0xffffffffUL)
 
#define timer_app_timer_compare_systime_s_value_val_Pos   (0UL)
 
#define timer_app_timer_compare_systime_s_value_val_Msk   (0xffffffffUL)
 
#define timer_app_timer_irq_raw_bf_align0_Pos   (4UL)
 
#define timer_app_timer_irq_raw_bf_align0_Msk   (0xfffffff0UL)
 
#define timer_app_timer_irq_raw_systime_s_irq_Pos   (3UL)
 
#define timer_app_timer_irq_raw_systime_s_irq_Msk   (0x8UL)
 
#define timer_app_timer_irq_raw_timer2_irq_Pos   (2UL)
 
#define timer_app_timer_irq_raw_timer2_irq_Msk   (0x4UL)
 
#define timer_app_timer_irq_raw_timer1_irq_Pos   (1UL)
 
#define timer_app_timer_irq_raw_timer1_irq_Msk   (0x2UL)
 
#define timer_app_timer_irq_raw_timer0_irq_Pos   (0UL)
 
#define timer_app_timer_irq_raw_timer0_irq_Msk   (0x1UL)
 
#define timer_app_timer_irq_masked_bf_align0_Pos   (4UL)
 
#define timer_app_timer_irq_masked_bf_align0_Msk   (0xfffffff0UL)
 
#define timer_app_timer_irq_masked_systime_s_irq_Pos   (3UL)
 
#define timer_app_timer_irq_masked_systime_s_irq_Msk   (0x8UL)
 
#define timer_app_timer_irq_masked_timer2_irq_Pos   (2UL)
 
#define timer_app_timer_irq_masked_timer2_irq_Msk   (0x4UL)
 
#define timer_app_timer_irq_masked_timer1_irq_Pos   (1UL)
 
#define timer_app_timer_irq_masked_timer1_irq_Msk   (0x2UL)
 
#define timer_app_timer_irq_masked_timer0_irq_Pos   (0UL)
 
#define timer_app_timer_irq_masked_timer0_irq_Msk   (0x1UL)
 
#define timer_app_timer_irq_msk_set_bf_align0_Pos   (4UL)
 
#define timer_app_timer_irq_msk_set_bf_align0_Msk   (0xfffffff0UL)
 
#define timer_app_timer_irq_msk_set_systime_s_irq_Pos   (3UL)
 
#define timer_app_timer_irq_msk_set_systime_s_irq_Msk   (0x8UL)
 
#define timer_app_timer_irq_msk_set_timer2_irq_Pos   (2UL)
 
#define timer_app_timer_irq_msk_set_timer2_irq_Msk   (0x4UL)
 
#define timer_app_timer_irq_msk_set_timer1_irq_Pos   (1UL)
 
#define timer_app_timer_irq_msk_set_timer1_irq_Msk   (0x2UL)
 
#define timer_app_timer_irq_msk_set_timer0_irq_Pos   (0UL)
 
#define timer_app_timer_irq_msk_set_timer0_irq_Msk   (0x1UL)
 
#define timer_app_timer_irq_msk_reset_bf_align0_Pos   (4UL)
 
#define timer_app_timer_irq_msk_reset_bf_align0_Msk   (0xfffffff0UL)
 
#define timer_app_timer_irq_msk_reset_systime_s_irq_Pos   (3UL)
 
#define timer_app_timer_irq_msk_reset_systime_s_irq_Msk   (0x8UL)
 
#define timer_app_timer_irq_msk_reset_timer2_irq_Pos   (2UL)
 
#define timer_app_timer_irq_msk_reset_timer2_irq_Msk   (0x4UL)
 
#define timer_app_timer_irq_msk_reset_timer1_irq_Pos   (1UL)
 
#define timer_app_timer_irq_msk_reset_timer1_irq_Msk   (0x2UL)
 
#define timer_app_timer_irq_msk_reset_timer0_irq_Pos   (0UL)
 
#define timer_app_timer_irq_msk_reset_timer0_irq_Msk   (0x1UL)
 
#define timer_app_timer_systime_config_bf_align0_Pos   (2UL)
 
#define timer_app_timer_systime_config_bf_align0_Msk   (0xfffffffcUL)
 
#define timer_app_timer_systime_config_systime_config_Pos   (0UL)
 
#define timer_app_timer_systime_config_systime_config_Msk   (0x3UL)
 
#define systime_lt_app_intlogic_lt_systime_com_ns_val_Pos   (0UL)
 
#define systime_lt_app_intlogic_lt_systime_com_ns_val_Msk   (0xffffffffUL)
 
#define systime_lt_app_intlogic_lt_systime_com_s_val_Pos   (0UL)
 
#define systime_lt_app_intlogic_lt_systime_com_s_val_Msk   (0xffffffffUL)
 
#define systime_lt_app_intlogic_lt_systime_com_uc_ns_val_Pos   (0UL)
 
#define systime_lt_app_intlogic_lt_systime_com_uc_ns_val_Msk   (0xffffffffUL)
 
#define systime_lt_app_intlogic_lt_systime_com_uc_s_val_Pos   (0UL)
 
#define systime_lt_app_intlogic_lt_systime_com_uc_s_val_Msk   (0xffffffffUL)
 
#define systime_lt_app_intlogic_lt_systime_app_ns_val_Pos   (0UL)
 
#define systime_lt_app_intlogic_lt_systime_app_ns_val_Msk   (0xffffffffUL)
 
#define systime_lt_app_intlogic_lt_systime_app_s_val_Pos   (0UL)
 
#define systime_lt_app_intlogic_lt_systime_app_s_val_Msk   (0xffffffffUL)
 
#define systime_lt_app_intlogic_lt_systimes_latch_bf_align0_Pos   (6UL)
 
#define systime_lt_app_intlogic_lt_systimes_latch_bf_align0_Msk   (0xffffffc0UL)
 
#define systime_lt_app_intlogic_lt_systimes_latch_systime_app_s_Pos   (5UL)
 
#define systime_lt_app_intlogic_lt_systimes_latch_systime_app_s_Msk   (0x20UL)
 
#define systime_lt_app_intlogic_lt_systimes_latch_systime_app_ns_Pos   (4UL)
 
#define systime_lt_app_intlogic_lt_systimes_latch_systime_app_ns_Msk   (0x10UL)
 
#define systime_lt_app_intlogic_lt_systimes_latch_systime_com_uc_s_Pos   (3UL)
 
#define systime_lt_app_intlogic_lt_systimes_latch_systime_com_uc_s_Msk   (0x8UL)
 
#define systime_lt_app_intlogic_lt_systimes_latch_systime_com_uc_ns_Pos   (2UL)
 
#define systime_lt_app_intlogic_lt_systimes_latch_systime_com_uc_ns_Msk   (0x4UL)
 
#define systime_lt_app_intlogic_lt_systimes_latch_systime_com_s_Pos   (1UL)
 
#define systime_lt_app_intlogic_lt_systimes_latch_systime_com_s_Msk   (0x2UL)
 
#define systime_lt_app_intlogic_lt_systimes_latch_systime_com_ns_Pos   (0UL)
 
#define systime_lt_app_intlogic_lt_systimes_latch_systime_com_ns_Msk   (0x1UL)
 
#define systime_app_systime_s_systime_s_Pos   (0UL)
 
#define systime_app_systime_s_systime_s_Msk   (0xffffffffUL)
 
#define systime_app_systime_ns_systime_ns_Pos   (0UL)
 
#define systime_app_systime_ns_systime_ns_Msk   (0xffffffffUL)
 
#define systime_app_systime_border_systime_border_Pos   (0UL)
 
#define systime_app_systime_border_systime_border_Msk   (0xffffffffUL)
 
#define systime_app_systime_count_value_systime_count_value_Pos   (0UL)
 
#define systime_app_systime_count_value_systime_count_value_Msk   (0xffffffffUL)
 
#define mcp_app_hs_irq_set_raw_hs_irq_set_bits_Pos   (0UL)
 
#define mcp_app_hs_irq_set_raw_hs_irq_set_bits_Msk   (0xffffffffUL)
 
#define mcp_app_hs_irq_reset_raw_hs_irq_reset_bits_Pos   (0UL)
 
#define mcp_app_hs_irq_reset_raw_hs_irq_reset_bits_Msk   (0xffffffffUL)
 
#define mcp_app_hs_irq_set_mask_hs_irq_set_mask_Pos   (0UL)
 
#define mcp_app_hs_irq_set_mask_hs_irq_set_mask_Msk   (0xffffffffUL)
 
#define mcp_app_hs_irq_reset_mask_hs_irq_reset_mask_Pos   (0UL)
 
#define mcp_app_hs_irq_reset_mask_hs_irq_reset_mask_Msk   (0xffffffffUL)
 
#define mcp_app_hs_irq_masked_hs_irq_masked_Pos   (0UL)
 
#define mcp_app_hs_irq_masked_hs_irq_masked_Msk   (0xffffffffUL)
 
#define wdg_app_netx_sys_wdg_ctrl_write_enable_Pos   (31UL)
 
#define wdg_app_netx_sys_wdg_ctrl_write_enable_Msk   (0x80000000UL)
 
#define wdg_app_netx_sys_wdg_ctrl_bf_align2_Pos   (29UL)
 
#define wdg_app_netx_sys_wdg_ctrl_bf_align2_Msk   (0x60000000UL)
 
#define wdg_app_netx_sys_wdg_ctrl_wdg_counter_trigger_w_Pos   (28UL)
 
#define wdg_app_netx_sys_wdg_ctrl_wdg_counter_trigger_w_Msk   (0x10000000UL)
 
#define wdg_app_netx_sys_wdg_ctrl_bf_align1_Pos   (25UL)
 
#define wdg_app_netx_sys_wdg_ctrl_bf_align1_Msk   (0xe000000UL)
 
#define wdg_app_netx_sys_wdg_ctrl_irq_req_watchdog_Pos   (24UL)
 
#define wdg_app_netx_sys_wdg_ctrl_irq_req_watchdog_Msk   (0x1000000UL)
 
#define wdg_app_netx_sys_wdg_ctrl_bf_align0_Pos   (20UL)
 
#define wdg_app_netx_sys_wdg_ctrl_bf_align0_Msk   (0xf00000UL)
 
#define wdg_app_netx_sys_wdg_ctrl_wdg_access_code_Pos   (0UL)
 
#define wdg_app_netx_sys_wdg_ctrl_wdg_access_code_Msk   (0xfffffUL)
 
#define wdg_app_netx_sys_wdg_bf_align0_Pos   (17UL)
 
#define wdg_app_netx_sys_wdg_bf_align0_Msk   (0xfffe0000UL)
 
#define wdg_app_netx_sys_wdg_wdg_counter_Pos   (0UL)
 
#define wdg_app_netx_sys_wdg_wdg_counter_Msk   (0x1ffffUL)
 
#define wdg_app_netx_sys_wdg_irq_timeout_bf_align0_Pos   (16UL)
 
#define wdg_app_netx_sys_wdg_irq_timeout_bf_align0_Msk   (0xffff0000UL)
 
#define wdg_app_netx_sys_wdg_irq_timeout_wdg_irq_timeout_Pos   (0UL)
 
#define wdg_app_netx_sys_wdg_irq_timeout_wdg_irq_timeout_Msk   (0xffffUL)
 
#define wdg_app_netx_sys_wdg_res_timeout_bf_align0_Pos   (16UL)
 
#define wdg_app_netx_sys_wdg_res_timeout_bf_align0_Msk   (0xffff0000UL)
 
#define wdg_app_netx_sys_wdg_res_timeout_wdg_res_timeout_Pos   (0UL)
 
#define wdg_app_netx_sys_wdg_res_timeout_wdg_res_timeout_Msk   (0xffffUL)
 
#define wdg_app_netx_sys_wdg_irq_raw_bf_align0_Pos   (1UL)
 
#define wdg_app_netx_sys_wdg_irq_raw_bf_align0_Msk   (0xfffffffeUL)
 
#define wdg_app_netx_sys_wdg_irq_raw_wdg_res_irq_Pos   (0UL)
 
#define wdg_app_netx_sys_wdg_irq_raw_wdg_res_irq_Msk   (0x1UL)
 
#define wdg_app_netx_sys_wdg_irq_masked_bf_align0_Pos   (1UL)
 
#define wdg_app_netx_sys_wdg_irq_masked_bf_align0_Msk   (0xfffffffeUL)
 
#define wdg_app_netx_sys_wdg_irq_masked_wdg_res_irq_Pos   (0UL)
 
#define wdg_app_netx_sys_wdg_irq_masked_wdg_res_irq_Msk   (0x1UL)
 
#define wdg_app_netx_sys_wdg_irq_msk_set_bf_align0_Pos   (1UL)
 
#define wdg_app_netx_sys_wdg_irq_msk_set_bf_align0_Msk   (0xfffffffeUL)
 
#define wdg_app_netx_sys_wdg_irq_msk_set_wdg_res_irq_Pos   (0UL)
 
#define wdg_app_netx_sys_wdg_irq_msk_set_wdg_res_irq_Msk   (0x1UL)
 
#define wdg_app_netx_sys_wdg_irq_msk_reset_bf_align0_Pos   (1UL)
 
#define wdg_app_netx_sys_wdg_irq_msk_reset_bf_align0_Msk   (0xfffffffeUL)
 
#define wdg_app_netx_sys_wdg_irq_msk_reset_wdg_res_irq_Pos   (0UL)
 
#define wdg_app_netx_sys_wdg_irq_msk_reset_wdg_res_irq_Msk   (0x1UL)
 
#define trigger_irq_app_trigger_irq_cfg_bf_align0_Pos   (2UL)
 
#define trigger_irq_app_trigger_irq_cfg_bf_align0_Msk   (0xfffffffcUL)
 
#define trigger_irq_app_trigger_irq_cfg_xc_trigger_out_polarity_Pos   (0UL)
 
#define trigger_irq_app_trigger_irq_cfg_xc_trigger_out_polarity_Msk   (0x3UL)
 
#define trigger_irq_app_trigger_irq_raw_bf_align0_Pos   (2UL)
 
#define trigger_irq_app_trigger_irq_raw_bf_align0_Msk   (0xfffffffcUL)
 
#define trigger_irq_app_trigger_irq_raw_xc_trigger_out_edge_Pos   (0UL)
 
#define trigger_irq_app_trigger_irq_raw_xc_trigger_out_edge_Msk   (0x3UL)
 
#define trigger_irq_app_trigger_irq_masked_bf_align0_Pos   (2UL)
 
#define trigger_irq_app_trigger_irq_masked_bf_align0_Msk   (0xfffffffcUL)
 
#define trigger_irq_app_trigger_irq_masked_xc_trigger_out_edge_Pos   (0UL)
 
#define trigger_irq_app_trigger_irq_masked_xc_trigger_out_edge_Msk   (0x3UL)
 
#define trigger_irq_app_trigger_irq_msk_set_bf_align0_Pos   (2UL)
 
#define trigger_irq_app_trigger_irq_msk_set_bf_align0_Msk   (0xfffffffcUL)
 
#define trigger_irq_app_trigger_irq_msk_set_xc_trigger_out_edge_Pos   (0UL)
 
#define trigger_irq_app_trigger_irq_msk_set_xc_trigger_out_edge_Msk   (0x3UL)
 
#define trigger_irq_app_trigger_irq_msk_reset_bf_align0_Pos   (2UL)
 
#define trigger_irq_app_trigger_irq_msk_reset_bf_align0_Msk   (0xfffffffcUL)
 
#define trigger_irq_app_trigger_irq_msk_reset_xc_trigger_out_edge_Pos   (0UL)
 
#define trigger_irq_app_trigger_irq_msk_reset_xc_trigger_out_edge_Msk   (0x3UL)
 
#define ecc_ctrl_app_ecc_ctrl_app_intram6_ctrl_bf_align0_Pos   (8UL)
 
#define ecc_ctrl_app_ecc_ctrl_app_intram6_ctrl_bf_align0_Msk   (0xffffff00UL)
 
#define ecc_ctrl_app_ecc_ctrl_app_intram6_ctrl_syndrome_inv_Pos   (1UL)
 
#define ecc_ctrl_app_ecc_ctrl_app_intram6_ctrl_syndrome_inv_Msk   (0xfeUL)
 
#define ecc_ctrl_app_ecc_ctrl_app_intram6_ctrl_enable_Pos   (0UL)
 
#define ecc_ctrl_app_ecc_ctrl_app_intram6_ctrl_enable_Msk   (0x1UL)
 
#define ecc_ctrl_app_ecc_ctrl_app_intram7_ctrl_bf_align0_Pos   (8UL)
 
#define ecc_ctrl_app_ecc_ctrl_app_intram7_ctrl_bf_align0_Msk   (0xffffff00UL)
 
#define ecc_ctrl_app_ecc_ctrl_app_intram7_ctrl_syndrome_inv_Pos   (1UL)
 
#define ecc_ctrl_app_ecc_ctrl_app_intram7_ctrl_syndrome_inv_Msk   (0xfeUL)
 
#define ecc_ctrl_app_ecc_ctrl_app_intram7_ctrl_enable_Pos   (0UL)
 
#define ecc_ctrl_app_ecc_ctrl_app_intram7_ctrl_enable_Msk   (0x1UL)
 
#define ecc_ctrl_app_ecc_ctrl_app_xpic1_pram_ctrl_bf_align0_Pos   (8UL)
 
#define ecc_ctrl_app_ecc_ctrl_app_xpic1_pram_ctrl_bf_align0_Msk   (0xffffff00UL)
 
#define ecc_ctrl_app_ecc_ctrl_app_xpic1_pram_ctrl_syndrome_inv_Pos   (1UL)
 
#define ecc_ctrl_app_ecc_ctrl_app_xpic1_pram_ctrl_syndrome_inv_Msk   (0xfeUL)
 
#define ecc_ctrl_app_ecc_ctrl_app_xpic1_pram_ctrl_enable_Pos   (0UL)
 
#define ecc_ctrl_app_ecc_ctrl_app_xpic1_pram_ctrl_enable_Msk   (0x1UL)
 
#define ecc_ctrl_app_ecc_ctrl_app_xpic1_dram_ctrl_bf_align0_Pos   (6UL)
 
#define ecc_ctrl_app_ecc_ctrl_app_xpic1_dram_ctrl_bf_align0_Msk   (0xffffffc0UL)
 
#define ecc_ctrl_app_ecc_ctrl_app_xpic1_dram_ctrl_syndrome_inv_Pos   (1UL)
 
#define ecc_ctrl_app_ecc_ctrl_app_xpic1_dram_ctrl_syndrome_inv_Msk   (0x3eUL)
 
#define ecc_ctrl_app_ecc_ctrl_app_xpic1_dram_ctrl_enable_Pos   (0UL)
 
#define ecc_ctrl_app_ecc_ctrl_app_xpic1_dram_ctrl_enable_Msk   (0x1UL)
 
#define ecc_ctrl_app_ecc_ctrl_app_intram6_addr_sbe_bf_align0_Pos   (19UL)
 
#define ecc_ctrl_app_ecc_ctrl_app_intram6_addr_sbe_bf_align0_Msk   (0xfff80000UL)
 
#define ecc_ctrl_app_ecc_ctrl_app_intram6_addr_sbe_add_addr_Pos   (13UL)
 
#define ecc_ctrl_app_ecc_ctrl_app_intram6_addr_sbe_add_addr_Msk   (0x7e000UL)
 
#define ecc_ctrl_app_ecc_ctrl_app_intram6_addr_sbe_address_Pos   (0UL)
 
#define ecc_ctrl_app_ecc_ctrl_app_intram6_addr_sbe_address_Msk   (0x1fffUL)
 
#define ecc_ctrl_app_ecc_ctrl_app_intram7_addr_sbe_bf_align0_Pos   (19UL)
 
#define ecc_ctrl_app_ecc_ctrl_app_intram7_addr_sbe_bf_align0_Msk   (0xfff80000UL)
 
#define ecc_ctrl_app_ecc_ctrl_app_intram7_addr_sbe_add_addr_Pos   (13UL)
 
#define ecc_ctrl_app_ecc_ctrl_app_intram7_addr_sbe_add_addr_Msk   (0x7e000UL)
 
#define ecc_ctrl_app_ecc_ctrl_app_intram7_addr_sbe_address_Pos   (0UL)
 
#define ecc_ctrl_app_ecc_ctrl_app_intram7_addr_sbe_address_Msk   (0x1fffUL)
 
#define ecc_ctrl_app_ecc_ctrl_app_xpic1_pram_addr_sbe_bf_align0_Pos   (11UL)
 
#define ecc_ctrl_app_ecc_ctrl_app_xpic1_pram_addr_sbe_bf_align0_Msk   (0xfffff800UL)
 
#define ecc_ctrl_app_ecc_ctrl_app_xpic1_pram_addr_sbe_address_Pos   (0UL)
 
#define ecc_ctrl_app_ecc_ctrl_app_xpic1_pram_addr_sbe_address_Msk   (0x7ffUL)
 
#define ecc_ctrl_app_ecc_ctrl_app_xpic1_dram_addr_sbe_bf_align0_Pos   (11UL)
 
#define ecc_ctrl_app_ecc_ctrl_app_xpic1_dram_addr_sbe_bf_align0_Msk   (0xfffff800UL)
 
#define ecc_ctrl_app_ecc_ctrl_app_xpic1_dram_addr_sbe_address_Pos   (0UL)
 
#define ecc_ctrl_app_ecc_ctrl_app_xpic1_dram_addr_sbe_address_Msk   (0x7ffUL)
 
#define ecc_ctrl_app_ecc_ctrl_app_intram6_addr_dbe_bf_align0_Pos   (19UL)
 
#define ecc_ctrl_app_ecc_ctrl_app_intram6_addr_dbe_bf_align0_Msk   (0xfff80000UL)
 
#define ecc_ctrl_app_ecc_ctrl_app_intram6_addr_dbe_add_addr_Pos   (13UL)
 
#define ecc_ctrl_app_ecc_ctrl_app_intram6_addr_dbe_add_addr_Msk   (0x7e000UL)
 
#define ecc_ctrl_app_ecc_ctrl_app_intram6_addr_dbe_address_Pos   (0UL)
 
#define ecc_ctrl_app_ecc_ctrl_app_intram6_addr_dbe_address_Msk   (0x1fffUL)
 
#define ecc_ctrl_app_ecc_ctrl_app_intram7_addr_dbe_bf_align0_Pos   (19UL)
 
#define ecc_ctrl_app_ecc_ctrl_app_intram7_addr_dbe_bf_align0_Msk   (0xfff80000UL)
 
#define ecc_ctrl_app_ecc_ctrl_app_intram7_addr_dbe_add_addr_Pos   (13UL)
 
#define ecc_ctrl_app_ecc_ctrl_app_intram7_addr_dbe_add_addr_Msk   (0x7e000UL)
 
#define ecc_ctrl_app_ecc_ctrl_app_intram7_addr_dbe_address_Pos   (0UL)
 
#define ecc_ctrl_app_ecc_ctrl_app_intram7_addr_dbe_address_Msk   (0x1fffUL)
 
#define ecc_ctrl_app_ecc_ctrl_app_xpic1_pram_addr_dbe_bf_align0_Pos   (11UL)
 
#define ecc_ctrl_app_ecc_ctrl_app_xpic1_pram_addr_dbe_bf_align0_Msk   (0xfffff800UL)
 
#define ecc_ctrl_app_ecc_ctrl_app_xpic1_pram_addr_dbe_address_Pos   (0UL)
 
#define ecc_ctrl_app_ecc_ctrl_app_xpic1_pram_addr_dbe_address_Msk   (0x7ffUL)
 
#define ecc_ctrl_app_ecc_ctrl_app_xpic1_dram_addr_dbe_bf_align0_Pos   (11UL)
 
#define ecc_ctrl_app_ecc_ctrl_app_xpic1_dram_addr_dbe_bf_align0_Msk   (0xfffff800UL)
 
#define ecc_ctrl_app_ecc_ctrl_app_xpic1_dram_addr_dbe_address_Pos   (0UL)
 
#define ecc_ctrl_app_ecc_ctrl_app_xpic1_dram_addr_dbe_address_Msk   (0x7ffUL)
 
#define ecc_ctrl_app_ecc_ctrl_app_status_sbe_bf_align0_Pos   (4UL)
 
#define ecc_ctrl_app_ecc_ctrl_app_status_sbe_bf_align0_Msk   (0xfffffff0UL)
 
#define ecc_ctrl_app_ecc_ctrl_app_status_sbe_xpic1_dram_Pos   (3UL)
 
#define ecc_ctrl_app_ecc_ctrl_app_status_sbe_xpic1_dram_Msk   (0x8UL)
 
#define ecc_ctrl_app_ecc_ctrl_app_status_sbe_xpic1_pram_Pos   (2UL)
 
#define ecc_ctrl_app_ecc_ctrl_app_status_sbe_xpic1_pram_Msk   (0x4UL)
 
#define ecc_ctrl_app_ecc_ctrl_app_status_sbe_intram7_Pos   (1UL)
 
#define ecc_ctrl_app_ecc_ctrl_app_status_sbe_intram7_Msk   (0x2UL)
 
#define ecc_ctrl_app_ecc_ctrl_app_status_sbe_intram6_Pos   (0UL)
 
#define ecc_ctrl_app_ecc_ctrl_app_status_sbe_intram6_Msk   (0x1UL)
 
#define ecc_ctrl_app_ecc_ctrl_app_status_dbe_bf_align0_Pos   (4UL)
 
#define ecc_ctrl_app_ecc_ctrl_app_status_dbe_bf_align0_Msk   (0xfffffff0UL)
 
#define ecc_ctrl_app_ecc_ctrl_app_status_dbe_xpic1_dram_Pos   (3UL)
 
#define ecc_ctrl_app_ecc_ctrl_app_status_dbe_xpic1_dram_Msk   (0x8UL)
 
#define ecc_ctrl_app_ecc_ctrl_app_status_dbe_xpic1_pram_Pos   (2UL)
 
#define ecc_ctrl_app_ecc_ctrl_app_status_dbe_xpic1_pram_Msk   (0x4UL)
 
#define ecc_ctrl_app_ecc_ctrl_app_status_dbe_intram7_Pos   (1UL)
 
#define ecc_ctrl_app_ecc_ctrl_app_status_dbe_intram7_Msk   (0x2UL)
 
#define ecc_ctrl_app_ecc_ctrl_app_status_dbe_intram6_Pos   (0UL)
 
#define ecc_ctrl_app_ecc_ctrl_app_status_dbe_intram6_Msk   (0x1UL)
 
#define endat0_app_endat_send_bf_align0_Pos   (30UL)
 
#define endat0_app_endat_send_bf_align0_Msk   (0xc0000000UL)
 
#define endat0_app_endat_send_byte4_Pos   (24UL)
 
#define endat0_app_endat_send_byte4_Msk   (0x3f000000UL)
 
#define endat0_app_endat_send_byte3_Pos   (16UL)
 
#define endat0_app_endat_send_byte3_Msk   (0xff0000UL)
 
#define endat0_app_endat_send_byte2_Pos   (8UL)
 
#define endat0_app_endat_send_byte2_Msk   (0xff00UL)
 
#define endat0_app_endat_send_byte1_Pos   (0UL)
 
#define endat0_app_endat_send_byte1_Msk   (0xffUL)
 
#define endat0_app_endat_receive1_0_byte4_Pos   (24UL)
 
#define endat0_app_endat_receive1_0_byte4_Msk   (0xff000000UL)
 
#define endat0_app_endat_receive1_0_byte3_Pos   (16UL)
 
#define endat0_app_endat_receive1_0_byte3_Msk   (0xff0000UL)
 
#define endat0_app_endat_receive1_0_byte2_Pos   (8UL)
 
#define endat0_app_endat_receive1_0_byte2_Msk   (0xff00UL)
 
#define endat0_app_endat_receive1_0_byte1_Pos   (0UL)
 
#define endat0_app_endat_receive1_0_byte1_Msk   (0xffUL)
 
#define endat0_app_endat_receive1_1_bf_align0_Pos   (24UL)
 
#define endat0_app_endat_receive1_1_bf_align0_Msk   (0xff000000UL)
 
#define endat0_app_endat_receive1_1_byte7_Pos   (16UL)
 
#define endat0_app_endat_receive1_1_byte7_Msk   (0xff0000UL)
 
#define endat0_app_endat_receive1_1_byte6_Pos   (8UL)
 
#define endat0_app_endat_receive1_1_byte6_Msk   (0xff00UL)
 
#define endat0_app_endat_receive1_1_byte5_Pos   (0UL)
 
#define endat0_app_endat_receive1_1_byte5_Msk   (0xffUL)
 
#define endat0_app_endat_receive2_byte4_Pos   (24UL)
 
#define endat0_app_endat_receive2_byte4_Msk   (0xff000000UL)
 
#define endat0_app_endat_receive2_byte3_Pos   (16UL)
 
#define endat0_app_endat_receive2_byte3_Msk   (0xff0000UL)
 
#define endat0_app_endat_receive2_byte2_Pos   (8UL)
 
#define endat0_app_endat_receive2_byte2_Msk   (0xff00UL)
 
#define endat0_app_endat_receive2_byte1_Pos   (0UL)
 
#define endat0_app_endat_receive2_byte1_Msk   (0xffUL)
 
#define endat0_app_endat_receive3_byte4_Pos   (24UL)
 
#define endat0_app_endat_receive3_byte4_Msk   (0xff000000UL)
 
#define endat0_app_endat_receive3_byte3_Pos   (16UL)
 
#define endat0_app_endat_receive3_byte3_Msk   (0xff0000UL)
 
#define endat0_app_endat_receive3_byte2_Pos   (8UL)
 
#define endat0_app_endat_receive3_byte2_Msk   (0xff00UL)
 
#define endat0_app_endat_receive3_byte1_Pos   (0UL)
 
#define endat0_app_endat_receive3_byte1_Msk   (0xffUL)
 
#define endat0_app_endat_conf1_endat_ssi_Pos   (30UL)
 
#define endat0_app_endat_conf1_endat_ssi_Msk   (0xc0000000UL)
 
#define endat0_app_endat_conf1_ic_reset_Pos   (29UL)
 
#define endat0_app_endat_conf1_ic_reset_Msk   (0x20000000UL)
 
#define endat0_app_endat_conf1_f_sys_Pos   (26UL)
 
#define endat0_app_endat_conf1_f_sys_Msk   (0x1c000000UL)
 
#define endat0_app_endat_conf1_bf_align1_Pos   (25UL)
 
#define endat0_app_endat_conf1_bf_align1_Msk   (0x2000000UL)
 
#define endat0_app_endat_conf1_delay_comp_Pos   (24UL)
 
#define endat0_app_endat_conf1_delay_comp_Msk   (0x1000000UL)
 
#define endat0_app_endat_conf1_cable_prop_time_Pos   (16UL)
 
#define endat0_app_endat_conf1_cable_prop_time_Msk   (0xff0000UL)
 
#define endat0_app_endat_conf1_auto_reset_Pos   (15UL)
 
#define endat0_app_endat_conf1_auto_reset_Msk   (0x8000UL)
 
#define endat0_app_endat_conf1_reset_window_Pos   (14UL)
 
#define endat0_app_endat_conf1_reset_window_Msk   (0x4000UL)
 
#define endat0_app_endat_conf1_data_word_len_Pos   (8UL)
 
#define endat0_app_endat_conf1_data_word_len_Msk   (0x3f00UL)
 
#define endat0_app_endat_conf1_f_tclk_Pos   (4UL)
 
#define endat0_app_endat_conf1_f_tclk_Msk   (0xf0UL)
 
#define endat0_app_endat_conf1_bf_align0_Pos   (3UL)
 
#define endat0_app_endat_conf1_bf_align0_Msk   (0x8UL)
 
#define endat0_app_endat_conf1_endat_cont_clk_mode_Pos   (2UL)
 
#define endat0_app_endat_conf1_endat_cont_clk_mode_Msk   (0x4UL)
 
#define endat0_app_endat_conf1_uncond_transfer_Pos   (1UL)
 
#define endat0_app_endat_conf1_uncond_transfer_Msk   (0x2UL)
 
#define endat0_app_endat_conf1_hw_strobe_Pos   (0UL)
 
#define endat0_app_endat_conf1_hw_strobe_Msk   (0x1UL)
 
#define endat0_app_endat_conf2_hw_strobe_delay_Pos   (24UL)
 
#define endat0_app_endat_conf2_hw_strobe_delay_Msk   (0xff000000UL)
 
#define endat0_app_endat_conf2_bf_align0_Pos   (23UL)
 
#define endat0_app_endat_conf2_bf_align0_Msk   (0x800000UL)
 
#define endat0_app_endat_conf2_rtm_Pos   (22UL)
 
#define endat0_app_endat_conf2_rtm_Msk   (0x400000UL)
 
#define endat0_app_endat_conf2_filter_Pos   (19UL)
 
#define endat0_app_endat_conf2_filter_Msk   (0x380000UL)
 
#define endat0_app_endat_conf2_t_st_Pos   (16UL)
 
#define endat0_app_endat_conf2_t_st_Msk   (0x70000UL)
 
#define endat0_app_endat_conf2_watchdog_Pos   (8UL)
 
#define endat0_app_endat_conf2_watchdog_Msk   (0xff00UL)
 
#define endat0_app_endat_conf2_timer_for_sampling_rate_Pos   (0UL)
 
#define endat0_app_endat_conf2_timer_for_sampling_rate_Msk   (0xffUL)
 
#define endat0_app_endat_conf3_bf_align1_Pos   (16UL)
 
#define endat0_app_endat_conf3_bf_align1_Msk   (0xffff0000UL)
 
#define endat0_app_endat_conf3_speed_Pos   (15UL)
 
#define endat0_app_endat_conf3_speed_Msk   (0x8000UL)
 
#define endat0_app_endat_conf3_bf_align0_Pos   (9UL)
 
#define endat0_app_endat_conf3_bf_align0_Msk   (0x7e00UL)
 
#define endat0_app_endat_conf3_dw_Pos   (8UL)
 
#define endat0_app_endat_conf3_dw_Msk   (0x100UL)
 
#define endat0_app_endat_conf3_singleturn_res_Pos   (3UL)
 
#define endat0_app_endat_conf3_singleturn_res_Msk   (0xf8UL)
 
#define endat0_app_endat_conf3_gray_to_binary_Pos   (2UL)
 
#define endat0_app_endat_conf3_gray_to_binary_Msk   (0x4UL)
 
#define endat0_app_endat_conf3_format_Pos   (1UL)
 
#define endat0_app_endat_conf3_format_Msk   (0x2UL)
 
#define endat0_app_endat_conf3_parity_Pos   (0UL)
 
#define endat0_app_endat_conf3_parity_Msk   (0x1UL)
 
#define endat0_app_endat_stat_ready_Pos   (31UL)
 
#define endat0_app_endat_stat_ready_Msk   (0x80000000UL)
 
#define endat0_app_endat_stat_ready_for_strobe_Pos   (30UL)
 
#define endat0_app_endat_stat_ready_for_strobe_Msk   (0x40000000UL)
 
#define endat0_app_endat_stat_speed_ready_Pos   (29UL)
 
#define endat0_app_endat_stat_speed_ready_Msk   (0x20000000UL)
 
#define endat0_app_endat_stat_rtm_stop_Pos   (28UL)
 
#define endat0_app_endat_stat_rtm_stop_Msk   (0x10000000UL)
 
#define endat0_app_endat_stat_rtm_start_Pos   (27UL)
 
#define endat0_app_endat_stat_rtm_start_Msk   (0x8000000UL)
 
#define endat0_app_endat_stat_bf_align1_Pos   (24UL)
 
#define endat0_app_endat_stat_bf_align1_Msk   (0x7000000UL)
 
#define endat0_app_endat_stat_prop_time_measurement_Pos   (23UL)
 
#define endat0_app_endat_stat_prop_time_measurement_Msk   (0x800000UL)
 
#define endat0_app_endat_stat_delay_comp_Pos   (22UL)
 
#define endat0_app_endat_stat_delay_comp_Msk   (0x400000UL)
 
#define endat0_app_endat_stat_bf_align0_Pos   (19UL)
 
#define endat0_app_endat_stat_bf_align0_Msk   (0x380000UL)
 
#define endat0_app_endat_stat_f_type3_Pos   (18UL)
 
#define endat0_app_endat_stat_f_type3_Msk   (0x40000UL)
 
#define endat0_app_endat_stat_watchdog_Pos   (17UL)
 
#define endat0_app_endat_stat_watchdog_Msk   (0x20000UL)
 
#define endat0_app_endat_stat_spike_Pos   (16UL)
 
#define endat0_app_endat_stat_spike_Msk   (0x10000UL)
 
#define endat0_app_endat_stat_wrn_Pos   (15UL)
 
#define endat0_app_endat_stat_wrn_Msk   (0x8000UL)
 
#define endat0_app_endat_stat_rm_Pos   (14UL)
 
#define endat0_app_endat_stat_rm_Msk   (0x4000UL)
 
#define endat0_app_endat_stat_busy_Pos   (13UL)
 
#define endat0_app_endat_stat_busy_Msk   (0x2000UL)
 
#define endat0_app_endat_stat_crc_zi2_Pos   (12UL)
 
#define endat0_app_endat_stat_crc_zi2_Msk   (0x1000UL)
 
#define endat0_app_endat_stat_crc_zi1_Pos   (11UL)
 
#define endat0_app_endat_stat_crc_zi1_Msk   (0x800UL)
 
#define endat0_app_endat_stat_error2_Pos   (10UL)
 
#define endat0_app_endat_stat_error2_Msk   (0x400UL)
 
#define endat0_app_endat_stat_receive3_reg_Pos   (9UL)
 
#define endat0_app_endat_stat_receive3_reg_Msk   (0x200UL)
 
#define endat0_app_endat_stat_receive2_reg_Pos   (8UL)
 
#define endat0_app_endat_stat_receive2_reg_Msk   (0x100UL)
 
#define endat0_app_endat_stat_ir7_Pos   (7UL)
 
#define endat0_app_endat_stat_ir7_Msk   (0x80UL)
 
#define endat0_app_endat_stat_ir6_Pos   (6UL)
 
#define endat0_app_endat_stat_ir6_Msk   (0x40UL)
 
#define endat0_app_endat_stat_mrs_adr_Pos   (5UL)
 
#define endat0_app_endat_stat_mrs_adr_Msk   (0x20UL)
 
#define endat0_app_endat_stat_f_type2_Pos   (4UL)
 
#define endat0_app_endat_stat_f_type2_Msk   (0x10UL)
 
#define endat0_app_endat_stat_f_type1_Pos   (3UL)
 
#define endat0_app_endat_stat_f_type1_Msk   (0x8UL)
 
#define endat0_app_endat_stat_crcpw_parity_Pos   (2UL)
 
#define endat0_app_endat_stat_crcpw_parity_Msk   (0x4UL)
 
#define endat0_app_endat_stat_error1_Pos   (1UL)
 
#define endat0_app_endat_stat_error1_Msk   (0x2UL)
 
#define endat0_app_endat_stat_receive1_reg_Pos   (0UL)
 
#define endat0_app_endat_stat_receive1_reg_Msk   (0x1UL)
 
#define endat0_app_endat_int_ready_Pos   (31UL)
 
#define endat0_app_endat_int_ready_Msk   (0x80000000UL)
 
#define endat0_app_endat_int_bf_align1_Pos   (30UL)
 
#define endat0_app_endat_int_bf_align1_Msk   (0x40000000UL)
 
#define endat0_app_endat_int_speed_ready_Pos   (29UL)
 
#define endat0_app_endat_int_speed_ready_Msk   (0x20000000UL)
 
#define endat0_app_endat_int_bf_align0_Pos   (19UL)
 
#define endat0_app_endat_int_bf_align0_Msk   (0x1ff80000UL)
 
#define endat0_app_endat_int_f_type3_Pos   (18UL)
 
#define endat0_app_endat_int_f_type3_Msk   (0x40000UL)
 
#define endat0_app_endat_int_watchdog_Pos   (17UL)
 
#define endat0_app_endat_int_watchdog_Msk   (0x20000UL)
 
#define endat0_app_endat_int_spike_Pos   (16UL)
 
#define endat0_app_endat_int_spike_Msk   (0x10000UL)
 
#define endat0_app_endat_int_wrn_Pos   (15UL)
 
#define endat0_app_endat_int_wrn_Msk   (0x8000UL)
 
#define endat0_app_endat_int_RM_Pos   (14UL)
 
#define endat0_app_endat_int_RM_Msk   (0x4000UL)
 
#define endat0_app_endat_int_busy_Pos   (13UL)
 
#define endat0_app_endat_int_busy_Msk   (0x2000UL)
 
#define endat0_app_endat_int_crc_zi2_Pos   (12UL)
 
#define endat0_app_endat_int_crc_zi2_Msk   (0x1000UL)
 
#define endat0_app_endat_int_crc_zi1_Pos   (11UL)
 
#define endat0_app_endat_int_crc_zi1_Msk   (0x800UL)
 
#define endat0_app_endat_int_error2_Pos   (10UL)
 
#define endat0_app_endat_int_error2_Msk   (0x400UL)
 
#define endat0_app_endat_int_receive3_reg_Pos   (9UL)
 
#define endat0_app_endat_int_receive3_reg_Msk   (0x200UL)
 
#define endat0_app_endat_int_receive2_reg_Pos   (8UL)
 
#define endat0_app_endat_int_receive2_reg_Msk   (0x100UL)
 
#define endat0_app_endat_int_ir7_Pos   (7UL)
 
#define endat0_app_endat_int_ir7_Msk   (0x80UL)
 
#define endat0_app_endat_int_ir6_Pos   (6UL)
 
#define endat0_app_endat_int_ir6_Msk   (0x40UL)
 
#define endat0_app_endat_int_mrs_adr_Pos   (5UL)
 
#define endat0_app_endat_int_mrs_adr_Msk   (0x20UL)
 
#define endat0_app_endat_int_f_type2_Pos   (4UL)
 
#define endat0_app_endat_int_f_type2_Msk   (0x10UL)
 
#define endat0_app_endat_int_f_type1_Pos   (3UL)
 
#define endat0_app_endat_int_f_type1_Msk   (0x8UL)
 
#define endat0_app_endat_int_crcpw_parity_Pos   (2UL)
 
#define endat0_app_endat_int_crcpw_parity_Msk   (0x4UL)
 
#define endat0_app_endat_int_error1_Pos   (1UL)
 
#define endat0_app_endat_int_error1_Msk   (0x2UL)
 
#define endat0_app_endat_int_receive1_reg_Pos   (0UL)
 
#define endat0_app_endat_int_receive1_reg_Msk   (0x1UL)
 
#define endat0_app_endat_test1_ic_test_values_Pos   (10UL)
 
#define endat0_app_endat_test1_ic_test_values_Msk   (0xfffffc00UL)
 
#define endat0_app_endat_test1_enDat_automation_engine_Pos   (4UL)
 
#define endat0_app_endat_test1_enDat_automation_engine_Msk   (0x3f0UL)
 
#define endat0_app_endat_test1_bf_align0_Pos   (3UL)
 
#define endat0_app_endat_test1_bf_align0_Msk   (0x8UL)
 
#define endat0_app_endat_test1_status_zi_Pos   (1UL)
 
#define endat0_app_endat_test1_status_zi_Msk   (0x6UL)
 
#define endat0_app_endat_test1_dl_high_Pos   (0UL)
 
#define endat0_app_endat_test1_dl_high_Msk   (0x1UL)
 
#define endat0_app_endat_test2_ic_test_data_Pos   (16UL)
 
#define endat0_app_endat_test2_ic_test_data_Msk   (0xffff0000UL)
 
#define endat0_app_endat_test2_sel_test_mux3_Pos   (14UL)
 
#define endat0_app_endat_test2_sel_test_mux3_Msk   (0xc000UL)
 
#define endat0_app_endat_test2_sel_test_mux2_Pos   (12UL)
 
#define endat0_app_endat_test2_sel_test_mux2_Msk   (0x3000UL)
 
#define endat0_app_endat_test2_test_mode_divider_Pos   (11UL)
 
#define endat0_app_endat_test2_test_mode_divider_Msk   (0x800UL)
 
#define endat0_app_endat_test2_selection_add_info_Pos   (8UL)
 
#define endat0_app_endat_test2_selection_add_info_Msk   (0x700UL)
 
#define endat0_app_endat_test2_ic_test_mode_Pos   (7UL)
 
#define endat0_app_endat_test2_ic_test_mode_Msk   (0x80UL)
 
#define endat0_app_endat_test2_bf_align1_Pos   (6UL)
 
#define endat0_app_endat_test2_bf_align1_Msk   (0x40UL)
 
#define endat0_app_endat_test2_sel_test_mux_Pos   (4UL)
 
#define endat0_app_endat_test2_sel_test_mux_Msk   (0x30UL)
 
#define endat0_app_endat_test2_test_receive_reg_Pos   (3UL)
 
#define endat0_app_endat_test2_test_receive_reg_Msk   (0x8UL)
 
#define endat0_app_endat_test2_selection_tst_out_Pos   (2UL)
 
#define endat0_app_endat_test2_selection_tst_out_Msk   (0x4UL)
 
#define endat0_app_endat_test2_bf_align0_Pos   (0UL)
 
#define endat0_app_endat_test2_bf_align0_Msk   (0x3UL)
 
#define endat0_app_endat_receive4_0_byte4_Pos   (24UL)
 
#define endat0_app_endat_receive4_0_byte4_Msk   (0xff000000UL)
 
#define endat0_app_endat_receive4_0_byte3_Pos   (16UL)
 
#define endat0_app_endat_receive4_0_byte3_Msk   (0xff0000UL)
 
#define endat0_app_endat_receive4_0_byte2_Pos   (8UL)
 
#define endat0_app_endat_receive4_0_byte2_Msk   (0xff00UL)
 
#define endat0_app_endat_receive4_0_byte1_Pos   (0UL)
 
#define endat0_app_endat_receive4_0_byte1_Msk   (0xffUL)
 
#define endat0_app_endat_receive4_1_bf_align0_Pos   (16UL)
 
#define endat0_app_endat_receive4_1_bf_align0_Msk   (0xffff0000UL)
 
#define endat0_app_endat_receive4_1_byte6_Pos   (8UL)
 
#define endat0_app_endat_receive4_1_byte6_Msk   (0xff00UL)
 
#define endat0_app_endat_receive4_1_byte5_Pos   (0UL)
 
#define endat0_app_endat_receive4_1_byte5_Msk   (0xffUL)
 
#define endat0_app_endat_sw_strobe_sw_strobe_Pos   (0UL)
 
#define endat0_app_endat_sw_strobe_sw_strobe_Msk   (0xffffffffUL)
 
#define endat0_app_endat_id_id_Pos   (0UL)
 
#define endat0_app_endat_id_id_Msk   (0xffffffffUL)
 
#define endat1_app_endat_send_bf_align0_Pos   (30UL)
 
#define endat1_app_endat_send_bf_align0_Msk   (0xc0000000UL)
 
#define endat1_app_endat_send_byte4_Pos   (24UL)
 
#define endat1_app_endat_send_byte4_Msk   (0x3f000000UL)
 
#define endat1_app_endat_send_byte3_Pos   (16UL)
 
#define endat1_app_endat_send_byte3_Msk   (0xff0000UL)
 
#define endat1_app_endat_send_byte2_Pos   (8UL)
 
#define endat1_app_endat_send_byte2_Msk   (0xff00UL)
 
#define endat1_app_endat_send_byte1_Pos   (0UL)
 
#define endat1_app_endat_send_byte1_Msk   (0xffUL)
 
#define endat1_app_endat_receive1_0_byte4_Pos   (24UL)
 
#define endat1_app_endat_receive1_0_byte4_Msk   (0xff000000UL)
 
#define endat1_app_endat_receive1_0_byte3_Pos   (16UL)
 
#define endat1_app_endat_receive1_0_byte3_Msk   (0xff0000UL)
 
#define endat1_app_endat_receive1_0_byte2_Pos   (8UL)
 
#define endat1_app_endat_receive1_0_byte2_Msk   (0xff00UL)
 
#define endat1_app_endat_receive1_0_byte1_Pos   (0UL)
 
#define endat1_app_endat_receive1_0_byte1_Msk   (0xffUL)
 
#define endat1_app_endat_receive1_1_bf_align0_Pos   (24UL)
 
#define endat1_app_endat_receive1_1_bf_align0_Msk   (0xff000000UL)
 
#define endat1_app_endat_receive1_1_byte7_Pos   (16UL)
 
#define endat1_app_endat_receive1_1_byte7_Msk   (0xff0000UL)
 
#define endat1_app_endat_receive1_1_byte6_Pos   (8UL)
 
#define endat1_app_endat_receive1_1_byte6_Msk   (0xff00UL)
 
#define endat1_app_endat_receive1_1_byte5_Pos   (0UL)
 
#define endat1_app_endat_receive1_1_byte5_Msk   (0xffUL)
 
#define endat1_app_endat_receive2_byte4_Pos   (24UL)
 
#define endat1_app_endat_receive2_byte4_Msk   (0xff000000UL)
 
#define endat1_app_endat_receive2_byte3_Pos   (16UL)
 
#define endat1_app_endat_receive2_byte3_Msk   (0xff0000UL)
 
#define endat1_app_endat_receive2_byte2_Pos   (8UL)
 
#define endat1_app_endat_receive2_byte2_Msk   (0xff00UL)
 
#define endat1_app_endat_receive2_byte1_Pos   (0UL)
 
#define endat1_app_endat_receive2_byte1_Msk   (0xffUL)
 
#define endat1_app_endat_receive3_byte4_Pos   (24UL)
 
#define endat1_app_endat_receive3_byte4_Msk   (0xff000000UL)
 
#define endat1_app_endat_receive3_byte3_Pos   (16UL)
 
#define endat1_app_endat_receive3_byte3_Msk   (0xff0000UL)
 
#define endat1_app_endat_receive3_byte2_Pos   (8UL)
 
#define endat1_app_endat_receive3_byte2_Msk   (0xff00UL)
 
#define endat1_app_endat_receive3_byte1_Pos   (0UL)
 
#define endat1_app_endat_receive3_byte1_Msk   (0xffUL)
 
#define endat1_app_endat_conf1_endat_ssi_Pos   (30UL)
 
#define endat1_app_endat_conf1_endat_ssi_Msk   (0xc0000000UL)
 
#define endat1_app_endat_conf1_ic_reset_Pos   (29UL)
 
#define endat1_app_endat_conf1_ic_reset_Msk   (0x20000000UL)
 
#define endat1_app_endat_conf1_f_sys_Pos   (26UL)
 
#define endat1_app_endat_conf1_f_sys_Msk   (0x1c000000UL)
 
#define endat1_app_endat_conf1_bf_align1_Pos   (25UL)
 
#define endat1_app_endat_conf1_bf_align1_Msk   (0x2000000UL)
 
#define endat1_app_endat_conf1_delay_comp_Pos   (24UL)
 
#define endat1_app_endat_conf1_delay_comp_Msk   (0x1000000UL)
 
#define endat1_app_endat_conf1_cable_prop_time_Pos   (16UL)
 
#define endat1_app_endat_conf1_cable_prop_time_Msk   (0xff0000UL)
 
#define endat1_app_endat_conf1_auto_reset_Pos   (15UL)
 
#define endat1_app_endat_conf1_auto_reset_Msk   (0x8000UL)
 
#define endat1_app_endat_conf1_reset_window_Pos   (14UL)
 
#define endat1_app_endat_conf1_reset_window_Msk   (0x4000UL)
 
#define endat1_app_endat_conf1_data_word_len_Pos   (8UL)
 
#define endat1_app_endat_conf1_data_word_len_Msk   (0x3f00UL)
 
#define endat1_app_endat_conf1_f_tclk_Pos   (4UL)
 
#define endat1_app_endat_conf1_f_tclk_Msk   (0xf0UL)
 
#define endat1_app_endat_conf1_bf_align0_Pos   (3UL)
 
#define endat1_app_endat_conf1_bf_align0_Msk   (0x8UL)
 
#define endat1_app_endat_conf1_endat_cont_clk_mode_Pos   (2UL)
 
#define endat1_app_endat_conf1_endat_cont_clk_mode_Msk   (0x4UL)
 
#define endat1_app_endat_conf1_uncond_transfer_Pos   (1UL)
 
#define endat1_app_endat_conf1_uncond_transfer_Msk   (0x2UL)
 
#define endat1_app_endat_conf1_hw_strobe_Pos   (0UL)
 
#define endat1_app_endat_conf1_hw_strobe_Msk   (0x1UL)
 
#define endat1_app_endat_conf2_hw_strobe_delay_Pos   (24UL)
 
#define endat1_app_endat_conf2_hw_strobe_delay_Msk   (0xff000000UL)
 
#define endat1_app_endat_conf2_bf_align0_Pos   (23UL)
 
#define endat1_app_endat_conf2_bf_align0_Msk   (0x800000UL)
 
#define endat1_app_endat_conf2_rtm_Pos   (22UL)
 
#define endat1_app_endat_conf2_rtm_Msk   (0x400000UL)
 
#define endat1_app_endat_conf2_filter_Pos   (19UL)
 
#define endat1_app_endat_conf2_filter_Msk   (0x380000UL)
 
#define endat1_app_endat_conf2_t_st_Pos   (16UL)
 
#define endat1_app_endat_conf2_t_st_Msk   (0x70000UL)
 
#define endat1_app_endat_conf2_watchdog_Pos   (8UL)
 
#define endat1_app_endat_conf2_watchdog_Msk   (0xff00UL)
 
#define endat1_app_endat_conf2_timer_for_sampling_rate_Pos   (0UL)
 
#define endat1_app_endat_conf2_timer_for_sampling_rate_Msk   (0xffUL)
 
#define endat1_app_endat_conf3_bf_align1_Pos   (16UL)
 
#define endat1_app_endat_conf3_bf_align1_Msk   (0xffff0000UL)
 
#define endat1_app_endat_conf3_speed_Pos   (15UL)
 
#define endat1_app_endat_conf3_speed_Msk   (0x8000UL)
 
#define endat1_app_endat_conf3_bf_align0_Pos   (9UL)
 
#define endat1_app_endat_conf3_bf_align0_Msk   (0x7e00UL)
 
#define endat1_app_endat_conf3_dw_Pos   (8UL)
 
#define endat1_app_endat_conf3_dw_Msk   (0x100UL)
 
#define endat1_app_endat_conf3_singleturn_res_Pos   (3UL)
 
#define endat1_app_endat_conf3_singleturn_res_Msk   (0xf8UL)
 
#define endat1_app_endat_conf3_gray_to_binary_Pos   (2UL)
 
#define endat1_app_endat_conf3_gray_to_binary_Msk   (0x4UL)
 
#define endat1_app_endat_conf3_format_Pos   (1UL)
 
#define endat1_app_endat_conf3_format_Msk   (0x2UL)
 
#define endat1_app_endat_conf3_parity_Pos   (0UL)
 
#define endat1_app_endat_conf3_parity_Msk   (0x1UL)
 
#define endat1_app_endat_stat_ready_Pos   (31UL)
 
#define endat1_app_endat_stat_ready_Msk   (0x80000000UL)
 
#define endat1_app_endat_stat_ready_for_strobe_Pos   (30UL)
 
#define endat1_app_endat_stat_ready_for_strobe_Msk   (0x40000000UL)
 
#define endat1_app_endat_stat_speed_ready_Pos   (29UL)
 
#define endat1_app_endat_stat_speed_ready_Msk   (0x20000000UL)
 
#define endat1_app_endat_stat_rtm_stop_Pos   (28UL)
 
#define endat1_app_endat_stat_rtm_stop_Msk   (0x10000000UL)
 
#define endat1_app_endat_stat_rtm_start_Pos   (27UL)
 
#define endat1_app_endat_stat_rtm_start_Msk   (0x8000000UL)
 
#define endat1_app_endat_stat_bf_align1_Pos   (24UL)
 
#define endat1_app_endat_stat_bf_align1_Msk   (0x7000000UL)
 
#define endat1_app_endat_stat_prop_time_measurement_Pos   (23UL)
 
#define endat1_app_endat_stat_prop_time_measurement_Msk   (0x800000UL)
 
#define endat1_app_endat_stat_delay_comp_Pos   (22UL)
 
#define endat1_app_endat_stat_delay_comp_Msk   (0x400000UL)
 
#define endat1_app_endat_stat_bf_align0_Pos   (19UL)
 
#define endat1_app_endat_stat_bf_align0_Msk   (0x380000UL)
 
#define endat1_app_endat_stat_f_type3_Pos   (18UL)
 
#define endat1_app_endat_stat_f_type3_Msk   (0x40000UL)
 
#define endat1_app_endat_stat_watchdog_Pos   (17UL)
 
#define endat1_app_endat_stat_watchdog_Msk   (0x20000UL)
 
#define endat1_app_endat_stat_spike_Pos   (16UL)
 
#define endat1_app_endat_stat_spike_Msk   (0x10000UL)
 
#define endat1_app_endat_stat_wrn_Pos   (15UL)
 
#define endat1_app_endat_stat_wrn_Msk   (0x8000UL)
 
#define endat1_app_endat_stat_rm_Pos   (14UL)
 
#define endat1_app_endat_stat_rm_Msk   (0x4000UL)
 
#define endat1_app_endat_stat_busy_Pos   (13UL)
 
#define endat1_app_endat_stat_busy_Msk   (0x2000UL)
 
#define endat1_app_endat_stat_crc_zi2_Pos   (12UL)
 
#define endat1_app_endat_stat_crc_zi2_Msk   (0x1000UL)
 
#define endat1_app_endat_stat_crc_zi1_Pos   (11UL)
 
#define endat1_app_endat_stat_crc_zi1_Msk   (0x800UL)
 
#define endat1_app_endat_stat_error2_Pos   (10UL)
 
#define endat1_app_endat_stat_error2_Msk   (0x400UL)
 
#define endat1_app_endat_stat_receive3_reg_Pos   (9UL)
 
#define endat1_app_endat_stat_receive3_reg_Msk   (0x200UL)
 
#define endat1_app_endat_stat_receive2_reg_Pos   (8UL)
 
#define endat1_app_endat_stat_receive2_reg_Msk   (0x100UL)
 
#define endat1_app_endat_stat_ir7_Pos   (7UL)
 
#define endat1_app_endat_stat_ir7_Msk   (0x80UL)
 
#define endat1_app_endat_stat_ir6_Pos   (6UL)
 
#define endat1_app_endat_stat_ir6_Msk   (0x40UL)
 
#define endat1_app_endat_stat_mrs_adr_Pos   (5UL)
 
#define endat1_app_endat_stat_mrs_adr_Msk   (0x20UL)
 
#define endat1_app_endat_stat_f_type2_Pos   (4UL)
 
#define endat1_app_endat_stat_f_type2_Msk   (0x10UL)
 
#define endat1_app_endat_stat_f_type1_Pos   (3UL)
 
#define endat1_app_endat_stat_f_type1_Msk   (0x8UL)
 
#define endat1_app_endat_stat_crcpw_parity_Pos   (2UL)
 
#define endat1_app_endat_stat_crcpw_parity_Msk   (0x4UL)
 
#define endat1_app_endat_stat_error1_Pos   (1UL)
 
#define endat1_app_endat_stat_error1_Msk   (0x2UL)
 
#define endat1_app_endat_stat_receive1_reg_Pos   (0UL)
 
#define endat1_app_endat_stat_receive1_reg_Msk   (0x1UL)
 
#define endat1_app_endat_int_ready_Pos   (31UL)
 
#define endat1_app_endat_int_ready_Msk   (0x80000000UL)
 
#define endat1_app_endat_int_bf_align1_Pos   (30UL)
 
#define endat1_app_endat_int_bf_align1_Msk   (0x40000000UL)
 
#define endat1_app_endat_int_speed_ready_Pos   (29UL)
 
#define endat1_app_endat_int_speed_ready_Msk   (0x20000000UL)
 
#define endat1_app_endat_int_bf_align0_Pos   (19UL)
 
#define endat1_app_endat_int_bf_align0_Msk   (0x1ff80000UL)
 
#define endat1_app_endat_int_f_type3_Pos   (18UL)
 
#define endat1_app_endat_int_f_type3_Msk   (0x40000UL)
 
#define endat1_app_endat_int_watchdog_Pos   (17UL)
 
#define endat1_app_endat_int_watchdog_Msk   (0x20000UL)
 
#define endat1_app_endat_int_spike_Pos   (16UL)
 
#define endat1_app_endat_int_spike_Msk   (0x10000UL)
 
#define endat1_app_endat_int_wrn_Pos   (15UL)
 
#define endat1_app_endat_int_wrn_Msk   (0x8000UL)
 
#define endat1_app_endat_int_RM_Pos   (14UL)
 
#define endat1_app_endat_int_RM_Msk   (0x4000UL)
 
#define endat1_app_endat_int_busy_Pos   (13UL)
 
#define endat1_app_endat_int_busy_Msk   (0x2000UL)
 
#define endat1_app_endat_int_crc_zi2_Pos   (12UL)
 
#define endat1_app_endat_int_crc_zi2_Msk   (0x1000UL)
 
#define endat1_app_endat_int_crc_zi1_Pos   (11UL)
 
#define endat1_app_endat_int_crc_zi1_Msk   (0x800UL)
 
#define endat1_app_endat_int_error2_Pos   (10UL)
 
#define endat1_app_endat_int_error2_Msk   (0x400UL)
 
#define endat1_app_endat_int_receive3_reg_Pos   (9UL)
 
#define endat1_app_endat_int_receive3_reg_Msk   (0x200UL)
 
#define endat1_app_endat_int_receive2_reg_Pos   (8UL)
 
#define endat1_app_endat_int_receive2_reg_Msk   (0x100UL)
 
#define endat1_app_endat_int_ir7_Pos   (7UL)
 
#define endat1_app_endat_int_ir7_Msk   (0x80UL)
 
#define endat1_app_endat_int_ir6_Pos   (6UL)
 
#define endat1_app_endat_int_ir6_Msk   (0x40UL)
 
#define endat1_app_endat_int_mrs_adr_Pos   (5UL)
 
#define endat1_app_endat_int_mrs_adr_Msk   (0x20UL)
 
#define endat1_app_endat_int_f_type2_Pos   (4UL)
 
#define endat1_app_endat_int_f_type2_Msk   (0x10UL)
 
#define endat1_app_endat_int_f_type1_Pos   (3UL)
 
#define endat1_app_endat_int_f_type1_Msk   (0x8UL)
 
#define endat1_app_endat_int_crcpw_parity_Pos   (2UL)
 
#define endat1_app_endat_int_crcpw_parity_Msk   (0x4UL)
 
#define endat1_app_endat_int_error1_Pos   (1UL)
 
#define endat1_app_endat_int_error1_Msk   (0x2UL)
 
#define endat1_app_endat_int_receive1_reg_Pos   (0UL)
 
#define endat1_app_endat_int_receive1_reg_Msk   (0x1UL)
 
#define endat1_app_endat_test1_ic_test_values_Pos   (10UL)
 
#define endat1_app_endat_test1_ic_test_values_Msk   (0xfffffc00UL)
 
#define endat1_app_endat_test1_enDat_automation_engine_Pos   (4UL)
 
#define endat1_app_endat_test1_enDat_automation_engine_Msk   (0x3f0UL)
 
#define endat1_app_endat_test1_bf_align0_Pos   (3UL)
 
#define endat1_app_endat_test1_bf_align0_Msk   (0x8UL)
 
#define endat1_app_endat_test1_status_zi_Pos   (1UL)
 
#define endat1_app_endat_test1_status_zi_Msk   (0x6UL)
 
#define endat1_app_endat_test1_dl_high_Pos   (0UL)
 
#define endat1_app_endat_test1_dl_high_Msk   (0x1UL)
 
#define endat1_app_endat_test2_ic_test_data_Pos   (16UL)
 
#define endat1_app_endat_test2_ic_test_data_Msk   (0xffff0000UL)
 
#define endat1_app_endat_test2_sel_test_mux3_Pos   (14UL)
 
#define endat1_app_endat_test2_sel_test_mux3_Msk   (0xc000UL)
 
#define endat1_app_endat_test2_sel_test_mux2_Pos   (12UL)
 
#define endat1_app_endat_test2_sel_test_mux2_Msk   (0x3000UL)
 
#define endat1_app_endat_test2_test_mode_divider_Pos   (11UL)
 
#define endat1_app_endat_test2_test_mode_divider_Msk   (0x800UL)
 
#define endat1_app_endat_test2_selection_add_info_Pos   (8UL)
 
#define endat1_app_endat_test2_selection_add_info_Msk   (0x700UL)
 
#define endat1_app_endat_test2_ic_test_mode_Pos   (7UL)
 
#define endat1_app_endat_test2_ic_test_mode_Msk   (0x80UL)
 
#define endat1_app_endat_test2_bf_align1_Pos   (6UL)
 
#define endat1_app_endat_test2_bf_align1_Msk   (0x40UL)
 
#define endat1_app_endat_test2_sel_test_mux_Pos   (4UL)
 
#define endat1_app_endat_test2_sel_test_mux_Msk   (0x30UL)
 
#define endat1_app_endat_test2_test_receive_reg_Pos   (3UL)
 
#define endat1_app_endat_test2_test_receive_reg_Msk   (0x8UL)
 
#define endat1_app_endat_test2_selection_tst_out_Pos   (2UL)
 
#define endat1_app_endat_test2_selection_tst_out_Msk   (0x4UL)
 
#define endat1_app_endat_test2_bf_align0_Pos   (0UL)
 
#define endat1_app_endat_test2_bf_align0_Msk   (0x3UL)
 
#define endat1_app_endat_receive4_0_byte4_Pos   (24UL)
 
#define endat1_app_endat_receive4_0_byte4_Msk   (0xff000000UL)
 
#define endat1_app_endat_receive4_0_byte3_Pos   (16UL)
 
#define endat1_app_endat_receive4_0_byte3_Msk   (0xff0000UL)
 
#define endat1_app_endat_receive4_0_byte2_Pos   (8UL)
 
#define endat1_app_endat_receive4_0_byte2_Msk   (0xff00UL)
 
#define endat1_app_endat_receive4_0_byte1_Pos   (0UL)
 
#define endat1_app_endat_receive4_0_byte1_Msk   (0xffUL)
 
#define endat1_app_endat_receive4_1_bf_align0_Pos   (16UL)
 
#define endat1_app_endat_receive4_1_bf_align0_Msk   (0xffff0000UL)
 
#define endat1_app_endat_receive4_1_byte6_Pos   (8UL)
 
#define endat1_app_endat_receive4_1_byte6_Msk   (0xff00UL)
 
#define endat1_app_endat_receive4_1_byte5_Pos   (0UL)
 
#define endat1_app_endat_receive4_1_byte5_Msk   (0xffUL)
 
#define endat1_app_endat_sw_strobe_sw_strobe_Pos   (0UL)
 
#define endat1_app_endat_sw_strobe_sw_strobe_Msk   (0xffffffffUL)
 
#define endat1_app_endat_id_id_Pos   (0UL)
 
#define endat1_app_endat_id_id_Msk   (0xffffffffUL)
 
#define endat_ctrl0_app_endat_ctrl_trigger_cfg_bf_align0_Pos   (4UL)
 
#define endat_ctrl0_app_endat_ctrl_trigger_cfg_bf_align0_Msk   (0xfffffff0UL)
 
#define endat_ctrl0_app_endat_ctrl_trigger_cfg_sel_Pos   (0UL)
 
#define endat_ctrl0_app_endat_ctrl_trigger_cfg_sel_Msk   (0xfUL)
 
#define endat_ctrl0_app_endat_ctrl_trigger_bf_align0_Pos   (1UL)
 
#define endat_ctrl0_app_endat_ctrl_trigger_bf_align0_Msk   (0xfffffffeUL)
 
#define endat_ctrl0_app_endat_ctrl_trigger_manual_Pos   (0UL)
 
#define endat_ctrl0_app_endat_ctrl_trigger_manual_Msk   (0x1UL)
 
#define endat_ctrl0_app_endat_ctrl_strobe_cfg_bf_align0_Pos   (16UL)
 
#define endat_ctrl0_app_endat_ctrl_strobe_cfg_bf_align0_Msk   (0xffff0000UL)
 
#define endat_ctrl0_app_endat_ctrl_strobe_cfg_high_len_Pos   (8UL)
 
#define endat_ctrl0_app_endat_ctrl_strobe_cfg_high_len_Msk   (0xff00UL)
 
#define endat_ctrl0_app_endat_ctrl_strobe_cfg_low_len_Pos   (0UL)
 
#define endat_ctrl0_app_endat_ctrl_strobe_cfg_low_len_Msk   (0xffUL)
 
#define endat_ctrl1_app_endat_ctrl_trigger_cfg_bf_align0_Pos   (4UL)
 
#define endat_ctrl1_app_endat_ctrl_trigger_cfg_bf_align0_Msk   (0xfffffff0UL)
 
#define endat_ctrl1_app_endat_ctrl_trigger_cfg_sel_Pos   (0UL)
 
#define endat_ctrl1_app_endat_ctrl_trigger_cfg_sel_Msk   (0xfUL)
 
#define endat_ctrl1_app_endat_ctrl_trigger_bf_align0_Pos   (1UL)
 
#define endat_ctrl1_app_endat_ctrl_trigger_bf_align0_Msk   (0xfffffffeUL)
 
#define endat_ctrl1_app_endat_ctrl_trigger_manual_Pos   (0UL)
 
#define endat_ctrl1_app_endat_ctrl_trigger_manual_Msk   (0x1UL)
 
#define endat_ctrl1_app_endat_ctrl_strobe_cfg_bf_align0_Pos   (16UL)
 
#define endat_ctrl1_app_endat_ctrl_strobe_cfg_bf_align0_Msk   (0xffff0000UL)
 
#define endat_ctrl1_app_endat_ctrl_strobe_cfg_high_len_Pos   (8UL)
 
#define endat_ctrl1_app_endat_ctrl_strobe_cfg_high_len_Msk   (0xff00UL)
 
#define endat_ctrl1_app_endat_ctrl_strobe_cfg_low_len_Pos   (0UL)
 
#define endat_ctrl1_app_endat_ctrl_strobe_cfg_low_len_Msk   (0xffUL)
 
#define biss_ctrl0_app_biss_ctrl_trigger_cfg_bf_align0_Pos   (4UL)
 
#define biss_ctrl0_app_biss_ctrl_trigger_cfg_bf_align0_Msk   (0xfffffff0UL)
 
#define biss_ctrl0_app_biss_ctrl_trigger_cfg_sel_Pos   (0UL)
 
#define biss_ctrl0_app_biss_ctrl_trigger_cfg_sel_Msk   (0xfUL)
 
#define biss_ctrl0_app_biss_ctrl_trigger_bf_align0_Pos   (1UL)
 
#define biss_ctrl0_app_biss_ctrl_trigger_bf_align0_Msk   (0xfffffffeUL)
 
#define biss_ctrl0_app_biss_ctrl_trigger_manual_Pos   (0UL)
 
#define biss_ctrl0_app_biss_ctrl_trigger_manual_Msk   (0x1UL)
 
#define biss_ctrl0_app_biss_ctrl_irq_raw_bf_align0_Pos   (2UL)
 
#define biss_ctrl0_app_biss_ctrl_irq_raw_bf_align0_Msk   (0xfffffffcUL)
 
#define biss_ctrl0_app_biss_ctrl_irq_raw_err_Pos   (1UL)
 
#define biss_ctrl0_app_biss_ctrl_irq_raw_err_Msk   (0x2UL)
 
#define biss_ctrl0_app_biss_ctrl_irq_raw_eot_Pos   (0UL)
 
#define biss_ctrl0_app_biss_ctrl_irq_raw_eot_Msk   (0x1UL)
 
#define biss_ctrl0_app_biss_ctrl_irq_masked_bf_align0_Pos   (2UL)
 
#define biss_ctrl0_app_biss_ctrl_irq_masked_bf_align0_Msk   (0xfffffffcUL)
 
#define biss_ctrl0_app_biss_ctrl_irq_masked_err_Pos   (1UL)
 
#define biss_ctrl0_app_biss_ctrl_irq_masked_err_Msk   (0x2UL)
 
#define biss_ctrl0_app_biss_ctrl_irq_masked_eot_Pos   (0UL)
 
#define biss_ctrl0_app_biss_ctrl_irq_masked_eot_Msk   (0x1UL)
 
#define biss_ctrl0_app_biss_ctrl_irq_msk_set_bf_align0_Pos   (2UL)
 
#define biss_ctrl0_app_biss_ctrl_irq_msk_set_bf_align0_Msk   (0xfffffffcUL)
 
#define biss_ctrl0_app_biss_ctrl_irq_msk_set_err_Pos   (1UL)
 
#define biss_ctrl0_app_biss_ctrl_irq_msk_set_err_Msk   (0x2UL)
 
#define biss_ctrl0_app_biss_ctrl_irq_msk_set_eot_Pos   (0UL)
 
#define biss_ctrl0_app_biss_ctrl_irq_msk_set_eot_Msk   (0x1UL)
 
#define biss_ctrl0_app_biss_ctrl_irq_msk_reset_bf_align0_Pos   (2UL)
 
#define biss_ctrl0_app_biss_ctrl_irq_msk_reset_bf_align0_Msk   (0xfffffffcUL)
 
#define biss_ctrl0_app_biss_ctrl_irq_msk_reset_err_Pos   (1UL)
 
#define biss_ctrl0_app_biss_ctrl_irq_msk_reset_err_Msk   (0x2UL)
 
#define biss_ctrl0_app_biss_ctrl_irq_msk_reset_eot_Pos   (0UL)
 
#define biss_ctrl0_app_biss_ctrl_irq_msk_reset_eot_Msk   (0x1UL)
 
#define biss_ctrl1_app_biss_ctrl_trigger_cfg_bf_align0_Pos   (4UL)
 
#define biss_ctrl1_app_biss_ctrl_trigger_cfg_bf_align0_Msk   (0xfffffff0UL)
 
#define biss_ctrl1_app_biss_ctrl_trigger_cfg_sel_Pos   (0UL)
 
#define biss_ctrl1_app_biss_ctrl_trigger_cfg_sel_Msk   (0xfUL)
 
#define biss_ctrl1_app_biss_ctrl_trigger_bf_align0_Pos   (1UL)
 
#define biss_ctrl1_app_biss_ctrl_trigger_bf_align0_Msk   (0xfffffffeUL)
 
#define biss_ctrl1_app_biss_ctrl_trigger_manual_Pos   (0UL)
 
#define biss_ctrl1_app_biss_ctrl_trigger_manual_Msk   (0x1UL)
 
#define biss_ctrl1_app_biss_ctrl_irq_raw_bf_align0_Pos   (2UL)
 
#define biss_ctrl1_app_biss_ctrl_irq_raw_bf_align0_Msk   (0xfffffffcUL)
 
#define biss_ctrl1_app_biss_ctrl_irq_raw_err_Pos   (1UL)
 
#define biss_ctrl1_app_biss_ctrl_irq_raw_err_Msk   (0x2UL)
 
#define biss_ctrl1_app_biss_ctrl_irq_raw_eot_Pos   (0UL)
 
#define biss_ctrl1_app_biss_ctrl_irq_raw_eot_Msk   (0x1UL)
 
#define biss_ctrl1_app_biss_ctrl_irq_masked_bf_align0_Pos   (2UL)
 
#define biss_ctrl1_app_biss_ctrl_irq_masked_bf_align0_Msk   (0xfffffffcUL)
 
#define biss_ctrl1_app_biss_ctrl_irq_masked_err_Pos   (1UL)
 
#define biss_ctrl1_app_biss_ctrl_irq_masked_err_Msk   (0x2UL)
 
#define biss_ctrl1_app_biss_ctrl_irq_masked_eot_Pos   (0UL)
 
#define biss_ctrl1_app_biss_ctrl_irq_masked_eot_Msk   (0x1UL)
 
#define biss_ctrl1_app_biss_ctrl_irq_msk_set_bf_align0_Pos   (2UL)
 
#define biss_ctrl1_app_biss_ctrl_irq_msk_set_bf_align0_Msk   (0xfffffffcUL)
 
#define biss_ctrl1_app_biss_ctrl_irq_msk_set_err_Pos   (1UL)
 
#define biss_ctrl1_app_biss_ctrl_irq_msk_set_err_Msk   (0x2UL)
 
#define biss_ctrl1_app_biss_ctrl_irq_msk_set_eot_Pos   (0UL)
 
#define biss_ctrl1_app_biss_ctrl_irq_msk_set_eot_Msk   (0x1UL)
 
#define biss_ctrl1_app_biss_ctrl_irq_msk_reset_bf_align0_Pos   (2UL)
 
#define biss_ctrl1_app_biss_ctrl_irq_msk_reset_bf_align0_Msk   (0xfffffffcUL)
 
#define biss_ctrl1_app_biss_ctrl_irq_msk_reset_err_Pos   (1UL)
 
#define biss_ctrl1_app_biss_ctrl_irq_msk_reset_err_Msk   (0x2UL)
 
#define biss_ctrl1_app_biss_ctrl_irq_msk_reset_eot_Pos   (0UL)
 
#define biss_ctrl1_app_biss_ctrl_irq_msk_reset_eot_Msk   (0x1UL)
 
#define biss0_app_biss_scdata0_0_SCDATA0_0_Pos   (0UL)
 
#define biss0_app_biss_scdata0_0_SCDATA0_0_Msk   (0xffffffffUL)
 
#define biss0_app_biss_scdata0_1_SCDATA0_1_Pos   (0UL)
 
#define biss0_app_biss_scdata0_1_SCDATA0_1_Msk   (0xffffffffUL)
 
#define biss0_app_biss_scdata1_0_SCDATA1_0_Pos   (0UL)
 
#define biss0_app_biss_scdata1_0_SCDATA1_0_Msk   (0xffffffffUL)
 
#define biss0_app_biss_scdata1_1_SCDATA1_1_Pos   (0UL)
 
#define biss0_app_biss_scdata1_1_SCDATA1_1_Msk   (0xffffffffUL)
 
#define biss0_app_biss_scdata2_0_SCDATA2_0_Pos   (0UL)
 
#define biss0_app_biss_scdata2_0_SCDATA2_0_Msk   (0xffffffffUL)
 
#define biss0_app_biss_scdata2_1_SCDATA2_1_Pos   (0UL)
 
#define biss0_app_biss_scdata2_1_SCDATA2_1_Msk   (0xffffffffUL)
 
#define biss0_app_biss_scdata3_0_SCDATA3_0_Pos   (0UL)
 
#define biss0_app_biss_scdata3_0_SCDATA3_0_Msk   (0xffffffffUL)
 
#define biss0_app_biss_scdata3_1_SCDATA3_1_Pos   (0UL)
 
#define biss0_app_biss_scdata3_1_SCDATA3_1_Msk   (0xffffffffUL)
 
#define biss0_app_biss_scdata4_0_SCDATA4_0_Pos   (0UL)
 
#define biss0_app_biss_scdata4_0_SCDATA4_0_Msk   (0xffffffffUL)
 
#define biss0_app_biss_scdata4_1_SCDATA4_1_Pos   (0UL)
 
#define biss0_app_biss_scdata4_1_SCDATA4_1_Msk   (0xffffffffUL)
 
#define biss0_app_biss_scdata5_0_SCDATA5_0_Pos   (0UL)
 
#define biss0_app_biss_scdata5_0_SCDATA5_0_Msk   (0xffffffffUL)
 
#define biss0_app_biss_scdata5_1_SCDATA5_1_Pos   (0UL)
 
#define biss0_app_biss_scdata5_1_SCDATA5_1_Msk   (0xffffffffUL)
 
#define biss0_app_biss_scdata6_0_SCDATA6_0_Pos   (0UL)
 
#define biss0_app_biss_scdata6_0_SCDATA6_0_Msk   (0xffffffffUL)
 
#define biss0_app_biss_scdata6_1_SCDATA6_1_Pos   (0UL)
 
#define biss0_app_biss_scdata6_1_SCDATA6_1_Msk   (0xffffffffUL)
 
#define biss0_app_biss_scdata7_0_SCDATA7_0_Pos   (0UL)
 
#define biss0_app_biss_scdata7_0_SCDATA7_0_Msk   (0xffffffffUL)
 
#define biss0_app_biss_scdata7_1_SCDATA7_1_Pos   (0UL)
 
#define biss0_app_biss_scdata7_1_SCDATA7_1_Msk   (0xffffffffUL)
 
#define biss0_app_biss_rdata0_RDATA0_Pos   (0UL)
 
#define biss0_app_biss_rdata0_RDATA0_Msk   (0xffffffffUL)
 
#define biss0_app_biss_rdata1_RDATA1_Pos   (0UL)
 
#define biss0_app_biss_rdata1_RDATA1_Msk   (0xffffffffUL)
 
#define biss0_app_biss_rdata2_RDATA2_Pos   (0UL)
 
#define biss0_app_biss_rdata2_RDATA2_Msk   (0xffffffffUL)
 
#define biss0_app_biss_rdata3_RDATA3_Pos   (0UL)
 
#define biss0_app_biss_rdata3_RDATA3_Msk   (0xffffffffUL)
 
#define biss0_app_biss_rdata4_RDATA4_Pos   (0UL)
 
#define biss0_app_biss_rdata4_RDATA4_Msk   (0xffffffffUL)
 
#define biss0_app_biss_rdata5_RDATA5_Pos   (0UL)
 
#define biss0_app_biss_rdata5_RDATA5_Msk   (0xffffffffUL)
 
#define biss0_app_biss_rdata6_RDATA6_Pos   (0UL)
 
#define biss0_app_biss_rdata6_RDATA6_Msk   (0xffffffffUL)
 
#define biss0_app_biss_rdata7_RDATA7_Pos   (0UL)
 
#define biss0_app_biss_rdata7_RDATA7_Msk   (0xffffffffUL)
 
#define biss0_app_biss_rdata8_RDATA8_Pos   (0UL)
 
#define biss0_app_biss_rdata8_RDATA8_Msk   (0xffffffffUL)
 
#define biss0_app_biss_rdata9_RDATA9_Pos   (0UL)
 
#define biss0_app_biss_rdata9_RDATA9_Msk   (0xffffffffUL)
 
#define biss0_app_biss_rdata10_RDATA10_Pos   (0UL)
 
#define biss0_app_biss_rdata10_RDATA10_Msk   (0xffffffffUL)
 
#define biss0_app_biss_rdata11_RDATA11_Pos   (0UL)
 
#define biss0_app_biss_rdata11_RDATA11_Msk   (0xffffffffUL)
 
#define biss0_app_biss_rdata12_RDATA12_Pos   (0UL)
 
#define biss0_app_biss_rdata12_RDATA12_Msk   (0xffffffffUL)
 
#define biss0_app_biss_rdata13_RDATA13_Pos   (0UL)
 
#define biss0_app_biss_rdata13_RDATA13_Msk   (0xffffffffUL)
 
#define biss0_app_biss_rdata14_RDATA14_Pos   (0UL)
 
#define biss0_app_biss_rdata14_RDATA14_Msk   (0xffffffffUL)
 
#define biss0_app_biss_rdata15_RDATA15_Pos   (0UL)
 
#define biss0_app_biss_rdata15_RDATA15_Msk   (0xffffffffUL)
 
#define biss0_app_biss_sc0_SCRCSTART0_Pos   (16UL)
 
#define biss0_app_biss_sc0_SCRCSTART0_Msk   (0xffff0000UL)
 
#define biss0_app_biss_sc0_SELCRCS0_Pos   (15UL)
 
#define biss0_app_biss_sc0_SELCRCS0_Msk   (0x8000UL)
 
#define biss0_app_biss_sc0_SCRCPOLY0_Pos   (8UL)
 
#define biss0_app_biss_sc0_SCRCPOLY0_Msk   (0x7f00UL)
 
#define biss0_app_biss_sc0_LSTOP0_Pos   (7UL)
 
#define biss0_app_biss_sc0_LSTOP0_Msk   (0x80UL)
 
#define biss0_app_biss_sc0_ENSCD0_Pos   (6UL)
 
#define biss0_app_biss_sc0_ENSCD0_Msk   (0x40UL)
 
#define biss0_app_biss_sc0_SCDLEN0_Pos   (0UL)
 
#define biss0_app_biss_sc0_SCDLEN0_Msk   (0x3fUL)
 
#define biss0_app_biss_sc1_SCRCSTART1_Pos   (16UL)
 
#define biss0_app_biss_sc1_SCRCSTART1_Msk   (0xffff0000UL)
 
#define biss0_app_biss_sc1_SELCRCS1_Pos   (15UL)
 
#define biss0_app_biss_sc1_SELCRCS1_Msk   (0x8000UL)
 
#define biss0_app_biss_sc1_SCRCPOLY1_Pos   (8UL)
 
#define biss0_app_biss_sc1_SCRCPOLY1_Msk   (0x7f00UL)
 
#define biss0_app_biss_sc1_LSTOP1_Pos   (7UL)
 
#define biss0_app_biss_sc1_LSTOP1_Msk   (0x80UL)
 
#define biss0_app_biss_sc1_ENSCD1_Pos   (6UL)
 
#define biss0_app_biss_sc1_ENSCD1_Msk   (0x40UL)
 
#define biss0_app_biss_sc1_SCDLEN1_Pos   (0UL)
 
#define biss0_app_biss_sc1_SCDLEN1_Msk   (0x3fUL)
 
#define biss0_app_biss_sc2_SCRCSTART2_Pos   (16UL)
 
#define biss0_app_biss_sc2_SCRCSTART2_Msk   (0xffff0000UL)
 
#define biss0_app_biss_sc2_SELCRCS2_Pos   (15UL)
 
#define biss0_app_biss_sc2_SELCRCS2_Msk   (0x8000UL)
 
#define biss0_app_biss_sc2_SCRCPOLY2_Pos   (8UL)
 
#define biss0_app_biss_sc2_SCRCPOLY2_Msk   (0x7f00UL)
 
#define biss0_app_biss_sc2_LSTOP2_Pos   (7UL)
 
#define biss0_app_biss_sc2_LSTOP2_Msk   (0x80UL)
 
#define biss0_app_biss_sc2_ENSCD2_Pos   (6UL)
 
#define biss0_app_biss_sc2_ENSCD2_Msk   (0x40UL)
 
#define biss0_app_biss_sc2_SCDLEN2_Pos   (0UL)
 
#define biss0_app_biss_sc2_SCDLEN2_Msk   (0x3fUL)
 
#define biss0_app_biss_sc3_SCRCSTART3_Pos   (16UL)
 
#define biss0_app_biss_sc3_SCRCSTART3_Msk   (0xffff0000UL)
 
#define biss0_app_biss_sc3_SELCRCS3_Pos   (15UL)
 
#define biss0_app_biss_sc3_SELCRCS3_Msk   (0x8000UL)
 
#define biss0_app_biss_sc3_SCRCPOLY3_Pos   (8UL)
 
#define biss0_app_biss_sc3_SCRCPOLY3_Msk   (0x7f00UL)
 
#define biss0_app_biss_sc3_LSTOP3_Pos   (7UL)
 
#define biss0_app_biss_sc3_LSTOP3_Msk   (0x80UL)
 
#define biss0_app_biss_sc3_ENSCD3_Pos   (6UL)
 
#define biss0_app_biss_sc3_ENSCD3_Msk   (0x40UL)
 
#define biss0_app_biss_sc3_SCDLEN3_Pos   (0UL)
 
#define biss0_app_biss_sc3_SCDLEN3_Msk   (0x3fUL)
 
#define biss0_app_biss_sc4_SCRCSTART4_Pos   (16UL)
 
#define biss0_app_biss_sc4_SCRCSTART4_Msk   (0xffff0000UL)
 
#define biss0_app_biss_sc4_SELCRCS4_Pos   (15UL)
 
#define biss0_app_biss_sc4_SELCRCS4_Msk   (0x8000UL)
 
#define biss0_app_biss_sc4_SCRCPOLY4_Pos   (8UL)
 
#define biss0_app_biss_sc4_SCRCPOLY4_Msk   (0x7f00UL)
 
#define biss0_app_biss_sc4_LSTOP4_Pos   (7UL)
 
#define biss0_app_biss_sc4_LSTOP4_Msk   (0x80UL)
 
#define biss0_app_biss_sc4_ENSCD4_Pos   (6UL)
 
#define biss0_app_biss_sc4_ENSCD4_Msk   (0x40UL)
 
#define biss0_app_biss_sc4_SCDLEN4_Pos   (0UL)
 
#define biss0_app_biss_sc4_SCDLEN4_Msk   (0x3fUL)
 
#define biss0_app_biss_sc5_SCRCSTART5_Pos   (16UL)
 
#define biss0_app_biss_sc5_SCRCSTART5_Msk   (0xffff0000UL)
 
#define biss0_app_biss_sc5_SELCRCS5_Pos   (15UL)
 
#define biss0_app_biss_sc5_SELCRCS5_Msk   (0x8000UL)
 
#define biss0_app_biss_sc5_SCRCPOLY5_Pos   (8UL)
 
#define biss0_app_biss_sc5_SCRCPOLY5_Msk   (0x7f00UL)
 
#define biss0_app_biss_sc5_LSTOP5_Pos   (7UL)
 
#define biss0_app_biss_sc5_LSTOP5_Msk   (0x80UL)
 
#define biss0_app_biss_sc5_ENSCD5_Pos   (6UL)
 
#define biss0_app_biss_sc5_ENSCD5_Msk   (0x40UL)
 
#define biss0_app_biss_sc5_SCDLEN5_Pos   (0UL)
 
#define biss0_app_biss_sc5_SCDLEN5_Msk   (0x3fUL)
 
#define biss0_app_biss_sc6_SCRCSTART6_Pos   (16UL)
 
#define biss0_app_biss_sc6_SCRCSTART6_Msk   (0xffff0000UL)
 
#define biss0_app_biss_sc6_SELCRCS6_Pos   (15UL)
 
#define biss0_app_biss_sc6_SELCRCS6_Msk   (0x8000UL)
 
#define biss0_app_biss_sc6_SCRCPOLY6_Pos   (8UL)
 
#define biss0_app_biss_sc6_SCRCPOLY6_Msk   (0x7f00UL)
 
#define biss0_app_biss_sc6_LSTOP6_Pos   (7UL)
 
#define biss0_app_biss_sc6_LSTOP6_Msk   (0x80UL)
 
#define biss0_app_biss_sc6_ENSCD6_Pos   (6UL)
 
#define biss0_app_biss_sc6_ENSCD6_Msk   (0x40UL)
 
#define biss0_app_biss_sc6_SCDLEN6_Pos   (0UL)
 
#define biss0_app_biss_sc6_SCDLEN6_Msk   (0x3fUL)
 
#define biss0_app_biss_sc7_SCRCSTART7_Pos   (16UL)
 
#define biss0_app_biss_sc7_SCRCSTART7_Msk   (0xffff0000UL)
 
#define biss0_app_biss_sc7_SELCRCS7_Pos   (15UL)
 
#define biss0_app_biss_sc7_SELCRCS7_Msk   (0x8000UL)
 
#define biss0_app_biss_sc7_SCRCPOLY7_Pos   (8UL)
 
#define biss0_app_biss_sc7_SCRCPOLY7_Msk   (0x7f00UL)
 
#define biss0_app_biss_sc7_LSTOP7_Pos   (7UL)
 
#define biss0_app_biss_sc7_LSTOP7_Msk   (0x80UL)
 
#define biss0_app_biss_sc7_ENSC7_Pos   (6UL)
 
#define biss0_app_biss_sc7_ENSC7_Msk   (0x40UL)
 
#define biss0_app_biss_sc7_SCDLEN7_Pos   (0UL)
 
#define biss0_app_biss_sc7_SCDLEN7_Msk   (0x3fUL)
 
#define biss0_app_biss_ccc0_bf_align1_Pos   (30UL)
 
#define biss0_app_biss_ccc0_bf_align1_Msk   (0xc0000000UL)
 
#define biss0_app_biss_ccc0_REGNUM_Pos   (24UL)
 
#define biss0_app_biss_ccc0_REGNUM_Msk   (0x3f000000UL)
 
#define biss0_app_biss_ccc0_WNR_Pos   (23UL)
 
#define biss0_app_biss_ccc0_WNR_Msk   (0x800000UL)
 
#define biss0_app_biss_ccc0_REGADR_Pos   (16UL)
 
#define biss0_app_biss_ccc0_REGADR_Msk   (0x7f0000UL)
 
#define biss0_app_biss_ccc0_bf_align0_Pos   (0UL)
 
#define biss0_app_biss_ccc0_bf_align0_Msk   (0xffffUL)
 
#define biss0_app_biss_ccc1_mc0_bf_align2_Pos   (26UL)
 
#define biss0_app_biss_ccc1_mc0_bf_align2_Msk   (0xfc000000UL)
 
#define biss0_app_biss_ccc1_mc0_NOCRC_Pos   (25UL)
 
#define biss0_app_biss_ccc1_mc0_NOCRC_Msk   (0x2000000UL)
 
#define biss0_app_biss_ccc1_mc0_SINGLEBANK_Pos   (24UL)
 
#define biss0_app_biss_ccc1_mc0_SINGLEBANK_Msk   (0x1000000UL)
 
#define biss0_app_biss_ccc1_mc0_FREQR_Pos   (21UL)
 
#define biss0_app_biss_ccc1_mc0_FREQR_Msk   (0xe00000UL)
 
#define biss0_app_biss_ccc1_mc0_FREQS_Pos   (16UL)
 
#define biss0_app_biss_ccc1_mc0_FREQS_Msk   (0x1f0000UL)
 
#define biss0_app_biss_ccc1_mc0_CTS_Pos   (15UL)
 
#define biss0_app_biss_ccc1_mc0_CTS_Msk   (0x8000UL)
 
#define biss0_app_biss_ccc1_mc0_REGVERS_Pos   (14UL)
 
#define biss0_app_biss_ccc1_mc0_REGVERS_Msk   (0x4000UL)
 
#define biss0_app_biss_ccc1_mc0_CMD_Pos   (12UL)
 
#define biss0_app_biss_ccc1_mc0_CMD_Msk   (0x3000UL)
 
#define biss0_app_biss_ccc1_mc0_IDA_TEST_Pos   (11UL)
 
#define biss0_app_biss_ccc1_mc0_IDA_TEST_Msk   (0x800UL)
 
#define biss0_app_biss_ccc1_mc0_bf_align1_Pos   (10UL)
 
#define biss0_app_biss_ccc1_mc0_bf_align1_Msk   (0x400UL)
 
#define biss0_app_biss_ccc1_mc0_EN_MO_Pos   (9UL)
 
#define biss0_app_biss_ccc1_mc0_EN_MO_Msk   (0x200UL)
 
#define biss0_app_biss_ccc1_mc0_HOLDCDM_Pos   (8UL)
 
#define biss0_app_biss_ccc1_mc0_HOLDCDM_Msk   (0x100UL)
 
#define biss0_app_biss_ccc1_mc0_bf_align0_Pos   (2UL)
 
#define biss0_app_biss_ccc1_mc0_bf_align0_Msk   (0xfcUL)
 
#define biss0_app_biss_ccc1_mc0_CHSEL_Pos   (0UL)
 
#define biss0_app_biss_ccc1_mc0_CHSEL_Msk   (0x3UL)
 
#define biss0_app_biss_mc1_VERSION_Pos   (24UL)
 
#define biss0_app_biss_mc1_VERSION_Msk   (0xff000000UL)
 
#define biss0_app_biss_mc1_REVISION_Pos   (16UL)
 
#define biss0_app_biss_mc1_REVISION_Msk   (0xff0000UL)
 
#define biss0_app_biss_mc1_MO_BUSY_Pos   (8UL)
 
#define biss0_app_biss_mc1_MO_BUSY_Msk   (0xff00UL)
 
#define biss0_app_biss_mc1_FREQAGS_Pos   (0UL)
 
#define biss0_app_biss_mc1_FREQAGS_Msk   (0xffUL)
 
#define biss0_app_biss_cc_sl_ACTnSENS_Pos   (24UL)
 
#define biss0_app_biss_cc_sl_ACTnSENS_Msk   (0xff000000UL)
 
#define biss0_app_biss_cc_sl_bf_align1_Pos   (12UL)
 
#define biss0_app_biss_cc_sl_bf_align1_Msk   (0xfff000UL)
 
#define biss0_app_biss_cc_sl_CFGCH2_Pos   (10UL)
 
#define biss0_app_biss_cc_sl_CFGCH2_Msk   (0xc00UL)
 
#define biss0_app_biss_cc_sl_CFGCH1_Pos   (8UL)
 
#define biss0_app_biss_cc_sl_CFGCH1_Msk   (0x300UL)
 
#define biss0_app_biss_cc_sl_bf_align0_Pos   (5UL)
 
#define biss0_app_biss_cc_sl_bf_align0_Msk   (0xe0UL)
 
#define biss0_app_biss_cc_sl_SLAVELOC5_Pos   (4UL)
 
#define biss0_app_biss_cc_sl_SLAVELOC5_Msk   (0x10UL)
 
#define biss0_app_biss_cc_sl_cc_sl_reserved1_Pos   (0UL)
 
#define biss0_app_biss_cc_sl_cc_sl_reserved1_Msk   (0xfUL)
 
#define biss0_app_biss_status0_CDMTIMEOUT_Pos   (31UL)
 
#define biss0_app_biss_status0_CDMTIMEOUT_Msk   (0x80000000UL)
 
#define biss0_app_biss_status0_CDSSEL_Pos   (30UL)
 
#define biss0_app_biss_status0_CDSSEL_Msk   (0x40000000UL)
 
#define biss0_app_biss_status0_REGBYTES_Pos   (24UL)
 
#define biss0_app_biss_status0_REGBYTES_Msk   (0x3f000000UL)
 
#define biss0_app_biss_status0_SVALID7_Pos   (23UL)
 
#define biss0_app_biss_status0_SVALID7_Msk   (0x800000UL)
 
#define biss0_app_biss_status0_bf_align7_Pos   (22UL)
 
#define biss0_app_biss_status0_bf_align7_Msk   (0x400000UL)
 
#define biss0_app_biss_status0_SVALID6_Pos   (21UL)
 
#define biss0_app_biss_status0_SVALID6_Msk   (0x200000UL)
 
#define biss0_app_biss_status0_bf_align6_Pos   (20UL)
 
#define biss0_app_biss_status0_bf_align6_Msk   (0x100000UL)
 
#define biss0_app_biss_status0_SVALID5_Pos   (19UL)
 
#define biss0_app_biss_status0_SVALID5_Msk   (0x80000UL)
 
#define biss0_app_biss_status0_bf_align5_Pos   (18UL)
 
#define biss0_app_biss_status0_bf_align5_Msk   (0x40000UL)
 
#define biss0_app_biss_status0_SVALID4_Pos   (17UL)
 
#define biss0_app_biss_status0_SVALID4_Msk   (0x20000UL)
 
#define biss0_app_biss_status0_bf_align4_Pos   (16UL)
 
#define biss0_app_biss_status0_bf_align4_Msk   (0x10000UL)
 
#define biss0_app_biss_status0_SVALID3_Pos   (15UL)
 
#define biss0_app_biss_status0_SVALID3_Msk   (0x8000UL)
 
#define biss0_app_biss_status0_bf_align3_Pos   (14UL)
 
#define biss0_app_biss_status0_bf_align3_Msk   (0x4000UL)
 
#define biss0_app_biss_status0_SVALID2_Pos   (13UL)
 
#define biss0_app_biss_status0_SVALID2_Msk   (0x2000UL)
 
#define biss0_app_biss_status0_bf_align2_Pos   (12UL)
 
#define biss0_app_biss_status0_bf_align2_Msk   (0x1000UL)
 
#define biss0_app_biss_status0_SVALID1_Pos   (11UL)
 
#define biss0_app_biss_status0_SVALID1_Msk   (0x800UL)
 
#define biss0_app_biss_status0_bf_align1_Pos   (10UL)
 
#define biss0_app_biss_status0_bf_align1_Msk   (0x400UL)
 
#define biss0_app_biss_status0_SVALID0_Pos   (9UL)
 
#define biss0_app_biss_status0_SVALID0_Msk   (0x200UL)
 
#define biss0_app_biss_status0_bf_align0_Pos   (8UL)
 
#define biss0_app_biss_status0_bf_align0_Msk   (0x100UL)
 
#define biss0_app_biss_status0_nERR_Pos   (7UL)
 
#define biss0_app_biss_status0_nERR_Msk   (0x80UL)
 
#define biss0_app_biss_status0_nAGSERR_Pos   (6UL)
 
#define biss0_app_biss_status0_nAGSERR_Msk   (0x40UL)
 
#define biss0_app_biss_status0_nDELAYERR_Pos   (5UL)
 
#define biss0_app_biss_status0_nDELAYERR_Msk   (0x20UL)
 
#define biss0_app_biss_status0_nSCDERR_Pos   (4UL)
 
#define biss0_app_biss_status0_nSCDERR_Msk   (0x10UL)
 
#define biss0_app_biss_status0_nREGERR_Pos   (3UL)
 
#define biss0_app_biss_status0_nREGERR_Msk   (0x8UL)
 
#define biss0_app_biss_status0_REGEND_Pos   (2UL)
 
#define biss0_app_biss_status0_REGEND_Msk   (0x4UL)
 
#define biss0_app_biss_status0_status0_reserved1_Pos   (1UL)
 
#define biss0_app_biss_status0_status0_reserved1_Msk   (0x2UL)
 
#define biss0_app_biss_status0_EOT_Pos   (0UL)
 
#define biss0_app_biss_status0_EOT_Msk   (0x1UL)
 
#define biss0_app_biss_ir_bf_align0_Pos   (16UL)
 
#define biss0_app_biss_ir_bf_align0_Msk   (0xffff0000UL)
 
#define biss0_app_biss_ir_MAVO_Pos   (15UL)
 
#define biss0_app_biss_ir_MAVO_Msk   (0x8000UL)
 
#define biss0_app_biss_ir_MAFO_Pos   (14UL)
 
#define biss0_app_biss_ir_MAFO_Msk   (0x4000UL)
 
#define biss0_app_biss_ir_MAVS_Pos   (13UL)
 
#define biss0_app_biss_ir_MAVS_Msk   (0x2000UL)
 
#define biss0_app_biss_ir_MAFS_Pos   (12UL)
 
#define biss0_app_biss_ir_MAFS_Msk   (0x1000UL)
 
#define biss0_app_biss_ir_CFGIF_Pos   (10UL)
 
#define biss0_app_biss_ir_CFGIF_Msk   (0xc00UL)
 
#define biss0_app_biss_ir_ENTEST_Pos   (9UL)
 
#define biss0_app_biss_ir_ENTEST_Msk   (0x200UL)
 
#define biss0_app_biss_ir_CLKENI_Pos   (8UL)
 
#define biss0_app_biss_ir_CLKENI_Msk   (0x100UL)
 
#define biss0_app_biss_ir_BREAK_Pos   (7UL)
 
#define biss0_app_biss_ir_BREAK_Msk   (0x80UL)
 
#define biss0_app_biss_ir_HOLDBANK_Pos   (6UL)
 
#define biss0_app_biss_ir_HOLDBANK_Msk   (0x40UL)
 
#define biss0_app_biss_ir_SWBANK_Pos   (5UL)
 
#define biss0_app_biss_ir_SWBANK_Msk   (0x20UL)
 
#define biss0_app_biss_ir_INIT_Pos   (4UL)
 
#define biss0_app_biss_ir_INIT_Msk   (0x10UL)
 
#define biss0_app_biss_ir_INSTR_Pos   (1UL)
 
#define biss0_app_biss_ir_INSTR_Msk   (0xeUL)
 
#define biss0_app_biss_ir_AGS_Pos   (0UL)
 
#define biss0_app_biss_ir_AGS_Msk   (0x1UL)
 
#define biss0_app_biss_status1_bf_align1_Pos   (25UL)
 
#define biss0_app_biss_status1_bf_align1_Msk   (0xfe000000UL)
 
#define biss0_app_biss_status1_SWBANKFAILS_Pos   (24UL)
 
#define biss0_app_biss_status1_SWBANKFAILS_Msk   (0x1000000UL)
 
#define biss0_app_biss_status1_bf_align0_Pos   (2UL)
 
#define biss0_app_biss_status1_bf_align0_Msk   (0xfffffcUL)
 
#define biss0_app_biss_status1_CDS1_Pos   (1UL)
 
#define biss0_app_biss_status1_CDS1_Msk   (0x2UL)
 
#define biss0_app_biss_status1_SL1_Pos   (0UL)
 
#define biss0_app_biss_status1_SL1_Msk   (0x1UL)
 
#define biss1_app_biss_scdata0_0_SCDATA0_0_Pos   (0UL)
 
#define biss1_app_biss_scdata0_0_SCDATA0_0_Msk   (0xffffffffUL)
 
#define biss1_app_biss_scdata0_1_SCDATA0_1_Pos   (0UL)
 
#define biss1_app_biss_scdata0_1_SCDATA0_1_Msk   (0xffffffffUL)
 
#define biss1_app_biss_scdata1_0_SCDATA1_0_Pos   (0UL)
 
#define biss1_app_biss_scdata1_0_SCDATA1_0_Msk   (0xffffffffUL)
 
#define biss1_app_biss_scdata1_1_SCDATA1_1_Pos   (0UL)
 
#define biss1_app_biss_scdata1_1_SCDATA1_1_Msk   (0xffffffffUL)
 
#define biss1_app_biss_scdata2_0_SCDATA2_0_Pos   (0UL)
 
#define biss1_app_biss_scdata2_0_SCDATA2_0_Msk   (0xffffffffUL)
 
#define biss1_app_biss_scdata2_1_SCDATA2_1_Pos   (0UL)
 
#define biss1_app_biss_scdata2_1_SCDATA2_1_Msk   (0xffffffffUL)
 
#define biss1_app_biss_scdata3_0_SCDATA3_0_Pos   (0UL)
 
#define biss1_app_biss_scdata3_0_SCDATA3_0_Msk   (0xffffffffUL)
 
#define biss1_app_biss_scdata3_1_SCDATA3_1_Pos   (0UL)
 
#define biss1_app_biss_scdata3_1_SCDATA3_1_Msk   (0xffffffffUL)
 
#define biss1_app_biss_scdata4_0_SCDATA4_0_Pos   (0UL)
 
#define biss1_app_biss_scdata4_0_SCDATA4_0_Msk   (0xffffffffUL)
 
#define biss1_app_biss_scdata4_1_SCDATA4_1_Pos   (0UL)
 
#define biss1_app_biss_scdata4_1_SCDATA4_1_Msk   (0xffffffffUL)
 
#define biss1_app_biss_scdata5_0_SCDATA5_0_Pos   (0UL)
 
#define biss1_app_biss_scdata5_0_SCDATA5_0_Msk   (0xffffffffUL)
 
#define biss1_app_biss_scdata5_1_SCDATA5_1_Pos   (0UL)
 
#define biss1_app_biss_scdata5_1_SCDATA5_1_Msk   (0xffffffffUL)
 
#define biss1_app_biss_scdata6_0_SCDATA6_0_Pos   (0UL)
 
#define biss1_app_biss_scdata6_0_SCDATA6_0_Msk   (0xffffffffUL)
 
#define biss1_app_biss_scdata6_1_SCDATA6_1_Pos   (0UL)
 
#define biss1_app_biss_scdata6_1_SCDATA6_1_Msk   (0xffffffffUL)
 
#define biss1_app_biss_scdata7_0_SCDATA7_0_Pos   (0UL)
 
#define biss1_app_biss_scdata7_0_SCDATA7_0_Msk   (0xffffffffUL)
 
#define biss1_app_biss_scdata7_1_SCDATA7_1_Pos   (0UL)
 
#define biss1_app_biss_scdata7_1_SCDATA7_1_Msk   (0xffffffffUL)
 
#define biss1_app_biss_rdata0_RDATA0_Pos   (0UL)
 
#define biss1_app_biss_rdata0_RDATA0_Msk   (0xffffffffUL)
 
#define biss1_app_biss_rdata1_RDATA1_Pos   (0UL)
 
#define biss1_app_biss_rdata1_RDATA1_Msk   (0xffffffffUL)
 
#define biss1_app_biss_rdata2_RDATA2_Pos   (0UL)
 
#define biss1_app_biss_rdata2_RDATA2_Msk   (0xffffffffUL)
 
#define biss1_app_biss_rdata3_RDATA3_Pos   (0UL)
 
#define biss1_app_biss_rdata3_RDATA3_Msk   (0xffffffffUL)
 
#define biss1_app_biss_rdata4_RDATA4_Pos   (0UL)
 
#define biss1_app_biss_rdata4_RDATA4_Msk   (0xffffffffUL)
 
#define biss1_app_biss_rdata5_RDATA5_Pos   (0UL)
 
#define biss1_app_biss_rdata5_RDATA5_Msk   (0xffffffffUL)
 
#define biss1_app_biss_rdata6_RDATA6_Pos   (0UL)
 
#define biss1_app_biss_rdata6_RDATA6_Msk   (0xffffffffUL)
 
#define biss1_app_biss_rdata7_RDATA7_Pos   (0UL)
 
#define biss1_app_biss_rdata7_RDATA7_Msk   (0xffffffffUL)
 
#define biss1_app_biss_rdata8_RDATA8_Pos   (0UL)
 
#define biss1_app_biss_rdata8_RDATA8_Msk   (0xffffffffUL)
 
#define biss1_app_biss_rdata9_RDATA9_Pos   (0UL)
 
#define biss1_app_biss_rdata9_RDATA9_Msk   (0xffffffffUL)
 
#define biss1_app_biss_rdata10_RDATA10_Pos   (0UL)
 
#define biss1_app_biss_rdata10_RDATA10_Msk   (0xffffffffUL)
 
#define biss1_app_biss_rdata11_RDATA11_Pos   (0UL)
 
#define biss1_app_biss_rdata11_RDATA11_Msk   (0xffffffffUL)
 
#define biss1_app_biss_rdata12_RDATA12_Pos   (0UL)
 
#define biss1_app_biss_rdata12_RDATA12_Msk   (0xffffffffUL)
 
#define biss1_app_biss_rdata13_RDATA13_Pos   (0UL)
 
#define biss1_app_biss_rdata13_RDATA13_Msk   (0xffffffffUL)
 
#define biss1_app_biss_rdata14_RDATA14_Pos   (0UL)
 
#define biss1_app_biss_rdata14_RDATA14_Msk   (0xffffffffUL)
 
#define biss1_app_biss_rdata15_RDATA15_Pos   (0UL)
 
#define biss1_app_biss_rdata15_RDATA15_Msk   (0xffffffffUL)
 
#define biss1_app_biss_sc0_SCRCSTART0_Pos   (16UL)
 
#define biss1_app_biss_sc0_SCRCSTART0_Msk   (0xffff0000UL)
 
#define biss1_app_biss_sc0_SELCRCS0_Pos   (15UL)
 
#define biss1_app_biss_sc0_SELCRCS0_Msk   (0x8000UL)
 
#define biss1_app_biss_sc0_SCRCPOLY0_Pos   (8UL)
 
#define biss1_app_biss_sc0_SCRCPOLY0_Msk   (0x7f00UL)
 
#define biss1_app_biss_sc0_LSTOP0_Pos   (7UL)
 
#define biss1_app_biss_sc0_LSTOP0_Msk   (0x80UL)
 
#define biss1_app_biss_sc0_ENSCD0_Pos   (6UL)
 
#define biss1_app_biss_sc0_ENSCD0_Msk   (0x40UL)
 
#define biss1_app_biss_sc0_SCDLEN0_Pos   (0UL)
 
#define biss1_app_biss_sc0_SCDLEN0_Msk   (0x3fUL)
 
#define biss1_app_biss_sc1_SCRCSTART1_Pos   (16UL)
 
#define biss1_app_biss_sc1_SCRCSTART1_Msk   (0xffff0000UL)
 
#define biss1_app_biss_sc1_SELCRCS1_Pos   (15UL)
 
#define biss1_app_biss_sc1_SELCRCS1_Msk   (0x8000UL)
 
#define biss1_app_biss_sc1_SCRCPOLY1_Pos   (8UL)
 
#define biss1_app_biss_sc1_SCRCPOLY1_Msk   (0x7f00UL)
 
#define biss1_app_biss_sc1_LSTOP1_Pos   (7UL)
 
#define biss1_app_biss_sc1_LSTOP1_Msk   (0x80UL)
 
#define biss1_app_biss_sc1_ENSCD1_Pos   (6UL)
 
#define biss1_app_biss_sc1_ENSCD1_Msk   (0x40UL)
 
#define biss1_app_biss_sc1_SCDLEN1_Pos   (0UL)
 
#define biss1_app_biss_sc1_SCDLEN1_Msk   (0x3fUL)
 
#define biss1_app_biss_sc2_SCRCSTART2_Pos   (16UL)
 
#define biss1_app_biss_sc2_SCRCSTART2_Msk   (0xffff0000UL)
 
#define biss1_app_biss_sc2_SELCRCS2_Pos   (15UL)
 
#define biss1_app_biss_sc2_SELCRCS2_Msk   (0x8000UL)
 
#define biss1_app_biss_sc2_SCRCPOLY2_Pos   (8UL)
 
#define biss1_app_biss_sc2_SCRCPOLY2_Msk   (0x7f00UL)
 
#define biss1_app_biss_sc2_LSTOP2_Pos   (7UL)
 
#define biss1_app_biss_sc2_LSTOP2_Msk   (0x80UL)
 
#define biss1_app_biss_sc2_ENSCD2_Pos   (6UL)
 
#define biss1_app_biss_sc2_ENSCD2_Msk   (0x40UL)
 
#define biss1_app_biss_sc2_SCDLEN2_Pos   (0UL)
 
#define biss1_app_biss_sc2_SCDLEN2_Msk   (0x3fUL)
 
#define biss1_app_biss_sc3_SCRCSTART3_Pos   (16UL)
 
#define biss1_app_biss_sc3_SCRCSTART3_Msk   (0xffff0000UL)
 
#define biss1_app_biss_sc3_SELCRCS3_Pos   (15UL)
 
#define biss1_app_biss_sc3_SELCRCS3_Msk   (0x8000UL)
 
#define biss1_app_biss_sc3_SCRCPOLY3_Pos   (8UL)
 
#define biss1_app_biss_sc3_SCRCPOLY3_Msk   (0x7f00UL)
 
#define biss1_app_biss_sc3_LSTOP3_Pos   (7UL)
 
#define biss1_app_biss_sc3_LSTOP3_Msk   (0x80UL)
 
#define biss1_app_biss_sc3_ENSCD3_Pos   (6UL)
 
#define biss1_app_biss_sc3_ENSCD3_Msk   (0x40UL)
 
#define biss1_app_biss_sc3_SCDLEN3_Pos   (0UL)
 
#define biss1_app_biss_sc3_SCDLEN3_Msk   (0x3fUL)
 
#define biss1_app_biss_sc4_SCRCSTART4_Pos   (16UL)
 
#define biss1_app_biss_sc4_SCRCSTART4_Msk   (0xffff0000UL)
 
#define biss1_app_biss_sc4_SELCRCS4_Pos   (15UL)
 
#define biss1_app_biss_sc4_SELCRCS4_Msk   (0x8000UL)
 
#define biss1_app_biss_sc4_SCRCPOLY4_Pos   (8UL)
 
#define biss1_app_biss_sc4_SCRCPOLY4_Msk   (0x7f00UL)
 
#define biss1_app_biss_sc4_LSTOP4_Pos   (7UL)
 
#define biss1_app_biss_sc4_LSTOP4_Msk   (0x80UL)
 
#define biss1_app_biss_sc4_ENSCD4_Pos   (6UL)
 
#define biss1_app_biss_sc4_ENSCD4_Msk   (0x40UL)
 
#define biss1_app_biss_sc4_SCDLEN4_Pos   (0UL)
 
#define biss1_app_biss_sc4_SCDLEN4_Msk   (0x3fUL)
 
#define biss1_app_biss_sc5_SCRCSTART5_Pos   (16UL)
 
#define biss1_app_biss_sc5_SCRCSTART5_Msk   (0xffff0000UL)
 
#define biss1_app_biss_sc5_SELCRCS5_Pos   (15UL)
 
#define biss1_app_biss_sc5_SELCRCS5_Msk   (0x8000UL)
 
#define biss1_app_biss_sc5_SCRCPOLY5_Pos   (8UL)
 
#define biss1_app_biss_sc5_SCRCPOLY5_Msk   (0x7f00UL)
 
#define biss1_app_biss_sc5_LSTOP5_Pos   (7UL)
 
#define biss1_app_biss_sc5_LSTOP5_Msk   (0x80UL)
 
#define biss1_app_biss_sc5_ENSCD5_Pos   (6UL)
 
#define biss1_app_biss_sc5_ENSCD5_Msk   (0x40UL)
 
#define biss1_app_biss_sc5_SCDLEN5_Pos   (0UL)
 
#define biss1_app_biss_sc5_SCDLEN5_Msk   (0x3fUL)
 
#define biss1_app_biss_sc6_SCRCSTART6_Pos   (16UL)
 
#define biss1_app_biss_sc6_SCRCSTART6_Msk   (0xffff0000UL)
 
#define biss1_app_biss_sc6_SELCRCS6_Pos   (15UL)
 
#define biss1_app_biss_sc6_SELCRCS6_Msk   (0x8000UL)
 
#define biss1_app_biss_sc6_SCRCPOLY6_Pos   (8UL)
 
#define biss1_app_biss_sc6_SCRCPOLY6_Msk   (0x7f00UL)
 
#define biss1_app_biss_sc6_LSTOP6_Pos   (7UL)
 
#define biss1_app_biss_sc6_LSTOP6_Msk   (0x80UL)
 
#define biss1_app_biss_sc6_ENSCD6_Pos   (6UL)
 
#define biss1_app_biss_sc6_ENSCD6_Msk   (0x40UL)
 
#define biss1_app_biss_sc6_SCDLEN6_Pos   (0UL)
 
#define biss1_app_biss_sc6_SCDLEN6_Msk   (0x3fUL)
 
#define biss1_app_biss_sc7_SCRCSTART7_Pos   (16UL)
 
#define biss1_app_biss_sc7_SCRCSTART7_Msk   (0xffff0000UL)
 
#define biss1_app_biss_sc7_SELCRCS7_Pos   (15UL)
 
#define biss1_app_biss_sc7_SELCRCS7_Msk   (0x8000UL)
 
#define biss1_app_biss_sc7_SCRCPOLY7_Pos   (8UL)
 
#define biss1_app_biss_sc7_SCRCPOLY7_Msk   (0x7f00UL)
 
#define biss1_app_biss_sc7_LSTOP7_Pos   (7UL)
 
#define biss1_app_biss_sc7_LSTOP7_Msk   (0x80UL)
 
#define biss1_app_biss_sc7_ENSC7_Pos   (6UL)
 
#define biss1_app_biss_sc7_ENSC7_Msk   (0x40UL)
 
#define biss1_app_biss_sc7_SCDLEN7_Pos   (0UL)
 
#define biss1_app_biss_sc7_SCDLEN7_Msk   (0x3fUL)
 
#define biss1_app_biss_ccc0_bf_align1_Pos   (30UL)
 
#define biss1_app_biss_ccc0_bf_align1_Msk   (0xc0000000UL)
 
#define biss1_app_biss_ccc0_REGNUM_Pos   (24UL)
 
#define biss1_app_biss_ccc0_REGNUM_Msk   (0x3f000000UL)
 
#define biss1_app_biss_ccc0_WNR_Pos   (23UL)
 
#define biss1_app_biss_ccc0_WNR_Msk   (0x800000UL)
 
#define biss1_app_biss_ccc0_REGADR_Pos   (16UL)
 
#define biss1_app_biss_ccc0_REGADR_Msk   (0x7f0000UL)
 
#define biss1_app_biss_ccc0_bf_align0_Pos   (0UL)
 
#define biss1_app_biss_ccc0_bf_align0_Msk   (0xffffUL)
 
#define biss1_app_biss_ccc1_mc0_bf_align2_Pos   (26UL)
 
#define biss1_app_biss_ccc1_mc0_bf_align2_Msk   (0xfc000000UL)
 
#define biss1_app_biss_ccc1_mc0_NOCRC_Pos   (25UL)
 
#define biss1_app_biss_ccc1_mc0_NOCRC_Msk   (0x2000000UL)
 
#define biss1_app_biss_ccc1_mc0_SINGLEBANK_Pos   (24UL)
 
#define biss1_app_biss_ccc1_mc0_SINGLEBANK_Msk   (0x1000000UL)
 
#define biss1_app_biss_ccc1_mc0_FREQR_Pos   (21UL)
 
#define biss1_app_biss_ccc1_mc0_FREQR_Msk   (0xe00000UL)
 
#define biss1_app_biss_ccc1_mc0_FREQS_Pos   (16UL)
 
#define biss1_app_biss_ccc1_mc0_FREQS_Msk   (0x1f0000UL)
 
#define biss1_app_biss_ccc1_mc0_CTS_Pos   (15UL)
 
#define biss1_app_biss_ccc1_mc0_CTS_Msk   (0x8000UL)
 
#define biss1_app_biss_ccc1_mc0_REGVERS_Pos   (14UL)
 
#define biss1_app_biss_ccc1_mc0_REGVERS_Msk   (0x4000UL)
 
#define biss1_app_biss_ccc1_mc0_CMD_Pos   (12UL)
 
#define biss1_app_biss_ccc1_mc0_CMD_Msk   (0x3000UL)
 
#define biss1_app_biss_ccc1_mc0_IDA_TEST_Pos   (11UL)
 
#define biss1_app_biss_ccc1_mc0_IDA_TEST_Msk   (0x800UL)
 
#define biss1_app_biss_ccc1_mc0_bf_align1_Pos   (10UL)
 
#define biss1_app_biss_ccc1_mc0_bf_align1_Msk   (0x400UL)
 
#define biss1_app_biss_ccc1_mc0_EN_MO_Pos   (9UL)
 
#define biss1_app_biss_ccc1_mc0_EN_MO_Msk   (0x200UL)
 
#define biss1_app_biss_ccc1_mc0_HOLDCDM_Pos   (8UL)
 
#define biss1_app_biss_ccc1_mc0_HOLDCDM_Msk   (0x100UL)
 
#define biss1_app_biss_ccc1_mc0_bf_align0_Pos   (2UL)
 
#define biss1_app_biss_ccc1_mc0_bf_align0_Msk   (0xfcUL)
 
#define biss1_app_biss_ccc1_mc0_CHSEL_Pos   (0UL)
 
#define biss1_app_biss_ccc1_mc0_CHSEL_Msk   (0x3UL)
 
#define biss1_app_biss_mc1_VERSION_Pos   (24UL)
 
#define biss1_app_biss_mc1_VERSION_Msk   (0xff000000UL)
 
#define biss1_app_biss_mc1_REVISION_Pos   (16UL)
 
#define biss1_app_biss_mc1_REVISION_Msk   (0xff0000UL)
 
#define biss1_app_biss_mc1_MO_BUSY_Pos   (8UL)
 
#define biss1_app_biss_mc1_MO_BUSY_Msk   (0xff00UL)
 
#define biss1_app_biss_mc1_FREQAGS_Pos   (0UL)
 
#define biss1_app_biss_mc1_FREQAGS_Msk   (0xffUL)
 
#define biss1_app_biss_cc_sl_ACTnSENS_Pos   (24UL)
 
#define biss1_app_biss_cc_sl_ACTnSENS_Msk   (0xff000000UL)
 
#define biss1_app_biss_cc_sl_bf_align1_Pos   (12UL)
 
#define biss1_app_biss_cc_sl_bf_align1_Msk   (0xfff000UL)
 
#define biss1_app_biss_cc_sl_CFGCH2_Pos   (10UL)
 
#define biss1_app_biss_cc_sl_CFGCH2_Msk   (0xc00UL)
 
#define biss1_app_biss_cc_sl_CFGCH1_Pos   (8UL)
 
#define biss1_app_biss_cc_sl_CFGCH1_Msk   (0x300UL)
 
#define biss1_app_biss_cc_sl_bf_align0_Pos   (5UL)
 
#define biss1_app_biss_cc_sl_bf_align0_Msk   (0xe0UL)
 
#define biss1_app_biss_cc_sl_SLAVELOC5_Pos   (4UL)
 
#define biss1_app_biss_cc_sl_SLAVELOC5_Msk   (0x10UL)
 
#define biss1_app_biss_cc_sl_cc_sl_reserved1_Pos   (0UL)
 
#define biss1_app_biss_cc_sl_cc_sl_reserved1_Msk   (0xfUL)
 
#define biss1_app_biss_status0_CDMTIMEOUT_Pos   (31UL)
 
#define biss1_app_biss_status0_CDMTIMEOUT_Msk   (0x80000000UL)
 
#define biss1_app_biss_status0_CDSSEL_Pos   (30UL)
 
#define biss1_app_biss_status0_CDSSEL_Msk   (0x40000000UL)
 
#define biss1_app_biss_status0_REGBYTES_Pos   (24UL)
 
#define biss1_app_biss_status0_REGBYTES_Msk   (0x3f000000UL)
 
#define biss1_app_biss_status0_SVALID7_Pos   (23UL)
 
#define biss1_app_biss_status0_SVALID7_Msk   (0x800000UL)
 
#define biss1_app_biss_status0_bf_align7_Pos   (22UL)
 
#define biss1_app_biss_status0_bf_align7_Msk   (0x400000UL)
 
#define biss1_app_biss_status0_SVALID6_Pos   (21UL)
 
#define biss1_app_biss_status0_SVALID6_Msk   (0x200000UL)
 
#define biss1_app_biss_status0_bf_align6_Pos   (20UL)
 
#define biss1_app_biss_status0_bf_align6_Msk   (0x100000UL)
 
#define biss1_app_biss_status0_SVALID5_Pos   (19UL)
 
#define biss1_app_biss_status0_SVALID5_Msk   (0x80000UL)
 
#define biss1_app_biss_status0_bf_align5_Pos   (18UL)
 
#define biss1_app_biss_status0_bf_align5_Msk   (0x40000UL)
 
#define biss1_app_biss_status0_SVALID4_Pos   (17UL)
 
#define biss1_app_biss_status0_SVALID4_Msk   (0x20000UL)
 
#define biss1_app_biss_status0_bf_align4_Pos   (16UL)
 
#define biss1_app_biss_status0_bf_align4_Msk   (0x10000UL)
 
#define biss1_app_biss_status0_SVALID3_Pos   (15UL)
 
#define biss1_app_biss_status0_SVALID3_Msk   (0x8000UL)
 
#define biss1_app_biss_status0_bf_align3_Pos   (14UL)
 
#define biss1_app_biss_status0_bf_align3_Msk   (0x4000UL)
 
#define biss1_app_biss_status0_SVALID2_Pos   (13UL)
 
#define biss1_app_biss_status0_SVALID2_Msk   (0x2000UL)
 
#define biss1_app_biss_status0_bf_align2_Pos   (12UL)
 
#define biss1_app_biss_status0_bf_align2_Msk   (0x1000UL)
 
#define biss1_app_biss_status0_SVALID1_Pos   (11UL)
 
#define biss1_app_biss_status0_SVALID1_Msk   (0x800UL)
 
#define biss1_app_biss_status0_bf_align1_Pos   (10UL)
 
#define biss1_app_biss_status0_bf_align1_Msk   (0x400UL)
 
#define biss1_app_biss_status0_SVALID0_Pos   (9UL)
 
#define biss1_app_biss_status0_SVALID0_Msk   (0x200UL)
 
#define biss1_app_biss_status0_bf_align0_Pos   (8UL)
 
#define biss1_app_biss_status0_bf_align0_Msk   (0x100UL)
 
#define biss1_app_biss_status0_nERR_Pos   (7UL)
 
#define biss1_app_biss_status0_nERR_Msk   (0x80UL)
 
#define biss1_app_biss_status0_nAGSERR_Pos   (6UL)
 
#define biss1_app_biss_status0_nAGSERR_Msk   (0x40UL)
 
#define biss1_app_biss_status0_nDELAYERR_Pos   (5UL)
 
#define biss1_app_biss_status0_nDELAYERR_Msk   (0x20UL)
 
#define biss1_app_biss_status0_nSCDERR_Pos   (4UL)
 
#define biss1_app_biss_status0_nSCDERR_Msk   (0x10UL)
 
#define biss1_app_biss_status0_nREGERR_Pos   (3UL)
 
#define biss1_app_biss_status0_nREGERR_Msk   (0x8UL)
 
#define biss1_app_biss_status0_REGEND_Pos   (2UL)
 
#define biss1_app_biss_status0_REGEND_Msk   (0x4UL)
 
#define biss1_app_biss_status0_status0_reserved1_Pos   (1UL)
 
#define biss1_app_biss_status0_status0_reserved1_Msk   (0x2UL)
 
#define biss1_app_biss_status0_EOT_Pos   (0UL)
 
#define biss1_app_biss_status0_EOT_Msk   (0x1UL)
 
#define biss1_app_biss_ir_bf_align0_Pos   (16UL)
 
#define biss1_app_biss_ir_bf_align0_Msk   (0xffff0000UL)
 
#define biss1_app_biss_ir_MAVO_Pos   (15UL)
 
#define biss1_app_biss_ir_MAVO_Msk   (0x8000UL)
 
#define biss1_app_biss_ir_MAFO_Pos   (14UL)
 
#define biss1_app_biss_ir_MAFO_Msk   (0x4000UL)
 
#define biss1_app_biss_ir_MAVS_Pos   (13UL)
 
#define biss1_app_biss_ir_MAVS_Msk   (0x2000UL)
 
#define biss1_app_biss_ir_MAFS_Pos   (12UL)
 
#define biss1_app_biss_ir_MAFS_Msk   (0x1000UL)
 
#define biss1_app_biss_ir_CFGIF_Pos   (10UL)
 
#define biss1_app_biss_ir_CFGIF_Msk   (0xc00UL)
 
#define biss1_app_biss_ir_ENTEST_Pos   (9UL)
 
#define biss1_app_biss_ir_ENTEST_Msk   (0x200UL)
 
#define biss1_app_biss_ir_CLKENI_Pos   (8UL)
 
#define biss1_app_biss_ir_CLKENI_Msk   (0x100UL)
 
#define biss1_app_biss_ir_BREAK_Pos   (7UL)
 
#define biss1_app_biss_ir_BREAK_Msk   (0x80UL)
 
#define biss1_app_biss_ir_HOLDBANK_Pos   (6UL)
 
#define biss1_app_biss_ir_HOLDBANK_Msk   (0x40UL)
 
#define biss1_app_biss_ir_SWBANK_Pos   (5UL)
 
#define biss1_app_biss_ir_SWBANK_Msk   (0x20UL)
 
#define biss1_app_biss_ir_INIT_Pos   (4UL)
 
#define biss1_app_biss_ir_INIT_Msk   (0x10UL)
 
#define biss1_app_biss_ir_INSTR_Pos   (1UL)
 
#define biss1_app_biss_ir_INSTR_Msk   (0xeUL)
 
#define biss1_app_biss_ir_AGS_Pos   (0UL)
 
#define biss1_app_biss_ir_AGS_Msk   (0x1UL)
 
#define biss1_app_biss_status1_bf_align1_Pos   (25UL)
 
#define biss1_app_biss_status1_bf_align1_Msk   (0xfe000000UL)
 
#define biss1_app_biss_status1_SWBANKFAILS_Pos   (24UL)
 
#define biss1_app_biss_status1_SWBANKFAILS_Msk   (0x1000000UL)
 
#define biss1_app_biss_status1_bf_align0_Pos   (2UL)
 
#define biss1_app_biss_status1_bf_align0_Msk   (0xfffffcUL)
 
#define biss1_app_biss_status1_CDS1_Pos   (1UL)
 
#define biss1_app_biss_status1_CDS1_Msk   (0x2UL)
 
#define biss1_app_biss_status1_SL1_Pos   (0UL)
 
#define biss1_app_biss_status1_SL1_Msk   (0x1UL)
 
#define menc_app_menc_config_bf_align3_Pos   (28UL)
 
#define menc_app_menc_config_bf_align3_Msk   (0xf0000000UL)
 
#define menc_app_menc_config_mp1_filter_sample_rate_Pos   (25UL)
 
#define menc_app_menc_config_mp1_filter_sample_rate_Msk   (0xe000000UL)
 
#define menc_app_menc_config_mp1_en_Pos   (24UL)
 
#define menc_app_menc_config_mp1_en_Msk   (0x1000000UL)
 
#define menc_app_menc_config_bf_align2_Pos   (20UL)
 
#define menc_app_menc_config_bf_align2_Msk   (0xf00000UL)
 
#define menc_app_menc_config_mp0_filter_sample_rate_Pos   (17UL)
 
#define menc_app_menc_config_mp0_filter_sample_rate_Msk   (0xe0000UL)
 
#define menc_app_menc_config_mp0_en_Pos   (16UL)
 
#define menc_app_menc_config_mp0_en_Msk   (0x10000UL)
 
#define menc_app_menc_config_bf_align1_Pos   (13UL)
 
#define menc_app_menc_config_bf_align1_Msk   (0xe000UL)
 
#define menc_app_menc_config_enc1_count_dir_Pos   (12UL)
 
#define menc_app_menc_config_enc1_count_dir_Msk   (0x1000UL)
 
#define menc_app_menc_config_enc1_filter_sample_rate_Pos   (9UL)
 
#define menc_app_menc_config_enc1_filter_sample_rate_Msk   (0xe00UL)
 
#define menc_app_menc_config_enc1_en_Pos   (8UL)
 
#define menc_app_menc_config_enc1_en_Msk   (0x100UL)
 
#define menc_app_menc_config_bf_align0_Pos   (5UL)
 
#define menc_app_menc_config_bf_align0_Msk   (0xe0UL)
 
#define menc_app_menc_config_enc0_count_dir_Pos   (4UL)
 
#define menc_app_menc_config_enc0_count_dir_Msk   (0x10UL)
 
#define menc_app_menc_config_enc0_filter_sample_rate_Pos   (1UL)
 
#define menc_app_menc_config_enc0_filter_sample_rate_Msk   (0xeUL)
 
#define menc_app_menc_config_enc0_en_Pos   (0UL)
 
#define menc_app_menc_config_enc0_en_Msk   (0x1UL)
 
#define menc_app_menc_enc0_position_val_Pos   (0UL)
 
#define menc_app_menc_enc0_position_val_Msk   (0xffffffffUL)
 
#define menc_app_menc_enc1_position_val_Pos   (0UL)
 
#define menc_app_menc_enc1_position_val_Msk   (0xffffffffUL)
 
#define menc_app_menc_capture_now_bf_align0_Pos   (4UL)
 
#define menc_app_menc_capture_now_bf_align0_Msk   (0xfffffff0UL)
 
#define menc_app_menc_capture_now_cap3_now_Pos   (3UL)
 
#define menc_app_menc_capture_now_cap3_now_Msk   (0x8UL)
 
#define menc_app_menc_capture_now_cap2_now_Pos   (2UL)
 
#define menc_app_menc_capture_now_cap2_now_Msk   (0x4UL)
 
#define menc_app_menc_capture_now_cap1_now_Pos   (1UL)
 
#define menc_app_menc_capture_now_cap1_now_Msk   (0x2UL)
 
#define menc_app_menc_capture_now_cap0_now_Pos   (0UL)
 
#define menc_app_menc_capture_now_cap0_now_Msk   (0x1UL)
 
#define menc_app_menc_capture0_config_bf_align0_Pos   (22UL)
 
#define menc_app_menc_capture0_config_bf_align0_Msk   (0xffc00000UL)
 
#define menc_app_menc_capture0_config_conce_Pos   (21UL)
 
#define menc_app_menc_capture0_config_conce_Msk   (0x200000UL)
 
#define menc_app_menc_capture0_config_src_nr_Pos   (20UL)
 
#define menc_app_menc_capture0_config_src_nr_Msk   (0x100000UL)
 
#define menc_app_menc_capture0_config_src_Pos   (17UL)
 
#define menc_app_menc_capture0_config_src_Msk   (0xe0000UL)
 
#define menc_app_menc_capture0_config_trigger_Pos   (0UL)
 
#define menc_app_menc_capture0_config_trigger_Msk   (0x1ffffUL)
 
#define menc_app_menc_capture0_val_val_Pos   (0UL)
 
#define menc_app_menc_capture0_val_val_Msk   (0xffffffffUL)
 
#define menc_app_menc_capture0_ta_bf_align0_Pos   (20UL)
 
#define menc_app_menc_capture0_ta_bf_align0_Msk   (0xfff00000UL)
 
#define menc_app_menc_capture0_ta_val_Pos   (0UL)
 
#define menc_app_menc_capture0_ta_val_Msk   (0xfffffUL)
 
#define menc_app_menc_capture0_te_bf_align0_Pos   (20UL)
 
#define menc_app_menc_capture0_te_bf_align0_Msk   (0xfff00000UL)
 
#define menc_app_menc_capture0_te_val_Pos   (0UL)
 
#define menc_app_menc_capture0_te_val_Msk   (0xfffffUL)
 
#define menc_app_menc_capture1_config_bf_align0_Pos   (22UL)
 
#define menc_app_menc_capture1_config_bf_align0_Msk   (0xffc00000UL)
 
#define menc_app_menc_capture1_config_conce_Pos   (21UL)
 
#define menc_app_menc_capture1_config_conce_Msk   (0x200000UL)
 
#define menc_app_menc_capture1_config_src_nr_Pos   (20UL)
 
#define menc_app_menc_capture1_config_src_nr_Msk   (0x100000UL)
 
#define menc_app_menc_capture1_config_src_Pos   (17UL)
 
#define menc_app_menc_capture1_config_src_Msk   (0xe0000UL)
 
#define menc_app_menc_capture1_config_trigger_Pos   (0UL)
 
#define menc_app_menc_capture1_config_trigger_Msk   (0x1ffffUL)
 
#define menc_app_menc_capture1_val_val_Pos   (0UL)
 
#define menc_app_menc_capture1_val_val_Msk   (0xffffffffUL)
 
#define menc_app_menc_capture1_ta_bf_align0_Pos   (20UL)
 
#define menc_app_menc_capture1_ta_bf_align0_Msk   (0xfff00000UL)
 
#define menc_app_menc_capture1_ta_val_Pos   (0UL)
 
#define menc_app_menc_capture1_ta_val_Msk   (0xfffffUL)
 
#define menc_app_menc_capture1_te_bf_align0_Pos   (20UL)
 
#define menc_app_menc_capture1_te_bf_align0_Msk   (0xfff00000UL)
 
#define menc_app_menc_capture1_te_val_Pos   (0UL)
 
#define menc_app_menc_capture1_te_val_Msk   (0xfffffUL)
 
#define menc_app_menc_capture2_config_bf_align0_Pos   (22UL)
 
#define menc_app_menc_capture2_config_bf_align0_Msk   (0xffc00000UL)
 
#define menc_app_menc_capture2_config_conce_Pos   (21UL)
 
#define menc_app_menc_capture2_config_conce_Msk   (0x200000UL)
 
#define menc_app_menc_capture2_config_src_nr_Pos   (20UL)
 
#define menc_app_menc_capture2_config_src_nr_Msk   (0x100000UL)
 
#define menc_app_menc_capture2_config_src_Pos   (17UL)
 
#define menc_app_menc_capture2_config_src_Msk   (0xe0000UL)
 
#define menc_app_menc_capture2_config_trigger_Pos   (0UL)
 
#define menc_app_menc_capture2_config_trigger_Msk   (0x1ffffUL)
 
#define menc_app_menc_capture2_val_val_Pos   (0UL)
 
#define menc_app_menc_capture2_val_val_Msk   (0xffffffffUL)
 
#define menc_app_menc_capture2_ta_bf_align0_Pos   (20UL)
 
#define menc_app_menc_capture2_ta_bf_align0_Msk   (0xfff00000UL)
 
#define menc_app_menc_capture2_ta_val_Pos   (0UL)
 
#define menc_app_menc_capture2_ta_val_Msk   (0xfffffUL)
 
#define menc_app_menc_capture2_te_bf_align0_Pos   (20UL)
 
#define menc_app_menc_capture2_te_bf_align0_Msk   (0xfff00000UL)
 
#define menc_app_menc_capture2_te_val_Pos   (0UL)
 
#define menc_app_menc_capture2_te_val_Msk   (0xfffffUL)
 
#define menc_app_menc_capture3_config_bf_align0_Pos   (22UL)
 
#define menc_app_menc_capture3_config_bf_align0_Msk   (0xffc00000UL)
 
#define menc_app_menc_capture3_config_conce_Pos   (21UL)
 
#define menc_app_menc_capture3_config_conce_Msk   (0x200000UL)
 
#define menc_app_menc_capture3_config_src_nr_Pos   (20UL)
 
#define menc_app_menc_capture3_config_src_nr_Msk   (0x100000UL)
 
#define menc_app_menc_capture3_config_src_Pos   (17UL)
 
#define menc_app_menc_capture3_config_src_Msk   (0xe0000UL)
 
#define menc_app_menc_capture3_config_trigger_Pos   (0UL)
 
#define menc_app_menc_capture3_config_trigger_Msk   (0x1ffffUL)
 
#define menc_app_menc_capture3_val_val_Pos   (0UL)
 
#define menc_app_menc_capture3_val_val_Msk   (0xffffffffUL)
 
#define menc_app_menc_capture3_ta_bf_align0_Pos   (20UL)
 
#define menc_app_menc_capture3_ta_bf_align0_Msk   (0xfff00000UL)
 
#define menc_app_menc_capture3_ta_val_Pos   (0UL)
 
#define menc_app_menc_capture3_ta_val_Msk   (0xfffffUL)
 
#define menc_app_menc_capture3_te_bf_align0_Pos   (20UL)
 
#define menc_app_menc_capture3_te_bf_align0_Msk   (0xfff00000UL)
 
#define menc_app_menc_capture3_te_val_Pos   (0UL)
 
#define menc_app_menc_capture3_te_val_Msk   (0xfffffUL)
 
#define menc_app_menc_status_bf_align3_Pos   (26UL)
 
#define menc_app_menc_status_bf_align3_Msk   (0xfc000000UL)
 
#define menc_app_menc_status_mp1_Pos   (25UL)
 
#define menc_app_menc_status_mp1_Msk   (0x2000000UL)
 
#define menc_app_menc_status_mp0_Pos   (24UL)
 
#define menc_app_menc_status_mp0_Msk   (0x1000000UL)
 
#define menc_app_menc_status_bf_align2_Pos   (20UL)
 
#define menc_app_menc_status_bf_align2_Msk   (0xf00000UL)
 
#define menc_app_menc_status_cap3_Pos   (19UL)
 
#define menc_app_menc_status_cap3_Msk   (0x80000UL)
 
#define menc_app_menc_status_cap2_Pos   (18UL)
 
#define menc_app_menc_status_cap2_Msk   (0x40000UL)
 
#define menc_app_menc_status_cap1_Pos   (17UL)
 
#define menc_app_menc_status_cap1_Msk   (0x20000UL)
 
#define menc_app_menc_status_cap0_Pos   (16UL)
 
#define menc_app_menc_status_cap0_Msk   (0x10000UL)
 
#define menc_app_menc_status_enc1_dir_ro_Pos   (15UL)
 
#define menc_app_menc_status_enc1_dir_ro_Msk   (0x8000UL)
 
#define menc_app_menc_status_bf_align1_Pos   (13UL)
 
#define menc_app_menc_status_bf_align1_Msk   (0x6000UL)
 
#define menc_app_menc_status_enc1_n_Pos   (12UL)
 
#define menc_app_menc_status_enc1_n_Msk   (0x1000UL)
 
#define menc_app_menc_status_enc1_phase_error_Pos   (11UL)
 
#define menc_app_menc_status_enc1_phase_error_Msk   (0x800UL)
 
#define menc_app_menc_status_enc1_ovfl_neg_Pos   (10UL)
 
#define menc_app_menc_status_enc1_ovfl_neg_Msk   (0x400UL)
 
#define menc_app_menc_status_enc1_ovfl_pos_Pos   (9UL)
 
#define menc_app_menc_status_enc1_ovfl_pos_Msk   (0x200UL)
 
#define menc_app_menc_status_enc1_edge_Pos   (8UL)
 
#define menc_app_menc_status_enc1_edge_Msk   (0x100UL)
 
#define menc_app_menc_status_enc0_dir_ro_Pos   (7UL)
 
#define menc_app_menc_status_enc0_dir_ro_Msk   (0x80UL)
 
#define menc_app_menc_status_bf_align0_Pos   (5UL)
 
#define menc_app_menc_status_bf_align0_Msk   (0x60UL)
 
#define menc_app_menc_status_enc0_n_Pos   (4UL)
 
#define menc_app_menc_status_enc0_n_Msk   (0x10UL)
 
#define menc_app_menc_status_enc0_phase_error_Pos   (3UL)
 
#define menc_app_menc_status_enc0_phase_error_Msk   (0x8UL)
 
#define menc_app_menc_status_enc0_ovfl_neg_Pos   (2UL)
 
#define menc_app_menc_status_enc0_ovfl_neg_Msk   (0x4UL)
 
#define menc_app_menc_status_enc0_ovfl_pos_Pos   (1UL)
 
#define menc_app_menc_status_enc0_ovfl_pos_Msk   (0x2UL)
 
#define menc_app_menc_status_enc0_edge_Pos   (0UL)
 
#define menc_app_menc_status_enc0_edge_Msk   (0x1UL)
 
#define menc_app_menc_irq_masked_bf_align3_Pos   (26UL)
 
#define menc_app_menc_irq_masked_bf_align3_Msk   (0xfc000000UL)
 
#define menc_app_menc_irq_masked_mp1_Pos   (25UL)
 
#define menc_app_menc_irq_masked_mp1_Msk   (0x2000000UL)
 
#define menc_app_menc_irq_masked_mp0_Pos   (24UL)
 
#define menc_app_menc_irq_masked_mp0_Msk   (0x1000000UL)
 
#define menc_app_menc_irq_masked_bf_align2_Pos   (20UL)
 
#define menc_app_menc_irq_masked_bf_align2_Msk   (0xf00000UL)
 
#define menc_app_menc_irq_masked_cap3_Pos   (19UL)
 
#define menc_app_menc_irq_masked_cap3_Msk   (0x80000UL)
 
#define menc_app_menc_irq_masked_cap2_Pos   (18UL)
 
#define menc_app_menc_irq_masked_cap2_Msk   (0x40000UL)
 
#define menc_app_menc_irq_masked_cap1_Pos   (17UL)
 
#define menc_app_menc_irq_masked_cap1_Msk   (0x20000UL)
 
#define menc_app_menc_irq_masked_cap0_Pos   (16UL)
 
#define menc_app_menc_irq_masked_cap0_Msk   (0x10000UL)
 
#define menc_app_menc_irq_masked_bf_align1_Pos   (13UL)
 
#define menc_app_menc_irq_masked_bf_align1_Msk   (0xe000UL)
 
#define menc_app_menc_irq_masked_enc1_n_Pos   (12UL)
 
#define menc_app_menc_irq_masked_enc1_n_Msk   (0x1000UL)
 
#define menc_app_menc_irq_masked_enc1_phase_error_Pos   (11UL)
 
#define menc_app_menc_irq_masked_enc1_phase_error_Msk   (0x800UL)
 
#define menc_app_menc_irq_masked_enc1_ovfl_neg_Pos   (10UL)
 
#define menc_app_menc_irq_masked_enc1_ovfl_neg_Msk   (0x400UL)
 
#define menc_app_menc_irq_masked_enc1_ovfl_pos_Pos   (9UL)
 
#define menc_app_menc_irq_masked_enc1_ovfl_pos_Msk   (0x200UL)
 
#define menc_app_menc_irq_masked_enc1_edge_Pos   (8UL)
 
#define menc_app_menc_irq_masked_enc1_edge_Msk   (0x100UL)
 
#define menc_app_menc_irq_masked_bf_align0_Pos   (5UL)
 
#define menc_app_menc_irq_masked_bf_align0_Msk   (0xe0UL)
 
#define menc_app_menc_irq_masked_enc0_n_Pos   (4UL)
 
#define menc_app_menc_irq_masked_enc0_n_Msk   (0x10UL)
 
#define menc_app_menc_irq_masked_enc0_phase_error_Pos   (3UL)
 
#define menc_app_menc_irq_masked_enc0_phase_error_Msk   (0x8UL)
 
#define menc_app_menc_irq_masked_enc0_ovfl_neg_Pos   (2UL)
 
#define menc_app_menc_irq_masked_enc0_ovfl_neg_Msk   (0x4UL)
 
#define menc_app_menc_irq_masked_enc0_ovfl_pos_Pos   (1UL)
 
#define menc_app_menc_irq_masked_enc0_ovfl_pos_Msk   (0x2UL)
 
#define menc_app_menc_irq_masked_enc0_edge_Pos   (0UL)
 
#define menc_app_menc_irq_masked_enc0_edge_Msk   (0x1UL)
 
#define menc_app_menc_irq_msk_set_bf_align3_Pos   (26UL)
 
#define menc_app_menc_irq_msk_set_bf_align3_Msk   (0xfc000000UL)
 
#define menc_app_menc_irq_msk_set_mp1_Pos   (25UL)
 
#define menc_app_menc_irq_msk_set_mp1_Msk   (0x2000000UL)
 
#define menc_app_menc_irq_msk_set_mp0_Pos   (24UL)
 
#define menc_app_menc_irq_msk_set_mp0_Msk   (0x1000000UL)
 
#define menc_app_menc_irq_msk_set_bf_align2_Pos   (20UL)
 
#define menc_app_menc_irq_msk_set_bf_align2_Msk   (0xf00000UL)
 
#define menc_app_menc_irq_msk_set_cap3_Pos   (19UL)
 
#define menc_app_menc_irq_msk_set_cap3_Msk   (0x80000UL)
 
#define menc_app_menc_irq_msk_set_cap2_Pos   (18UL)
 
#define menc_app_menc_irq_msk_set_cap2_Msk   (0x40000UL)
 
#define menc_app_menc_irq_msk_set_cap1_Pos   (17UL)
 
#define menc_app_menc_irq_msk_set_cap1_Msk   (0x20000UL)
 
#define menc_app_menc_irq_msk_set_cap0_Pos   (16UL)
 
#define menc_app_menc_irq_msk_set_cap0_Msk   (0x10000UL)
 
#define menc_app_menc_irq_msk_set_bf_align1_Pos   (13UL)
 
#define menc_app_menc_irq_msk_set_bf_align1_Msk   (0xe000UL)
 
#define menc_app_menc_irq_msk_set_enc1_n_Pos   (12UL)
 
#define menc_app_menc_irq_msk_set_enc1_n_Msk   (0x1000UL)
 
#define menc_app_menc_irq_msk_set_enc1_phase_error_Pos   (11UL)
 
#define menc_app_menc_irq_msk_set_enc1_phase_error_Msk   (0x800UL)
 
#define menc_app_menc_irq_msk_set_enc1_ovfl_neg_Pos   (10UL)
 
#define menc_app_menc_irq_msk_set_enc1_ovfl_neg_Msk   (0x400UL)
 
#define menc_app_menc_irq_msk_set_enc1_ovfl_pos_Pos   (9UL)
 
#define menc_app_menc_irq_msk_set_enc1_ovfl_pos_Msk   (0x200UL)
 
#define menc_app_menc_irq_msk_set_enc1_edge_Pos   (8UL)
 
#define menc_app_menc_irq_msk_set_enc1_edge_Msk   (0x100UL)
 
#define menc_app_menc_irq_msk_set_bf_align0_Pos   (5UL)
 
#define menc_app_menc_irq_msk_set_bf_align0_Msk   (0xe0UL)
 
#define menc_app_menc_irq_msk_set_enc0_n_Pos   (4UL)
 
#define menc_app_menc_irq_msk_set_enc0_n_Msk   (0x10UL)
 
#define menc_app_menc_irq_msk_set_enc0_phase_error_Pos   (3UL)
 
#define menc_app_menc_irq_msk_set_enc0_phase_error_Msk   (0x8UL)
 
#define menc_app_menc_irq_msk_set_enc0_ovfl_neg_Pos   (2UL)
 
#define menc_app_menc_irq_msk_set_enc0_ovfl_neg_Msk   (0x4UL)
 
#define menc_app_menc_irq_msk_set_enc0_ovfl_pos_Pos   (1UL)
 
#define menc_app_menc_irq_msk_set_enc0_ovfl_pos_Msk   (0x2UL)
 
#define menc_app_menc_irq_msk_set_enc0_edge_Pos   (0UL)
 
#define menc_app_menc_irq_msk_set_enc0_edge_Msk   (0x1UL)
 
#define menc_app_menc_irq_msk_reset_bf_align3_Pos   (26UL)
 
#define menc_app_menc_irq_msk_reset_bf_align3_Msk   (0xfc000000UL)
 
#define menc_app_menc_irq_msk_reset_mp1_Pos   (25UL)
 
#define menc_app_menc_irq_msk_reset_mp1_Msk   (0x2000000UL)
 
#define menc_app_menc_irq_msk_reset_mp0_Pos   (24UL)
 
#define menc_app_menc_irq_msk_reset_mp0_Msk   (0x1000000UL)
 
#define menc_app_menc_irq_msk_reset_bf_align2_Pos   (20UL)
 
#define menc_app_menc_irq_msk_reset_bf_align2_Msk   (0xf00000UL)
 
#define menc_app_menc_irq_msk_reset_cap3_Pos   (19UL)
 
#define menc_app_menc_irq_msk_reset_cap3_Msk   (0x80000UL)
 
#define menc_app_menc_irq_msk_reset_cap2_Pos   (18UL)
 
#define menc_app_menc_irq_msk_reset_cap2_Msk   (0x40000UL)
 
#define menc_app_menc_irq_msk_reset_cap1_Pos   (17UL)
 
#define menc_app_menc_irq_msk_reset_cap1_Msk   (0x20000UL)
 
#define menc_app_menc_irq_msk_reset_cap0_Pos   (16UL)
 
#define menc_app_menc_irq_msk_reset_cap0_Msk   (0x10000UL)
 
#define menc_app_menc_irq_msk_reset_bf_align1_Pos   (13UL)
 
#define menc_app_menc_irq_msk_reset_bf_align1_Msk   (0xe000UL)
 
#define menc_app_menc_irq_msk_reset_enc1_n_Pos   (12UL)
 
#define menc_app_menc_irq_msk_reset_enc1_n_Msk   (0x1000UL)
 
#define menc_app_menc_irq_msk_reset_enc1_phase_error_Pos   (11UL)
 
#define menc_app_menc_irq_msk_reset_enc1_phase_error_Msk   (0x800UL)
 
#define menc_app_menc_irq_msk_reset_enc1_ovfl_neg_Pos   (10UL)
 
#define menc_app_menc_irq_msk_reset_enc1_ovfl_neg_Msk   (0x400UL)
 
#define menc_app_menc_irq_msk_reset_enc1_ovfl_pos_Pos   (9UL)
 
#define menc_app_menc_irq_msk_reset_enc1_ovfl_pos_Msk   (0x200UL)
 
#define menc_app_menc_irq_msk_reset_enc1_edge_Pos   (8UL)
 
#define menc_app_menc_irq_msk_reset_enc1_edge_Msk   (0x100UL)
 
#define menc_app_menc_irq_msk_reset_bf_align0_Pos   (5UL)
 
#define menc_app_menc_irq_msk_reset_bf_align0_Msk   (0xe0UL)
 
#define menc_app_menc_irq_msk_reset_enc0_n_Pos   (4UL)
 
#define menc_app_menc_irq_msk_reset_enc0_n_Msk   (0x10UL)
 
#define menc_app_menc_irq_msk_reset_enc0_phase_error_Pos   (3UL)
 
#define menc_app_menc_irq_msk_reset_enc0_phase_error_Msk   (0x8UL)
 
#define menc_app_menc_irq_msk_reset_enc0_ovfl_neg_Pos   (2UL)
 
#define menc_app_menc_irq_msk_reset_enc0_ovfl_neg_Msk   (0x4UL)
 
#define menc_app_menc_irq_msk_reset_enc0_ovfl_pos_Pos   (1UL)
 
#define menc_app_menc_irq_msk_reset_enc0_ovfl_pos_Msk   (0x2UL)
 
#define menc_app_menc_irq_msk_reset_enc0_edge_Pos   (0UL)
 
#define menc_app_menc_irq_msk_reset_enc0_edge_Msk   (0x1UL)
 
#define mpwm_app_mpwm_cfg_bf_align0_Pos   (24UL)
 
#define mpwm_app_mpwm_cfg_bf_align0_Msk   (0xff000000UL)
 
#define mpwm_app_mpwm_cfg_eci_fil_thresh_Pos   (16UL)
 
#define mpwm_app_mpwm_cfg_eci_fil_thresh_Msk   (0xff0000UL)
 
#define mpwm_app_mpwm_cfg_evt_cnt_top_Pos   (11UL)
 
#define mpwm_app_mpwm_cfg_evt_cnt_top_Msk   (0xf800UL)
 
#define mpwm_app_mpwm_cfg_sce_src_mop_Pos   (10UL)
 
#define mpwm_app_mpwm_cfg_sce_src_mop_Msk   (0x400UL)
 
#define mpwm_app_mpwm_cfg_sce_src_bop_Pos   (9UL)
 
#define mpwm_app_mpwm_cfg_sce_src_bop_Msk   (0x200UL)
 
#define mpwm_app_mpwm_cfg_sce_src_ecz_Pos   (8UL)
 
#define mpwm_app_mpwm_cfg_sce_src_ecz_Msk   (0x100UL)
 
#define mpwm_app_mpwm_cfg_eci_ks_en_Pos   (7UL)
 
#define mpwm_app_mpwm_cfg_eci_ks_en_Msk   (0x80UL)
 
#define mpwm_app_mpwm_cfg_eci_gate_en_Pos   (6UL)
 
#define mpwm_app_mpwm_cfg_eci_gate_en_Msk   (0x40UL)
 
#define mpwm_app_mpwm_cfg_eci_inv_Pos   (5UL)
 
#define mpwm_app_mpwm_cfg_eci_inv_Msk   (0x20UL)
 
#define mpwm_app_mpwm_cfg_sync_in_pol_Pos   (4UL)
 
#define mpwm_app_mpwm_cfg_sync_in_pol_Msk   (0x10UL)
 
#define mpwm_app_mpwm_cfg_sync_in_restart_Pos   (3UL)
 
#define mpwm_app_mpwm_cfg_sync_in_restart_Msk   (0x8UL)
 
#define mpwm_app_mpwm_cfg_cnt_en_rs_Pos   (2UL)
 
#define mpwm_app_mpwm_cfg_cnt_en_rs_Msk   (0x4UL)
 
#define mpwm_app_mpwm_cfg_cnt_mode_Pos   (0UL)
 
#define mpwm_app_mpwm_cfg_cnt_mode_Msk   (0x3UL)
 
#define mpwm_app_mpwm_cnt_max_bf_align0_Pos   (16UL)
 
#define mpwm_app_mpwm_cnt_max_bf_align0_Msk   (0xffff0000UL)
 
#define mpwm_app_mpwm_cnt_max_val_Pos   (0UL)
 
#define mpwm_app_mpwm_cnt_max_val_Msk   (0xffffUL)
 
#define mpwm_app_mpwm_cnt_ps_max_bf_align0_Pos   (8UL)
 
#define mpwm_app_mpwm_cnt_ps_max_bf_align0_Msk   (0xffffff00UL)
 
#define mpwm_app_mpwm_cnt_ps_max_val_Pos   (0UL)
 
#define mpwm_app_mpwm_cnt_ps_max_val_Msk   (0xffUL)
 
#define mpwm_app_mpwm_dt_bf_align0_Pos   (16UL)
 
#define mpwm_app_mpwm_dt_bf_align0_Msk   (0xffff0000UL)
 
#define mpwm_app_mpwm_dt_fall_val_Pos   (8UL)
 
#define mpwm_app_mpwm_dt_fall_val_Msk   (0xff00UL)
 
#define mpwm_app_mpwm_dt_rise_val_Pos   (0UL)
 
#define mpwm_app_mpwm_dt_rise_val_Msk   (0xffUL)
 
#define mpwm_app_mpwm_ocfg_bf_align1_Pos   (31UL)
 
#define mpwm_app_mpwm_ocfg_bf_align1_Msk   (0x80000000UL)
 
#define mpwm_app_mpwm_ocfg_oedpol5_Pos   (30UL)
 
#define mpwm_app_mpwm_ocfg_oedpol5_Msk   (0x40000000UL)
 
#define mpwm_app_mpwm_ocfg_oedpol4_Pos   (29UL)
 
#define mpwm_app_mpwm_ocfg_oedpol4_Msk   (0x20000000UL)
 
#define mpwm_app_mpwm_ocfg_oedpol3_Pos   (28UL)
 
#define mpwm_app_mpwm_ocfg_oedpol3_Msk   (0x10000000UL)
 
#define mpwm_app_mpwm_ocfg_oedpol2_Pos   (27UL)
 
#define mpwm_app_mpwm_ocfg_oedpol2_Msk   (0x8000000UL)
 
#define mpwm_app_mpwm_ocfg_oedpol1_Pos   (26UL)
 
#define mpwm_app_mpwm_ocfg_oedpol1_Msk   (0x4000000UL)
 
#define mpwm_app_mpwm_ocfg_oedpol0_Pos   (25UL)
 
#define mpwm_app_mpwm_ocfg_oedpol0_Msk   (0x2000000UL)
 
#define mpwm_app_mpwm_ocfg_oeden5_Pos   (24UL)
 
#define mpwm_app_mpwm_ocfg_oeden5_Msk   (0x1000000UL)
 
#define mpwm_app_mpwm_ocfg_oeden4_Pos   (23UL)
 
#define mpwm_app_mpwm_ocfg_oeden4_Msk   (0x800000UL)
 
#define mpwm_app_mpwm_ocfg_oeden3_Pos   (22UL)
 
#define mpwm_app_mpwm_ocfg_oeden3_Msk   (0x400000UL)
 
#define mpwm_app_mpwm_ocfg_oeden2_Pos   (21UL)
 
#define mpwm_app_mpwm_ocfg_oeden2_Msk   (0x200000UL)
 
#define mpwm_app_mpwm_ocfg_oeden1_Pos   (20UL)
 
#define mpwm_app_mpwm_ocfg_oeden1_Msk   (0x100000UL)
 
#define mpwm_app_mpwm_ocfg_oeden0_Pos   (19UL)
 
#define mpwm_app_mpwm_ocfg_oeden0_Msk   (0x80000UL)
 
#define mpwm_app_mpwm_ocfg_oinv5_Pos   (18UL)
 
#define mpwm_app_mpwm_ocfg_oinv5_Msk   (0x40000UL)
 
#define mpwm_app_mpwm_ocfg_oinv4_Pos   (17UL)
 
#define mpwm_app_mpwm_ocfg_oinv4_Msk   (0x20000UL)
 
#define mpwm_app_mpwm_ocfg_oinv3_Pos   (16UL)
 
#define mpwm_app_mpwm_ocfg_oinv3_Msk   (0x10000UL)
 
#define mpwm_app_mpwm_ocfg_oinv2_Pos   (15UL)
 
#define mpwm_app_mpwm_ocfg_oinv2_Msk   (0x8000UL)
 
#define mpwm_app_mpwm_ocfg_oinv1_Pos   (14UL)
 
#define mpwm_app_mpwm_ocfg_oinv1_Msk   (0x4000UL)
 
#define mpwm_app_mpwm_ocfg_oinv0_Pos   (13UL)
 
#define mpwm_app_mpwm_ocfg_oinv0_Msk   (0x2000UL)
 
#define mpwm_app_mpwm_ocfg_oe5_Pos   (12UL)
 
#define mpwm_app_mpwm_ocfg_oe5_Msk   (0x1000UL)
 
#define mpwm_app_mpwm_ocfg_oe4_Pos   (11UL)
 
#define mpwm_app_mpwm_ocfg_oe4_Msk   (0x800UL)
 
#define mpwm_app_mpwm_ocfg_oe3_Pos   (10UL)
 
#define mpwm_app_mpwm_ocfg_oe3_Msk   (0x400UL)
 
#define mpwm_app_mpwm_ocfg_oe2_Pos   (9UL)
 
#define mpwm_app_mpwm_ocfg_oe2_Msk   (0x200UL)
 
#define mpwm_app_mpwm_ocfg_oe1_Pos   (8UL)
 
#define mpwm_app_mpwm_ocfg_oe1_Msk   (0x100UL)
 
#define mpwm_app_mpwm_ocfg_oe0_Pos   (7UL)
 
#define mpwm_app_mpwm_ocfg_oe0_Msk   (0x80UL)
 
#define mpwm_app_mpwm_ocfg_bf_align0_Pos   (6UL)
 
#define mpwm_app_mpwm_ocfg_bf_align0_Msk   (0x40UL)
 
#define mpwm_app_mpwm_ocfg_osel5_Pos   (5UL)
 
#define mpwm_app_mpwm_ocfg_osel5_Msk   (0x20UL)
 
#define mpwm_app_mpwm_ocfg_osel4_Pos   (4UL)
 
#define mpwm_app_mpwm_ocfg_osel4_Msk   (0x10UL)
 
#define mpwm_app_mpwm_ocfg_osel3_Pos   (3UL)
 
#define mpwm_app_mpwm_ocfg_osel3_Msk   (0x8UL)
 
#define mpwm_app_mpwm_ocfg_osel2_Pos   (2UL)
 
#define mpwm_app_mpwm_ocfg_osel2_Msk   (0x4UL)
 
#define mpwm_app_mpwm_ocfg_osel1_Pos   (1UL)
 
#define mpwm_app_mpwm_ocfg_osel1_Msk   (0x2UL)
 
#define mpwm_app_mpwm_ocfg_osel0_Pos   (0UL)
 
#define mpwm_app_mpwm_ocfg_osel0_Msk   (0x1UL)
 
#define mpwm_app_mpwm_cnt_max_s_bf_align0_Pos   (16UL)
 
#define mpwm_app_mpwm_cnt_max_s_bf_align0_Msk   (0xffff0000UL)
 
#define mpwm_app_mpwm_cnt_max_s_val_Pos   (0UL)
 
#define mpwm_app_mpwm_cnt_max_s_val_Msk   (0xffffUL)
 
#define mpwm_app_mpwm_dt_s_bf_align0_Pos   (16UL)
 
#define mpwm_app_mpwm_dt_s_bf_align0_Msk   (0xffff0000UL)
 
#define mpwm_app_mpwm_dt_s_fall_val_Pos   (8UL)
 
#define mpwm_app_mpwm_dt_s_fall_val_Msk   (0xff00UL)
 
#define mpwm_app_mpwm_dt_s_rise_val_Pos   (0UL)
 
#define mpwm_app_mpwm_dt_s_rise_val_Msk   (0xffUL)
 
#define mpwm_app_mpwm_status_bf_align0_Pos   (4UL)
 
#define mpwm_app_mpwm_status_bf_align0_Msk   (0xfffffff0UL)
 
#define mpwm_app_mpwm_status_cnt_half_Pos   (3UL)
 
#define mpwm_app_mpwm_status_cnt_half_Msk   (0x8UL)
 
#define mpwm_app_mpwm_status_cnt_updown_Pos   (2UL)
 
#define mpwm_app_mpwm_status_cnt_updown_Msk   (0x4UL)
 
#define mpwm_app_mpwm_status_eci_val_unfil_Pos   (1UL)
 
#define mpwm_app_mpwm_status_eci_val_unfil_Msk   (0x2UL)
 
#define mpwm_app_mpwm_status_running_Pos   (0UL)
 
#define mpwm_app_mpwm_status_running_Msk   (0x1UL)
 
#define mpwm_app_mpwm_cmd_bf_align0_Pos   (6UL)
 
#define mpwm_app_mpwm_cmd_bf_align0_Msk   (0xffffffc0UL)
 
#define mpwm_app_mpwm_cmd_eci_ks_rst_Pos   (5UL)
 
#define mpwm_app_mpwm_cmd_eci_ks_rst_Msk   (0x20UL)
 
#define mpwm_app_mpwm_cmd_evt_cnt_rst_Pos   (4UL)
 
#define mpwm_app_mpwm_cmd_evt_cnt_rst_Msk   (0x10UL)
 
#define mpwm_app_mpwm_cmd_sce_emit_Pos   (3UL)
 
#define mpwm_app_mpwm_cmd_sce_emit_Msk   (0x8UL)
 
#define mpwm_app_mpwm_cmd_restart_Pos   (2UL)
 
#define mpwm_app_mpwm_cmd_restart_Msk   (0x4UL)
 
#define mpwm_app_mpwm_cmd_stop_Pos   (1UL)
 
#define mpwm_app_mpwm_cmd_stop_Msk   (0x2UL)
 
#define mpwm_app_mpwm_cmd_start_Pos   (0UL)
 
#define mpwm_app_mpwm_cmd_start_Msk   (0x1UL)
 
#define mpwm_app_mpwm_cnt_bf_align0_Pos   (16UL)
 
#define mpwm_app_mpwm_cnt_bf_align0_Msk   (0xffff0000UL)
 
#define mpwm_app_mpwm_cnt_val_Pos   (0UL)
 
#define mpwm_app_mpwm_cnt_val_Msk   (0xffffUL)
 
#define mpwm_app_mpwm_ecnt_bf_align0_Pos   (16UL)
 
#define mpwm_app_mpwm_ecnt_bf_align0_Msk   (0xffff0000UL)
 
#define mpwm_app_mpwm_ecnt_val_Pos   (0UL)
 
#define mpwm_app_mpwm_ecnt_val_Msk   (0xffffUL)
 
#define mpwm_app_mpwm_cnt_rs_bf_align0_Pos   (24UL)
 
#define mpwm_app_mpwm_cnt_rs_bf_align0_Msk   (0xff000000UL)
 
#define mpwm_app_mpwm_cnt_rs_ps_val_Pos   (16UL)
 
#define mpwm_app_mpwm_cnt_rs_ps_val_Msk   (0xff0000UL)
 
#define mpwm_app_mpwm_cnt_rs_cnt_val_Pos   (0UL)
 
#define mpwm_app_mpwm_cnt_rs_cnt_val_Msk   (0xffffUL)
 
#define mpwm_app_mpwm_cnt_ps_bf_align0_Pos   (8UL)
 
#define mpwm_app_mpwm_cnt_ps_bf_align0_Msk   (0xffffff00UL)
 
#define mpwm_app_mpwm_cnt_ps_val_Pos   (0UL)
 
#define mpwm_app_mpwm_cnt_ps_val_Msk   (0xffUL)
 
#define mpwm_app_mpwm_evt_cnt_bf_align0_Pos   (5UL)
 
#define mpwm_app_mpwm_evt_cnt_bf_align0_Msk   (0xffffffe0UL)
 
#define mpwm_app_mpwm_evt_cnt_val_Pos   (0UL)
 
#define mpwm_app_mpwm_evt_cnt_val_Msk   (0x1fUL)
 
#define mpwm_app_mpwm_bc_s_bf_align0_Pos   (1UL)
 
#define mpwm_app_mpwm_bc_s_bf_align0_Msk   (0xfffffffeUL)
 
#define mpwm_app_mpwm_bc_s_val_Pos   (0UL)
 
#define mpwm_app_mpwm_bc_s_val_Msk   (0x1UL)
 
#define mpwm_app_mpwm_bc_bf_align0_Pos   (1UL)
 
#define mpwm_app_mpwm_bc_bf_align0_Msk   (0xfffffffeUL)
 
#define mpwm_app_mpwm_bc_val_Pos   (0UL)
 
#define mpwm_app_mpwm_bc_val_Msk   (0x1UL)
 
#define mpwm_app_mpwm_ch0_cmp0_s_bf_align0_Pos   (16UL)
 
#define mpwm_app_mpwm_ch0_cmp0_s_bf_align0_Msk   (0xffff0000UL)
 
#define mpwm_app_mpwm_ch0_cmp0_s_val_Pos   (0UL)
 
#define mpwm_app_mpwm_ch0_cmp0_s_val_Msk   (0xffffUL)
 
#define mpwm_app_mpwm_ch0_cmp1_s_bf_align0_Pos   (16UL)
 
#define mpwm_app_mpwm_ch0_cmp1_s_bf_align0_Msk   (0xffff0000UL)
 
#define mpwm_app_mpwm_ch0_cmp1_s_val_Pos   (0UL)
 
#define mpwm_app_mpwm_ch0_cmp1_s_val_Msk   (0xffffUL)
 
#define mpwm_app_mpwm_ch0_cmp0_bf_align0_Pos   (16UL)
 
#define mpwm_app_mpwm_ch0_cmp0_bf_align0_Msk   (0xffff0000UL)
 
#define mpwm_app_mpwm_ch0_cmp0_val_Pos   (0UL)
 
#define mpwm_app_mpwm_ch0_cmp0_val_Msk   (0xffffUL)
 
#define mpwm_app_mpwm_ch0_cmp1_bf_align0_Pos   (16UL)
 
#define mpwm_app_mpwm_ch0_cmp1_bf_align0_Msk   (0xffff0000UL)
 
#define mpwm_app_mpwm_ch0_cmp1_val_Pos   (0UL)
 
#define mpwm_app_mpwm_ch0_cmp1_val_Msk   (0xffffUL)
 
#define mpwm_app_mpwm_ch0_muxin_s_bf_align0_Pos   (3UL)
 
#define mpwm_app_mpwm_ch0_muxin_s_bf_align0_Msk   (0xfffffff8UL)
 
#define mpwm_app_mpwm_ch0_muxin_s_ab_Pos   (2UL)
 
#define mpwm_app_mpwm_ch0_muxin_s_ab_Msk   (0x4UL)
 
#define mpwm_app_mpwm_ch0_muxin_s_bt_Pos   (1UL)
 
#define mpwm_app_mpwm_ch0_muxin_s_bt_Msk   (0x2UL)
 
#define mpwm_app_mpwm_ch0_muxin_s_bl_Pos   (0UL)
 
#define mpwm_app_mpwm_ch0_muxin_s_bl_Msk   (0x1UL)
 
#define mpwm_app_mpwm_ch0_muxin_bf_align0_Pos   (3UL)
 
#define mpwm_app_mpwm_ch0_muxin_bf_align0_Msk   (0xfffffff8UL)
 
#define mpwm_app_mpwm_ch0_muxin_ab_Pos   (2UL)
 
#define mpwm_app_mpwm_ch0_muxin_ab_Msk   (0x4UL)
 
#define mpwm_app_mpwm_ch0_muxin_bt_Pos   (1UL)
 
#define mpwm_app_mpwm_ch0_muxin_bt_Msk   (0x2UL)
 
#define mpwm_app_mpwm_ch0_muxin_bl_Pos   (0UL)
 
#define mpwm_app_mpwm_ch0_muxin_bl_Msk   (0x1UL)
 
#define mpwm_app_mpwm_ch1_cmp0_s_bf_align0_Pos   (16UL)
 
#define mpwm_app_mpwm_ch1_cmp0_s_bf_align0_Msk   (0xffff0000UL)
 
#define mpwm_app_mpwm_ch1_cmp0_s_val_Pos   (0UL)
 
#define mpwm_app_mpwm_ch1_cmp0_s_val_Msk   (0xffffUL)
 
#define mpwm_app_mpwm_ch1_cmp1_s_bf_align0_Pos   (16UL)
 
#define mpwm_app_mpwm_ch1_cmp1_s_bf_align0_Msk   (0xffff0000UL)
 
#define mpwm_app_mpwm_ch1_cmp1_s_val_Pos   (0UL)
 
#define mpwm_app_mpwm_ch1_cmp1_s_val_Msk   (0xffffUL)
 
#define mpwm_app_mpwm_ch1_cmp0_bf_align0_Pos   (16UL)
 
#define mpwm_app_mpwm_ch1_cmp0_bf_align0_Msk   (0xffff0000UL)
 
#define mpwm_app_mpwm_ch1_cmp0_val_Pos   (0UL)
 
#define mpwm_app_mpwm_ch1_cmp0_val_Msk   (0xffffUL)
 
#define mpwm_app_mpwm_ch1_cmp1_bf_align0_Pos   (16UL)
 
#define mpwm_app_mpwm_ch1_cmp1_bf_align0_Msk   (0xffff0000UL)
 
#define mpwm_app_mpwm_ch1_cmp1_val_Pos   (0UL)
 
#define mpwm_app_mpwm_ch1_cmp1_val_Msk   (0xffffUL)
 
#define mpwm_app_mpwm_ch1_muxin_s_bf_align0_Pos   (3UL)
 
#define mpwm_app_mpwm_ch1_muxin_s_bf_align0_Msk   (0xfffffff8UL)
 
#define mpwm_app_mpwm_ch1_muxin_s_ab_Pos   (2UL)
 
#define mpwm_app_mpwm_ch1_muxin_s_ab_Msk   (0x4UL)
 
#define mpwm_app_mpwm_ch1_muxin_s_bt_Pos   (1UL)
 
#define mpwm_app_mpwm_ch1_muxin_s_bt_Msk   (0x2UL)
 
#define mpwm_app_mpwm_ch1_muxin_s_bl_Pos   (0UL)
 
#define mpwm_app_mpwm_ch1_muxin_s_bl_Msk   (0x1UL)
 
#define mpwm_app_mpwm_ch1_muxin_bf_align0_Pos   (3UL)
 
#define mpwm_app_mpwm_ch1_muxin_bf_align0_Msk   (0xfffffff8UL)
 
#define mpwm_app_mpwm_ch1_muxin_ab_Pos   (2UL)
 
#define mpwm_app_mpwm_ch1_muxin_ab_Msk   (0x4UL)
 
#define mpwm_app_mpwm_ch1_muxin_bt_Pos   (1UL)
 
#define mpwm_app_mpwm_ch1_muxin_bt_Msk   (0x2UL)
 
#define mpwm_app_mpwm_ch1_muxin_bl_Pos   (0UL)
 
#define mpwm_app_mpwm_ch1_muxin_bl_Msk   (0x1UL)
 
#define mpwm_app_mpwm_ch2_cmp0_s_bf_align0_Pos   (16UL)
 
#define mpwm_app_mpwm_ch2_cmp0_s_bf_align0_Msk   (0xffff0000UL)
 
#define mpwm_app_mpwm_ch2_cmp0_s_val_Pos   (0UL)
 
#define mpwm_app_mpwm_ch2_cmp0_s_val_Msk   (0xffffUL)
 
#define mpwm_app_mpwm_ch2_cmp1_s_bf_align0_Pos   (16UL)
 
#define mpwm_app_mpwm_ch2_cmp1_s_bf_align0_Msk   (0xffff0000UL)
 
#define mpwm_app_mpwm_ch2_cmp1_s_val_Pos   (0UL)
 
#define mpwm_app_mpwm_ch2_cmp1_s_val_Msk   (0xffffUL)
 
#define mpwm_app_mpwm_ch2_cmp0_bf_align0_Pos   (16UL)
 
#define mpwm_app_mpwm_ch2_cmp0_bf_align0_Msk   (0xffff0000UL)
 
#define mpwm_app_mpwm_ch2_cmp0_val_Pos   (0UL)
 
#define mpwm_app_mpwm_ch2_cmp0_val_Msk   (0xffffUL)
 
#define mpwm_app_mpwm_ch2_cmp1_bf_align0_Pos   (16UL)
 
#define mpwm_app_mpwm_ch2_cmp1_bf_align0_Msk   (0xffff0000UL)
 
#define mpwm_app_mpwm_ch2_cmp1_val_Pos   (0UL)
 
#define mpwm_app_mpwm_ch2_cmp1_val_Msk   (0xffffUL)
 
#define mpwm_app_mpwm_ch2_muxin_s_bf_align0_Pos   (3UL)
 
#define mpwm_app_mpwm_ch2_muxin_s_bf_align0_Msk   (0xfffffff8UL)
 
#define mpwm_app_mpwm_ch2_muxin_s_ab_Pos   (2UL)
 
#define mpwm_app_mpwm_ch2_muxin_s_ab_Msk   (0x4UL)
 
#define mpwm_app_mpwm_ch2_muxin_s_bt_Pos   (1UL)
 
#define mpwm_app_mpwm_ch2_muxin_s_bt_Msk   (0x2UL)
 
#define mpwm_app_mpwm_ch2_muxin_s_bl_Pos   (0UL)
 
#define mpwm_app_mpwm_ch2_muxin_s_bl_Msk   (0x1UL)
 
#define mpwm_app_mpwm_ch2_muxin_bf_align0_Pos   (3UL)
 
#define mpwm_app_mpwm_ch2_muxin_bf_align0_Msk   (0xfffffff8UL)
 
#define mpwm_app_mpwm_ch2_muxin_ab_Pos   (2UL)
 
#define mpwm_app_mpwm_ch2_muxin_ab_Msk   (0x4UL)
 
#define mpwm_app_mpwm_ch2_muxin_bt_Pos   (1UL)
 
#define mpwm_app_mpwm_ch2_muxin_bt_Msk   (0x2UL)
 
#define mpwm_app_mpwm_ch2_muxin_bl_Pos   (0UL)
 
#define mpwm_app_mpwm_ch2_muxin_bl_Msk   (0x1UL)
 
#define mpwm_app_mpwm_ch3_cmp0_s_bf_align0_Pos   (16UL)
 
#define mpwm_app_mpwm_ch3_cmp0_s_bf_align0_Msk   (0xffff0000UL)
 
#define mpwm_app_mpwm_ch3_cmp0_s_val_Pos   (0UL)
 
#define mpwm_app_mpwm_ch3_cmp0_s_val_Msk   (0xffffUL)
 
#define mpwm_app_mpwm_ch3_cmp1_s_bf_align0_Pos   (16UL)
 
#define mpwm_app_mpwm_ch3_cmp1_s_bf_align0_Msk   (0xffff0000UL)
 
#define mpwm_app_mpwm_ch3_cmp1_s_val_Pos   (0UL)
 
#define mpwm_app_mpwm_ch3_cmp1_s_val_Msk   (0xffffUL)
 
#define mpwm_app_mpwm_ch3_cmp0_bf_align0_Pos   (16UL)
 
#define mpwm_app_mpwm_ch3_cmp0_bf_align0_Msk   (0xffff0000UL)
 
#define mpwm_app_mpwm_ch3_cmp0_val_Pos   (0UL)
 
#define mpwm_app_mpwm_ch3_cmp0_val_Msk   (0xffffUL)
 
#define mpwm_app_mpwm_ch3_cmp1_bf_align0_Pos   (16UL)
 
#define mpwm_app_mpwm_ch3_cmp1_bf_align0_Msk   (0xffff0000UL)
 
#define mpwm_app_mpwm_ch3_cmp1_val_Pos   (0UL)
 
#define mpwm_app_mpwm_ch3_cmp1_val_Msk   (0xffffUL)
 
#define mpwm_app_mpwm_ch3_muxin_s_bf_align0_Pos   (3UL)
 
#define mpwm_app_mpwm_ch3_muxin_s_bf_align0_Msk   (0xfffffff8UL)
 
#define mpwm_app_mpwm_ch3_muxin_s_ab_Pos   (2UL)
 
#define mpwm_app_mpwm_ch3_muxin_s_ab_Msk   (0x4UL)
 
#define mpwm_app_mpwm_ch3_muxin_s_bt_Pos   (1UL)
 
#define mpwm_app_mpwm_ch3_muxin_s_bt_Msk   (0x2UL)
 
#define mpwm_app_mpwm_ch3_muxin_s_bl_Pos   (0UL)
 
#define mpwm_app_mpwm_ch3_muxin_s_bl_Msk   (0x1UL)
 
#define mpwm_app_mpwm_ch3_muxin_bf_align0_Pos   (3UL)
 
#define mpwm_app_mpwm_ch3_muxin_bf_align0_Msk   (0xfffffff8UL)
 
#define mpwm_app_mpwm_ch3_muxin_ab_Pos   (2UL)
 
#define mpwm_app_mpwm_ch3_muxin_ab_Msk   (0x4UL)
 
#define mpwm_app_mpwm_ch3_muxin_bt_Pos   (1UL)
 
#define mpwm_app_mpwm_ch3_muxin_bt_Msk   (0x2UL)
 
#define mpwm_app_mpwm_ch3_muxin_bl_Pos   (0UL)
 
#define mpwm_app_mpwm_ch3_muxin_bl_Msk   (0x1UL)
 
#define mpwm_app_mpwm_ch4_cmp0_s_bf_align0_Pos   (16UL)
 
#define mpwm_app_mpwm_ch4_cmp0_s_bf_align0_Msk   (0xffff0000UL)
 
#define mpwm_app_mpwm_ch4_cmp0_s_val_Pos   (0UL)
 
#define mpwm_app_mpwm_ch4_cmp0_s_val_Msk   (0xffffUL)
 
#define mpwm_app_mpwm_ch4_cmp1_s_bf_align0_Pos   (16UL)
 
#define mpwm_app_mpwm_ch4_cmp1_s_bf_align0_Msk   (0xffff0000UL)
 
#define mpwm_app_mpwm_ch4_cmp1_s_val_Pos   (0UL)
 
#define mpwm_app_mpwm_ch4_cmp1_s_val_Msk   (0xffffUL)
 
#define mpwm_app_mpwm_ch4_cmp0_bf_align0_Pos   (16UL)
 
#define mpwm_app_mpwm_ch4_cmp0_bf_align0_Msk   (0xffff0000UL)
 
#define mpwm_app_mpwm_ch4_cmp0_val_Pos   (0UL)
 
#define mpwm_app_mpwm_ch4_cmp0_val_Msk   (0xffffUL)
 
#define mpwm_app_mpwm_ch4_cmp1_bf_align0_Pos   (16UL)
 
#define mpwm_app_mpwm_ch4_cmp1_bf_align0_Msk   (0xffff0000UL)
 
#define mpwm_app_mpwm_ch4_cmp1_val_Pos   (0UL)
 
#define mpwm_app_mpwm_ch4_cmp1_val_Msk   (0xffffUL)
 
#define mpwm_app_mpwm_ch4_muxin_s_bf_align0_Pos   (3UL)
 
#define mpwm_app_mpwm_ch4_muxin_s_bf_align0_Msk   (0xfffffff8UL)
 
#define mpwm_app_mpwm_ch4_muxin_s_ab_Pos   (2UL)
 
#define mpwm_app_mpwm_ch4_muxin_s_ab_Msk   (0x4UL)
 
#define mpwm_app_mpwm_ch4_muxin_s_bt_Pos   (1UL)
 
#define mpwm_app_mpwm_ch4_muxin_s_bt_Msk   (0x2UL)
 
#define mpwm_app_mpwm_ch4_muxin_s_bl_Pos   (0UL)
 
#define mpwm_app_mpwm_ch4_muxin_s_bl_Msk   (0x1UL)
 
#define mpwm_app_mpwm_ch4_muxin_bf_align0_Pos   (3UL)
 
#define mpwm_app_mpwm_ch4_muxin_bf_align0_Msk   (0xfffffff8UL)
 
#define mpwm_app_mpwm_ch4_muxin_ab_Pos   (2UL)
 
#define mpwm_app_mpwm_ch4_muxin_ab_Msk   (0x4UL)
 
#define mpwm_app_mpwm_ch4_muxin_bt_Pos   (1UL)
 
#define mpwm_app_mpwm_ch4_muxin_bt_Msk   (0x2UL)
 
#define mpwm_app_mpwm_ch4_muxin_bl_Pos   (0UL)
 
#define mpwm_app_mpwm_ch4_muxin_bl_Msk   (0x1UL)
 
#define mpwm_app_mpwm_ch5_cmp0_s_bf_align0_Pos   (16UL)
 
#define mpwm_app_mpwm_ch5_cmp0_s_bf_align0_Msk   (0xffff0000UL)
 
#define mpwm_app_mpwm_ch5_cmp0_s_val_Pos   (0UL)
 
#define mpwm_app_mpwm_ch5_cmp0_s_val_Msk   (0xffffUL)
 
#define mpwm_app_mpwm_ch5_cmp1_s_bf_align0_Pos   (16UL)
 
#define mpwm_app_mpwm_ch5_cmp1_s_bf_align0_Msk   (0xffff0000UL)
 
#define mpwm_app_mpwm_ch5_cmp1_s_val_Pos   (0UL)
 
#define mpwm_app_mpwm_ch5_cmp1_s_val_Msk   (0xffffUL)
 
#define mpwm_app_mpwm_ch5_cmp0_bf_align0_Pos   (16UL)
 
#define mpwm_app_mpwm_ch5_cmp0_bf_align0_Msk   (0xffff0000UL)
 
#define mpwm_app_mpwm_ch5_cmp0_val_Pos   (0UL)
 
#define mpwm_app_mpwm_ch5_cmp0_val_Msk   (0xffffUL)
 
#define mpwm_app_mpwm_ch5_cmp1_bf_align0_Pos   (16UL)
 
#define mpwm_app_mpwm_ch5_cmp1_bf_align0_Msk   (0xffff0000UL)
 
#define mpwm_app_mpwm_ch5_cmp1_val_Pos   (0UL)
 
#define mpwm_app_mpwm_ch5_cmp1_val_Msk   (0xffffUL)
 
#define mpwm_app_mpwm_ch5_muxin_s_bf_align0_Pos   (3UL)
 
#define mpwm_app_mpwm_ch5_muxin_s_bf_align0_Msk   (0xfffffff8UL)
 
#define mpwm_app_mpwm_ch5_muxin_s_ab_Pos   (2UL)
 
#define mpwm_app_mpwm_ch5_muxin_s_ab_Msk   (0x4UL)
 
#define mpwm_app_mpwm_ch5_muxin_s_bt_Pos   (1UL)
 
#define mpwm_app_mpwm_ch5_muxin_s_bt_Msk   (0x2UL)
 
#define mpwm_app_mpwm_ch5_muxin_s_bl_Pos   (0UL)
 
#define mpwm_app_mpwm_ch5_muxin_s_bl_Msk   (0x1UL)
 
#define mpwm_app_mpwm_ch5_muxin_bf_align0_Pos   (3UL)
 
#define mpwm_app_mpwm_ch5_muxin_bf_align0_Msk   (0xfffffff8UL)
 
#define mpwm_app_mpwm_ch5_muxin_ab_Pos   (2UL)
 
#define mpwm_app_mpwm_ch5_muxin_ab_Msk   (0x4UL)
 
#define mpwm_app_mpwm_ch5_muxin_bt_Pos   (1UL)
 
#define mpwm_app_mpwm_ch5_muxin_bt_Msk   (0x2UL)
 
#define mpwm_app_mpwm_ch5_muxin_bl_Pos   (0UL)
 
#define mpwm_app_mpwm_ch5_muxin_bl_Msk   (0x1UL)
 
#define mpwm_app_mpwm_irq_raw_bf_align0_Pos   (11UL)
 
#define mpwm_app_mpwm_irq_raw_bf_align0_Msk   (0xfffff800UL)
 
#define mpwm_app_mpwm_irq_raw_oede_Pos   (5UL)
 
#define mpwm_app_mpwm_irq_raw_oede_Msk   (0x7e0UL)
 
#define mpwm_app_mpwm_irq_raw_eci_ks_state_Pos   (4UL)
 
#define mpwm_app_mpwm_irq_raw_eci_ks_state_Msk   (0x10UL)
 
#define mpwm_app_mpwm_irq_raw_eci_val_Pos   (3UL)
 
#define mpwm_app_mpwm_irq_raw_eci_val_Msk   (0x8UL)
 
#define mpwm_app_mpwm_irq_raw_mop_Pos   (2UL)
 
#define mpwm_app_mpwm_irq_raw_mop_Msk   (0x4UL)
 
#define mpwm_app_mpwm_irq_raw_bop_Pos   (1UL)
 
#define mpwm_app_mpwm_irq_raw_bop_Msk   (0x2UL)
 
#define mpwm_app_mpwm_irq_raw_ecz_Pos   (0UL)
 
#define mpwm_app_mpwm_irq_raw_ecz_Msk   (0x1UL)
 
#define mpwm_app_mpwm_irq_masked_bf_align0_Pos   (11UL)
 
#define mpwm_app_mpwm_irq_masked_bf_align0_Msk   (0xfffff800UL)
 
#define mpwm_app_mpwm_irq_masked_oede_Pos   (5UL)
 
#define mpwm_app_mpwm_irq_masked_oede_Msk   (0x7e0UL)
 
#define mpwm_app_mpwm_irq_masked_eci_ks_state_Pos   (4UL)
 
#define mpwm_app_mpwm_irq_masked_eci_ks_state_Msk   (0x10UL)
 
#define mpwm_app_mpwm_irq_masked_eci_val_Pos   (3UL)
 
#define mpwm_app_mpwm_irq_masked_eci_val_Msk   (0x8UL)
 
#define mpwm_app_mpwm_irq_masked_mop_Pos   (2UL)
 
#define mpwm_app_mpwm_irq_masked_mop_Msk   (0x4UL)
 
#define mpwm_app_mpwm_irq_masked_bop_Pos   (1UL)
 
#define mpwm_app_mpwm_irq_masked_bop_Msk   (0x2UL)
 
#define mpwm_app_mpwm_irq_masked_ecz_Pos   (0UL)
 
#define mpwm_app_mpwm_irq_masked_ecz_Msk   (0x1UL)
 
#define mpwm_app_mpwm_irq_msk_set_bf_align0_Pos   (11UL)
 
#define mpwm_app_mpwm_irq_msk_set_bf_align0_Msk   (0xfffff800UL)
 
#define mpwm_app_mpwm_irq_msk_set_oede_Pos   (5UL)
 
#define mpwm_app_mpwm_irq_msk_set_oede_Msk   (0x7e0UL)
 
#define mpwm_app_mpwm_irq_msk_set_eci_ks_state_Pos   (4UL)
 
#define mpwm_app_mpwm_irq_msk_set_eci_ks_state_Msk   (0x10UL)
 
#define mpwm_app_mpwm_irq_msk_set_eci_val_Pos   (3UL)
 
#define mpwm_app_mpwm_irq_msk_set_eci_val_Msk   (0x8UL)
 
#define mpwm_app_mpwm_irq_msk_set_mop_Pos   (2UL)
 
#define mpwm_app_mpwm_irq_msk_set_mop_Msk   (0x4UL)
 
#define mpwm_app_mpwm_irq_msk_set_bop_Pos   (1UL)
 
#define mpwm_app_mpwm_irq_msk_set_bop_Msk   (0x2UL)
 
#define mpwm_app_mpwm_irq_msk_set_ecz_Pos   (0UL)
 
#define mpwm_app_mpwm_irq_msk_set_ecz_Msk   (0x1UL)
 
#define mpwm_app_mpwm_irq_msk_reset_bf_align0_Pos   (11UL)
 
#define mpwm_app_mpwm_irq_msk_reset_bf_align0_Msk   (0xfffff800UL)
 
#define mpwm_app_mpwm_irq_msk_reset_oede_Pos   (5UL)
 
#define mpwm_app_mpwm_irq_msk_reset_oede_Msk   (0x7e0UL)
 
#define mpwm_app_mpwm_irq_msk_reset_eci_ks_state_Pos   (4UL)
 
#define mpwm_app_mpwm_irq_msk_reset_eci_ks_state_Msk   (0x10UL)
 
#define mpwm_app_mpwm_irq_msk_reset_eci_val_Pos   (3UL)
 
#define mpwm_app_mpwm_irq_msk_reset_eci_val_Msk   (0x8UL)
 
#define mpwm_app_mpwm_irq_msk_reset_mop_Pos   (2UL)
 
#define mpwm_app_mpwm_irq_msk_reset_mop_Msk   (0x4UL)
 
#define mpwm_app_mpwm_irq_msk_reset_bop_Pos   (1UL)
 
#define mpwm_app_mpwm_irq_msk_reset_bop_Msk   (0x2UL)
 
#define mpwm_app_mpwm_irq_msk_reset_ecz_Pos   (0UL)
 
#define mpwm_app_mpwm_irq_msk_reset_ecz_Msk   (0x1UL)
 
#define mpwm_app_mpwm_irq_no_bf_align0_Pos   (4UL)
 
#define mpwm_app_mpwm_irq_no_bf_align0_Msk   (0xfffffff0UL)
 
#define mpwm_app_mpwm_irq_no_val_Pos   (0UL)
 
#define mpwm_app_mpwm_irq_no_val_Msk   (0xfUL)
 
#define xpic_app_regs_xpic_r0_r0_Pos   (0UL)
 
#define xpic_app_regs_xpic_r0_r0_Msk   (0xffffffffUL)
 
#define xpic_app_regs_xpic_r1_r1_Pos   (0UL)
 
#define xpic_app_regs_xpic_r1_r1_Msk   (0xffffffffUL)
 
#define xpic_app_regs_xpic_r2_r2_Pos   (0UL)
 
#define xpic_app_regs_xpic_r2_r2_Msk   (0xffffffffUL)
 
#define xpic_app_regs_xpic_r3_r3_Pos   (0UL)
 
#define xpic_app_regs_xpic_r3_r3_Msk   (0xffffffffUL)
 
#define xpic_app_regs_xpic_r4_r4_Pos   (0UL)
 
#define xpic_app_regs_xpic_r4_r4_Msk   (0xffffffffUL)
 
#define xpic_app_regs_xpic_r5_r5_Pos   (0UL)
 
#define xpic_app_regs_xpic_r5_r5_Msk   (0xffffffffUL)
 
#define xpic_app_regs_xpic_r6_r6_Pos   (0UL)
 
#define xpic_app_regs_xpic_r6_r6_Msk   (0xffffffffUL)
 
#define xpic_app_regs_xpic_r7_r7_Pos   (0UL)
 
#define xpic_app_regs_xpic_r7_r7_Msk   (0xffffffffUL)
 
#define xpic_app_regs_xpic_usr0_usr0_Pos   (0UL)
 
#define xpic_app_regs_xpic_usr0_usr0_Msk   (0xffffffffUL)
 
#define xpic_app_regs_xpic_usr1_usr1_Pos   (0UL)
 
#define xpic_app_regs_xpic_usr1_usr1_Msk   (0xffffffffUL)
 
#define xpic_app_regs_xpic_usr2_usr2_Pos   (0UL)
 
#define xpic_app_regs_xpic_usr2_usr2_Msk   (0xffffffffUL)
 
#define xpic_app_regs_xpic_usr3_usr3_Pos   (0UL)
 
#define xpic_app_regs_xpic_usr3_usr3_Msk   (0xffffffffUL)
 
#define xpic_app_regs_xpic_usr4_usr4_Pos   (0UL)
 
#define xpic_app_regs_xpic_usr4_usr4_Msk   (0xffffffffUL)
 
#define xpic_app_regs_xpic_pc_pc_Pos   (0UL)
 
#define xpic_app_regs_xpic_pc_pc_Msk   (0xffffffffUL)
 
#define xpic_app_regs_xpic_stat_stat_Pos   (0UL)
 
#define xpic_app_regs_xpic_stat_stat_Msk   (0xffffffffUL)
 
#define xpic_app_regs_xpic_zero_zero_Pos   (0UL)
 
#define xpic_app_regs_xpic_zero_zero_Msk   (0xffffffffUL)
 
#define xpic_app_debug_xpic_hold_pc_bf_align0_Pos   (8UL)
 
#define xpic_app_debug_xpic_hold_pc_bf_align0_Msk   (0xffffff00UL)
 
#define xpic_app_debug_xpic_hold_pc_reset_xpic_Pos   (7UL)
 
#define xpic_app_debug_xpic_hold_pc_reset_xpic_Msk   (0x80UL)
 
#define xpic_app_debug_xpic_hold_pc_bank_control_Pos   (6UL)
 
#define xpic_app_debug_xpic_hold_pc_bank_control_Msk   (0x40UL)
 
#define xpic_app_debug_xpic_hold_pc_bank_select_Pos   (5UL)
 
#define xpic_app_debug_xpic_hold_pc_bank_select_Msk   (0x20UL)
 
#define xpic_app_debug_xpic_hold_pc_misalignment_hold_Pos   (4UL)
 
#define xpic_app_debug_xpic_hold_pc_misalignment_hold_Msk   (0x10UL)
 
#define xpic_app_debug_xpic_hold_pc_disable_int_Pos   (3UL)
 
#define xpic_app_debug_xpic_hold_pc_disable_int_Msk   (0x8UL)
 
#define xpic_app_debug_xpic_hold_pc_monitor_mode_Pos   (2UL)
 
#define xpic_app_debug_xpic_hold_pc_monitor_mode_Msk   (0x4UL)
 
#define xpic_app_debug_xpic_hold_pc_single_step_Pos   (1UL)
 
#define xpic_app_debug_xpic_hold_pc_single_step_Msk   (0x2UL)
 
#define xpic_app_debug_xpic_hold_pc_hold_Pos   (0UL)
 
#define xpic_app_debug_xpic_hold_pc_hold_Msk   (0x1UL)
 
#define xpic_app_debug_xpic_break0_addr_val_Pos   (0UL)
 
#define xpic_app_debug_xpic_break0_addr_val_Msk   (0xffffffffUL)
 
#define xpic_app_debug_xpic_break0_addr_mask_val_Pos   (0UL)
 
#define xpic_app_debug_xpic_break0_addr_mask_val_Msk   (0xffffffffUL)
 
#define xpic_app_debug_xpic_break0_data_val_Pos   (0UL)
 
#define xpic_app_debug_xpic_break0_data_val_Msk   (0xffffffffUL)
 
#define xpic_app_debug_xpic_break0_data_mask_val_Pos   (0UL)
 
#define xpic_app_debug_xpic_break0_data_mask_val_Msk   (0xffffffffUL)
 
#define xpic_app_debug_xpic_break0_contr_bf_align0_Pos   (9UL)
 
#define xpic_app_debug_xpic_break0_contr_bf_align0_Msk   (0xfffffe00UL)
 
#define xpic_app_debug_xpic_break0_contr_enable_Pos   (8UL)
 
#define xpic_app_debug_xpic_break0_contr_enable_Msk   (0x100UL)
 
#define xpic_app_debug_xpic_break0_contr_range_Pos   (7UL)
 
#define xpic_app_debug_xpic_break0_contr_range_Msk   (0x80UL)
 
#define xpic_app_debug_xpic_break0_contr_chain_Pos   (6UL)
 
#define xpic_app_debug_xpic_break0_contr_chain_Msk   (0x40UL)
 
#define xpic_app_debug_xpic_break0_contr_irq_mode_Pos   (5UL)
 
#define xpic_app_debug_xpic_break0_contr_irq_mode_Msk   (0x20UL)
 
#define xpic_app_debug_xpic_break0_contr_fiq_mode_Pos   (4UL)
 
#define xpic_app_debug_xpic_break0_contr_fiq_mode_Msk   (0x10UL)
 
#define xpic_app_debug_xpic_break0_contr_data_access_Pos   (3UL)
 
#define xpic_app_debug_xpic_break0_contr_data_access_Msk   (0x8UL)
 
#define xpic_app_debug_xpic_break0_contr_mas_Pos   (1UL)
 
#define xpic_app_debug_xpic_break0_contr_mas_Msk   (0x6UL)
 
#define xpic_app_debug_xpic_break0_contr_write_Pos   (0UL)
 
#define xpic_app_debug_xpic_break0_contr_write_Msk   (0x1UL)
 
#define xpic_app_debug_xpic_break0_contr_mask_bf_align0_Pos   (8UL)
 
#define xpic_app_debug_xpic_break0_contr_mask_bf_align0_Msk   (0xffffff00UL)
 
#define xpic_app_debug_xpic_break0_contr_mask_val_Pos   (0UL)
 
#define xpic_app_debug_xpic_break0_contr_mask_val_Msk   (0xffUL)
 
#define xpic_app_debug_xpic_break1_addr_val_Pos   (0UL)
 
#define xpic_app_debug_xpic_break1_addr_val_Msk   (0xffffffffUL)
 
#define xpic_app_debug_xpic_break1_addr_mask_val_Pos   (0UL)
 
#define xpic_app_debug_xpic_break1_addr_mask_val_Msk   (0xffffffffUL)
 
#define xpic_app_debug_xpic_break1_data_val_Pos   (0UL)
 
#define xpic_app_debug_xpic_break1_data_val_Msk   (0xffffffffUL)
 
#define xpic_app_debug_xpic_break1_data_mask_val_Pos   (0UL)
 
#define xpic_app_debug_xpic_break1_data_mask_val_Msk   (0xffffffffUL)
 
#define xpic_app_debug_xpic_break1_contr_bf_align0_Pos   (9UL)
 
#define xpic_app_debug_xpic_break1_contr_bf_align0_Msk   (0xfffffe00UL)
 
#define xpic_app_debug_xpic_break1_contr_enable_Pos   (8UL)
 
#define xpic_app_debug_xpic_break1_contr_enable_Msk   (0x100UL)
 
#define xpic_app_debug_xpic_break1_contr_range_Pos   (7UL)
 
#define xpic_app_debug_xpic_break1_contr_range_Msk   (0x80UL)
 
#define xpic_app_debug_xpic_break1_contr_chain_Pos   (6UL)
 
#define xpic_app_debug_xpic_break1_contr_chain_Msk   (0x40UL)
 
#define xpic_app_debug_xpic_break1_contr_irq_mode_Pos   (5UL)
 
#define xpic_app_debug_xpic_break1_contr_irq_mode_Msk   (0x20UL)
 
#define xpic_app_debug_xpic_break1_contr_fiq_mode_Pos   (4UL)
 
#define xpic_app_debug_xpic_break1_contr_fiq_mode_Msk   (0x10UL)
 
#define xpic_app_debug_xpic_break1_contr_data_access_Pos   (3UL)
 
#define xpic_app_debug_xpic_break1_contr_data_access_Msk   (0x8UL)
 
#define xpic_app_debug_xpic_break1_contr_mas_Pos   (1UL)
 
#define xpic_app_debug_xpic_break1_contr_mas_Msk   (0x6UL)
 
#define xpic_app_debug_xpic_break1_contr_write_Pos   (0UL)
 
#define xpic_app_debug_xpic_break1_contr_write_Msk   (0x1UL)
 
#define xpic_app_debug_xpic_break1_contr_mask_bf_align0_Pos   (8UL)
 
#define xpic_app_debug_xpic_break1_contr_mask_bf_align0_Msk   (0xffffff00UL)
 
#define xpic_app_debug_xpic_break1_contr_mask_val_Pos   (0UL)
 
#define xpic_app_debug_xpic_break1_contr_mask_val_Msk   (0xffUL)
 
#define xpic_app_debug_xpic_break_last_pc_val_Pos   (0UL)
 
#define xpic_app_debug_xpic_break_last_pc_val_Msk   (0xffffffffUL)
 
#define xpic_app_debug_xpic_break_status_bf_align0_Pos   (10UL)
 
#define xpic_app_debug_xpic_break_status_bf_align0_Msk   (0xfffffc00UL)
 
#define xpic_app_debug_xpic_break_status_xpic_reset_status_Pos   (9UL)
 
#define xpic_app_debug_xpic_break_status_xpic_reset_status_Msk   (0x200UL)
 
#define xpic_app_debug_xpic_break_status_break1_read_data_Pos   (8UL)
 
#define xpic_app_debug_xpic_break_status_break1_read_data_Msk   (0x100UL)
 
#define xpic_app_debug_xpic_break_status_break0_read_data_Pos   (7UL)
 
#define xpic_app_debug_xpic_break_status_break0_read_data_Msk   (0x80UL)
 
#define xpic_app_debug_xpic_break_status_data_misalignment_Pos   (6UL)
 
#define xpic_app_debug_xpic_break_status_data_misalignment_Msk   (0x40UL)
 
#define xpic_app_debug_xpic_break_status_single_step_Pos   (5UL)
 
#define xpic_app_debug_xpic_break_status_single_step_Msk   (0x20UL)
 
#define xpic_app_debug_xpic_break_status_soft_break_Pos   (4UL)
 
#define xpic_app_debug_xpic_break_status_soft_break_Msk   (0x10UL)
 
#define xpic_app_debug_xpic_break_status_break1_Pos   (3UL)
 
#define xpic_app_debug_xpic_break_status_break1_Msk   (0x8UL)
 
#define xpic_app_debug_xpic_break_status_break0_Pos   (2UL)
 
#define xpic_app_debug_xpic_break_status_break0_Msk   (0x4UL)
 
#define xpic_app_debug_xpic_break_status_hold_Pos   (1UL)
 
#define xpic_app_debug_xpic_break_status_hold_Msk   (0x2UL)
 
#define xpic_app_debug_xpic_break_status_xpic_in_hold_Pos   (0UL)
 
#define xpic_app_debug_xpic_break_status_xpic_in_hold_Msk   (0x1UL)
 
#define xpic_app_debug_xpic_break_irq_raw_bf_align0_Pos   (5UL)
 
#define xpic_app_debug_xpic_break_irq_raw_bf_align0_Msk   (0xffffffe0UL)
 
#define xpic_app_debug_xpic_break_irq_raw_misalignment_irq_Pos   (4UL)
 
#define xpic_app_debug_xpic_break_irq_raw_misalignment_irq_Msk   (0x10UL)
 
#define xpic_app_debug_xpic_break_irq_raw_single_step_irq_Pos   (3UL)
 
#define xpic_app_debug_xpic_break_irq_raw_single_step_irq_Msk   (0x8UL)
 
#define xpic_app_debug_xpic_break_irq_raw_soft_break_irq_Pos   (2UL)
 
#define xpic_app_debug_xpic_break_irq_raw_soft_break_irq_Msk   (0x4UL)
 
#define xpic_app_debug_xpic_break_irq_raw_break1_irq_Pos   (1UL)
 
#define xpic_app_debug_xpic_break_irq_raw_break1_irq_Msk   (0x2UL)
 
#define xpic_app_debug_xpic_break_irq_raw_break0_irq_Pos   (0UL)
 
#define xpic_app_debug_xpic_break_irq_raw_break0_irq_Msk   (0x1UL)
 
#define xpic_app_debug_xpic_break_irq_masked_bf_align0_Pos   (5UL)
 
#define xpic_app_debug_xpic_break_irq_masked_bf_align0_Msk   (0xffffffe0UL)
 
#define xpic_app_debug_xpic_break_irq_masked_misalignment_irq_Pos   (4UL)
 
#define xpic_app_debug_xpic_break_irq_masked_misalignment_irq_Msk   (0x10UL)
 
#define xpic_app_debug_xpic_break_irq_masked_single_step_irq_Pos   (3UL)
 
#define xpic_app_debug_xpic_break_irq_masked_single_step_irq_Msk   (0x8UL)
 
#define xpic_app_debug_xpic_break_irq_masked_soft_break_irq_Pos   (2UL)
 
#define xpic_app_debug_xpic_break_irq_masked_soft_break_irq_Msk   (0x4UL)
 
#define xpic_app_debug_xpic_break_irq_masked_break1_irq_Pos   (1UL)
 
#define xpic_app_debug_xpic_break_irq_masked_break1_irq_Msk   (0x2UL)
 
#define xpic_app_debug_xpic_break_irq_masked_break0_irq_Pos   (0UL)
 
#define xpic_app_debug_xpic_break_irq_masked_break0_irq_Msk   (0x1UL)
 
#define xpic_app_debug_xpic_break_irq_msk_set_bf_align0_Pos   (5UL)
 
#define xpic_app_debug_xpic_break_irq_msk_set_bf_align0_Msk   (0xffffffe0UL)
 
#define xpic_app_debug_xpic_break_irq_msk_set_misalignment_irq_Pos   (4UL)
 
#define xpic_app_debug_xpic_break_irq_msk_set_misalignment_irq_Msk   (0x10UL)
 
#define xpic_app_debug_xpic_break_irq_msk_set_single_step_irq_Pos   (3UL)
 
#define xpic_app_debug_xpic_break_irq_msk_set_single_step_irq_Msk   (0x8UL)
 
#define xpic_app_debug_xpic_break_irq_msk_set_soft_break_irq_Pos   (2UL)
 
#define xpic_app_debug_xpic_break_irq_msk_set_soft_break_irq_Msk   (0x4UL)
 
#define xpic_app_debug_xpic_break_irq_msk_set_break1_irq_Pos   (1UL)
 
#define xpic_app_debug_xpic_break_irq_msk_set_break1_irq_Msk   (0x2UL)
 
#define xpic_app_debug_xpic_break_irq_msk_set_break0_irq_Pos   (0UL)
 
#define xpic_app_debug_xpic_break_irq_msk_set_break0_irq_Msk   (0x1UL)
 
#define xpic_app_debug_xpic_break_irq_msk_reset_bf_align0_Pos   (5UL)
 
#define xpic_app_debug_xpic_break_irq_msk_reset_bf_align0_Msk   (0xffffffe0UL)
 
#define xpic_app_debug_xpic_break_irq_msk_reset_misalignment_irq_Pos   (4UL)
 
#define xpic_app_debug_xpic_break_irq_msk_reset_misalignment_irq_Msk   (0x10UL)
 
#define xpic_app_debug_xpic_break_irq_msk_reset_single_step_irq_Pos   (3UL)
 
#define xpic_app_debug_xpic_break_irq_msk_reset_single_step_irq_Msk   (0x8UL)
 
#define xpic_app_debug_xpic_break_irq_msk_reset_soft_break_irq_Pos   (2UL)
 
#define xpic_app_debug_xpic_break_irq_msk_reset_soft_break_irq_Msk   (0x4UL)
 
#define xpic_app_debug_xpic_break_irq_msk_reset_break1_irq_Pos   (1UL)
 
#define xpic_app_debug_xpic_break_irq_msk_reset_break1_irq_Msk   (0x2UL)
 
#define xpic_app_debug_xpic_break_irq_msk_reset_break0_irq_Pos   (0UL)
 
#define xpic_app_debug_xpic_break_irq_msk_reset_break0_irq_Msk   (0x1UL)
 
#define xpic_app_debug_xpic_break_own_irq_masked_bf_align0_Pos   (1UL)
 
#define xpic_app_debug_xpic_break_own_irq_masked_bf_align0_Msk   (0xfffffffeUL)
 
#define xpic_app_debug_xpic_break_own_irq_masked_misalignment_irq_Pos   (0UL)
 
#define xpic_app_debug_xpic_break_own_irq_masked_misalignment_irq_Msk   (0x1UL)
 
#define xpic_app_debug_xpic_break_own_irq_msk_set_bf_align0_Pos   (1UL)
 
#define xpic_app_debug_xpic_break_own_irq_msk_set_bf_align0_Msk   (0xfffffffeUL)
 
#define xpic_app_debug_xpic_break_own_irq_msk_set_misalignment_irq_Pos   (0UL)
 
#define xpic_app_debug_xpic_break_own_irq_msk_set_misalignment_irq_Msk   (0x1UL)
 
#define xpic_app_debug_xpic_break_own_irq_msk_reset_bf_align0_Pos   (1UL)
 
#define xpic_app_debug_xpic_break_own_irq_msk_reset_bf_align0_Msk   (0xfffffffeUL)
 
#define xpic_app_debug_xpic_break_own_irq_msk_reset_misalignment_irq_Pos   (0UL)
 
#define xpic_app_debug_xpic_break_own_irq_msk_reset_misalignment_irq_Msk   (0x1UL)
 
#define xpic_app_debug_xpic_break_return_fiq_pc_val_Pos   (0UL)
 
#define xpic_app_debug_xpic_break_return_fiq_pc_val_Msk   (0xffffffffUL)
 
#define xpic_app_debug_xpic_break_return_irq_pc_val_Pos   (0UL)
 
#define xpic_app_debug_xpic_break_return_irq_pc_val_Msk   (0xffffffffUL)
 
#define xpic_app_debug_xpic_irq_status_bf_align0_Pos   (4UL)
 
#define xpic_app_debug_xpic_irq_status_bf_align0_Msk   (0xfffffff0UL)
 
#define xpic_app_debug_xpic_irq_status_fiq_enable_Pos   (3UL)
 
#define xpic_app_debug_xpic_irq_status_fiq_enable_Msk   (0x8UL)
 
#define xpic_app_debug_xpic_irq_status_irq_enable_Pos   (2UL)
 
#define xpic_app_debug_xpic_irq_status_irq_enable_Msk   (0x4UL)
 
#define xpic_app_debug_xpic_irq_status_fiq_status_Pos   (1UL)
 
#define xpic_app_debug_xpic_irq_status_fiq_status_Msk   (0x2UL)
 
#define xpic_app_debug_xpic_irq_status_irq_status_Pos   (0UL)
 
#define xpic_app_debug_xpic_irq_status_irq_status_Msk   (0x1UL)
 
#define vic_xpic_app_xpic_vic_config_bf_align0_Pos   (2UL)
 
#define vic_xpic_app_xpic_vic_config_bf_align0_Msk   (0xfffffffcUL)
 
#define vic_xpic_app_xpic_vic_config_table_Pos   (1UL)
 
#define vic_xpic_app_xpic_vic_config_table_Msk   (0x2UL)
 
#define vic_xpic_app_xpic_vic_config_enable_Pos   (0UL)
 
#define vic_xpic_app_xpic_vic_config_enable_Msk   (0x1UL)
 
#define vic_xpic_app_xpic_vic_raw_intr0_irqs_Pos   (0UL)
 
#define vic_xpic_app_xpic_vic_raw_intr0_irqs_Msk   (0xffffffffUL)
 
#define vic_xpic_app_xpic_vic_raw_intr1_irqs_Pos   (0UL)
 
#define vic_xpic_app_xpic_vic_raw_intr1_irqs_Msk   (0xffffffffUL)
 
#define vic_xpic_app_xpic_vic_raw_intr2_irqs_Pos   (0UL)
 
#define vic_xpic_app_xpic_vic_raw_intr2_irqs_Msk   (0xffffffffUL)
 
#define vic_xpic_app_xpic_vic_softint0_set_irqs_Pos   (0UL)
 
#define vic_xpic_app_xpic_vic_softint0_set_irqs_Msk   (0xffffffffUL)
 
#define vic_xpic_app_xpic_vic_softint1_set_irqs_Pos   (0UL)
 
#define vic_xpic_app_xpic_vic_softint1_set_irqs_Msk   (0xffffffffUL)
 
#define vic_xpic_app_xpic_vic_softint2_set_irqs_Pos   (0UL)
 
#define vic_xpic_app_xpic_vic_softint2_set_irqs_Msk   (0xffffffffUL)
 
#define vic_xpic_app_xpic_vic_softint0_reset_irqs_Pos   (0UL)
 
#define vic_xpic_app_xpic_vic_softint0_reset_irqs_Msk   (0xffffffffUL)
 
#define vic_xpic_app_xpic_vic_softint1_reset_irqs_Pos   (0UL)
 
#define vic_xpic_app_xpic_vic_softint1_reset_irqs_Msk   (0xffffffffUL)
 
#define vic_xpic_app_xpic_vic_softint2_reset_irqs_Pos   (0UL)
 
#define vic_xpic_app_xpic_vic_softint2_reset_irqs_Msk   (0xffffffffUL)
 
#define vic_xpic_app_xpic_vic_fiq_addr_val_Pos   (0UL)
 
#define vic_xpic_app_xpic_vic_fiq_addr_val_Msk   (0xffffffffUL)
 
#define vic_xpic_app_xpic_vic_irq_addr_val_Pos   (0UL)
 
#define vic_xpic_app_xpic_vic_irq_addr_val_Msk   (0xffffffffUL)
 
#define vic_xpic_app_xpic_vic_vector_addr_val_Pos   (0UL)
 
#define vic_xpic_app_xpic_vic_vector_addr_val_Msk   (0xffffffffUL)
 
#define vic_xpic_app_xpic_vic_table_base_addr_val_Pos   (0UL)
 
#define vic_xpic_app_xpic_vic_table_base_addr_val_Msk   (0xffffffffUL)
 
#define vic_xpic_app_xpic_vic_fiq_vect_config_enable_Pos   (31UL)
 
#define vic_xpic_app_xpic_vic_fiq_vect_config_enable_Msk   (0x80000000UL)
 
#define vic_xpic_app_xpic_vic_fiq_vect_config_select_fiq_default_Pos   (30UL)
 
#define vic_xpic_app_xpic_vic_fiq_vect_config_select_fiq_default_Msk   (0x40000000UL)
 
#define vic_xpic_app_xpic_vic_fiq_vect_config_bf_align0_Pos   (7UL)
 
#define vic_xpic_app_xpic_vic_fiq_vect_config_bf_align0_Msk   (0x3fffff80UL)
 
#define vic_xpic_app_xpic_vic_fiq_vect_config_int_source_Pos   (0UL)
 
#define vic_xpic_app_xpic_vic_fiq_vect_config_int_source_Msk   (0x7fUL)
 
#define vic_xpic_app_xpic_vic_vect_config0_enable_Pos   (31UL)
 
#define vic_xpic_app_xpic_vic_vect_config0_enable_Msk   (0x80000000UL)
 
#define vic_xpic_app_xpic_vic_vect_config0_bf_align0_Pos   (7UL)
 
#define vic_xpic_app_xpic_vic_vect_config0_bf_align0_Msk   (0x7fffff80UL)
 
#define vic_xpic_app_xpic_vic_vect_config0_int_source_Pos   (0UL)
 
#define vic_xpic_app_xpic_vic_vect_config0_int_source_Msk   (0x7fUL)
 
#define vic_xpic_app_xpic_vic_vect_config1_enable_Pos   (31UL)
 
#define vic_xpic_app_xpic_vic_vect_config1_enable_Msk   (0x80000000UL)
 
#define vic_xpic_app_xpic_vic_vect_config1_bf_align0_Pos   (7UL)
 
#define vic_xpic_app_xpic_vic_vect_config1_bf_align0_Msk   (0x7fffff80UL)
 
#define vic_xpic_app_xpic_vic_vect_config1_int_source_Pos   (0UL)
 
#define vic_xpic_app_xpic_vic_vect_config1_int_source_Msk   (0x7fUL)
 
#define vic_xpic_app_xpic_vic_vect_config2_enable_Pos   (31UL)
 
#define vic_xpic_app_xpic_vic_vect_config2_enable_Msk   (0x80000000UL)
 
#define vic_xpic_app_xpic_vic_vect_config2_bf_align0_Pos   (7UL)
 
#define vic_xpic_app_xpic_vic_vect_config2_bf_align0_Msk   (0x7fffff80UL)
 
#define vic_xpic_app_xpic_vic_vect_config2_int_source_Pos   (0UL)
 
#define vic_xpic_app_xpic_vic_vect_config2_int_source_Msk   (0x7fUL)
 
#define vic_xpic_app_xpic_vic_vect_config3_enable_Pos   (31UL)
 
#define vic_xpic_app_xpic_vic_vect_config3_enable_Msk   (0x80000000UL)
 
#define vic_xpic_app_xpic_vic_vect_config3_bf_align0_Pos   (7UL)
 
#define vic_xpic_app_xpic_vic_vect_config3_bf_align0_Msk   (0x7fffff80UL)
 
#define vic_xpic_app_xpic_vic_vect_config3_int_source_Pos   (0UL)
 
#define vic_xpic_app_xpic_vic_vect_config3_int_source_Msk   (0x7fUL)
 
#define vic_xpic_app_xpic_vic_vect_config4_enable_Pos   (31UL)
 
#define vic_xpic_app_xpic_vic_vect_config4_enable_Msk   (0x80000000UL)
 
#define vic_xpic_app_xpic_vic_vect_config4_bf_align0_Pos   (7UL)
 
#define vic_xpic_app_xpic_vic_vect_config4_bf_align0_Msk   (0x7fffff80UL)
 
#define vic_xpic_app_xpic_vic_vect_config4_int_source_Pos   (0UL)
 
#define vic_xpic_app_xpic_vic_vect_config4_int_source_Msk   (0x7fUL)
 
#define vic_xpic_app_xpic_vic_vect_config5_enable_Pos   (31UL)
 
#define vic_xpic_app_xpic_vic_vect_config5_enable_Msk   (0x80000000UL)
 
#define vic_xpic_app_xpic_vic_vect_config5_bf_align0_Pos   (7UL)
 
#define vic_xpic_app_xpic_vic_vect_config5_bf_align0_Msk   (0x7fffff80UL)
 
#define vic_xpic_app_xpic_vic_vect_config5_int_source_Pos   (0UL)
 
#define vic_xpic_app_xpic_vic_vect_config5_int_source_Msk   (0x7fUL)
 
#define vic_xpic_app_xpic_vic_vect_config6_enable_Pos   (31UL)
 
#define vic_xpic_app_xpic_vic_vect_config6_enable_Msk   (0x80000000UL)
 
#define vic_xpic_app_xpic_vic_vect_config6_bf_align0_Pos   (7UL)
 
#define vic_xpic_app_xpic_vic_vect_config6_bf_align0_Msk   (0x7fffff80UL)
 
#define vic_xpic_app_xpic_vic_vect_config6_int_source_Pos   (0UL)
 
#define vic_xpic_app_xpic_vic_vect_config6_int_source_Msk   (0x7fUL)
 
#define vic_xpic_app_xpic_vic_vect_config7_enable_Pos   (31UL)
 
#define vic_xpic_app_xpic_vic_vect_config7_enable_Msk   (0x80000000UL)
 
#define vic_xpic_app_xpic_vic_vect_config7_bf_align0_Pos   (7UL)
 
#define vic_xpic_app_xpic_vic_vect_config7_bf_align0_Msk   (0x7fffff80UL)
 
#define vic_xpic_app_xpic_vic_vect_config7_int_source_Pos   (0UL)
 
#define vic_xpic_app_xpic_vic_vect_config7_int_source_Msk   (0x7fUL)
 
#define vic_xpic_app_xpic_vic_vect_config8_enable_Pos   (31UL)
 
#define vic_xpic_app_xpic_vic_vect_config8_enable_Msk   (0x80000000UL)
 
#define vic_xpic_app_xpic_vic_vect_config8_bf_align0_Pos   (7UL)
 
#define vic_xpic_app_xpic_vic_vect_config8_bf_align0_Msk   (0x7fffff80UL)
 
#define vic_xpic_app_xpic_vic_vect_config8_int_source_Pos   (0UL)
 
#define vic_xpic_app_xpic_vic_vect_config8_int_source_Msk   (0x7fUL)
 
#define vic_xpic_app_xpic_vic_vect_config9_enable_Pos   (31UL)
 
#define vic_xpic_app_xpic_vic_vect_config9_enable_Msk   (0x80000000UL)
 
#define vic_xpic_app_xpic_vic_vect_config9_bf_align0_Pos   (7UL)
 
#define vic_xpic_app_xpic_vic_vect_config9_bf_align0_Msk   (0x7fffff80UL)
 
#define vic_xpic_app_xpic_vic_vect_config9_int_source_Pos   (0UL)
 
#define vic_xpic_app_xpic_vic_vect_config9_int_source_Msk   (0x7fUL)
 
#define vic_xpic_app_xpic_vic_vect_config10_enable_Pos   (31UL)
 
#define vic_xpic_app_xpic_vic_vect_config10_enable_Msk   (0x80000000UL)
 
#define vic_xpic_app_xpic_vic_vect_config10_bf_align0_Pos   (7UL)
 
#define vic_xpic_app_xpic_vic_vect_config10_bf_align0_Msk   (0x7fffff80UL)
 
#define vic_xpic_app_xpic_vic_vect_config10_int_source_Pos   (0UL)
 
#define vic_xpic_app_xpic_vic_vect_config10_int_source_Msk   (0x7fUL)
 
#define vic_xpic_app_xpic_vic_vect_config11_enable_Pos   (31UL)
 
#define vic_xpic_app_xpic_vic_vect_config11_enable_Msk   (0x80000000UL)
 
#define vic_xpic_app_xpic_vic_vect_config11_bf_align0_Pos   (7UL)
 
#define vic_xpic_app_xpic_vic_vect_config11_bf_align0_Msk   (0x7fffff80UL)
 
#define vic_xpic_app_xpic_vic_vect_config11_int_source_Pos   (0UL)
 
#define vic_xpic_app_xpic_vic_vect_config11_int_source_Msk   (0x7fUL)
 
#define vic_xpic_app_xpic_vic_vect_config12_enable_Pos   (31UL)
 
#define vic_xpic_app_xpic_vic_vect_config12_enable_Msk   (0x80000000UL)
 
#define vic_xpic_app_xpic_vic_vect_config12_bf_align0_Pos   (7UL)
 
#define vic_xpic_app_xpic_vic_vect_config12_bf_align0_Msk   (0x7fffff80UL)
 
#define vic_xpic_app_xpic_vic_vect_config12_int_source_Pos   (0UL)
 
#define vic_xpic_app_xpic_vic_vect_config12_int_source_Msk   (0x7fUL)
 
#define vic_xpic_app_xpic_vic_vect_config13_enable_Pos   (31UL)
 
#define vic_xpic_app_xpic_vic_vect_config13_enable_Msk   (0x80000000UL)
 
#define vic_xpic_app_xpic_vic_vect_config13_bf_align0_Pos   (7UL)
 
#define vic_xpic_app_xpic_vic_vect_config13_bf_align0_Msk   (0x7fffff80UL)
 
#define vic_xpic_app_xpic_vic_vect_config13_int_source_Pos   (0UL)
 
#define vic_xpic_app_xpic_vic_vect_config13_int_source_Msk   (0x7fUL)
 
#define vic_xpic_app_xpic_vic_vect_config14_enable_Pos   (31UL)
 
#define vic_xpic_app_xpic_vic_vect_config14_enable_Msk   (0x80000000UL)
 
#define vic_xpic_app_xpic_vic_vect_config14_bf_align0_Pos   (7UL)
 
#define vic_xpic_app_xpic_vic_vect_config14_bf_align0_Msk   (0x7fffff80UL)
 
#define vic_xpic_app_xpic_vic_vect_config14_int_source_Pos   (0UL)
 
#define vic_xpic_app_xpic_vic_vect_config14_int_source_Msk   (0x7fUL)
 
#define vic_xpic_app_xpic_vic_vect_config15_enable_Pos   (31UL)
 
#define vic_xpic_app_xpic_vic_vect_config15_enable_Msk   (0x80000000UL)
 
#define vic_xpic_app_xpic_vic_vect_config15_bf_align0_Pos   (0UL)
 
#define vic_xpic_app_xpic_vic_vect_config15_bf_align0_Msk   (0x7fffffffUL)
 
#define vic_xpic_app_xpic_vic_default0_val_Pos   (0UL)
 
#define vic_xpic_app_xpic_vic_default0_val_Msk   (0xffffffffUL)
 
#define vic_xpic_app_xpic_vic_default1_val_Pos   (0UL)
 
#define vic_xpic_app_xpic_vic_default1_val_Msk   (0xffffffffUL)
 
#define vic_xpic_app_xpic_vic_default2_val_Pos   (0UL)
 
#define vic_xpic_app_xpic_vic_default2_val_Msk   (0xffffffffUL)
 
#define vic_xpic_app_xpic_vic_fiq_default0_val_Pos   (0UL)
 
#define vic_xpic_app_xpic_vic_fiq_default0_val_Msk   (0xffffffffUL)
 
#define vic_xpic_app_xpic_vic_fiq_default1_val_Pos   (0UL)
 
#define vic_xpic_app_xpic_vic_fiq_default1_val_Msk   (0xffffffffUL)
 
#define vic_xpic_app_xpic_vic_fiq_default2_val_Pos   (0UL)
 
#define vic_xpic_app_xpic_vic_fiq_default2_val_Msk   (0xffffffffUL)
 
#define timer_xpic_app_timer_config_timer_bf_align0_Pos   (4UL)
 
#define timer_xpic_app_timer_config_timer_bf_align0_Msk   (0xfffffff0UL)
 
#define timer_xpic_app_timer_config_timer_systime_config_Pos   (2UL)
 
#define timer_xpic_app_timer_config_timer_systime_config_Msk   (0xcUL)
 
#define timer_xpic_app_timer_config_timer_mode_Pos   (0UL)
 
#define timer_xpic_app_timer_config_timer_mode_Msk   (0x3UL)
 
#define timer_xpic_app_timer_preload_timer_val_Pos   (0UL)
 
#define timer_xpic_app_timer_preload_timer_val_Msk   (0xffffffffUL)
 
#define timer_xpic_app_timer_timer_val_Pos   (0UL)
 
#define timer_xpic_app_timer_timer_val_Msk   (0xffffffffUL)
 
#define timer_xpic_app_timer_systime_s_val_Pos   (0UL)
 
#define timer_xpic_app_timer_systime_s_val_Msk   (0xffffffffUL)
 
#define timer_xpic_app_timer_systime_ns_val_Pos   (0UL)
 
#define timer_xpic_app_timer_systime_ns_val_Msk   (0xffffffffUL)
 
#define timer_xpic_app_timer_compare_systime_s_value_val_Pos   (0UL)
 
#define timer_xpic_app_timer_compare_systime_s_value_val_Msk   (0xffffffffUL)
 
#define timer_xpic_app_timer_irq_raw_bf_align0_Pos   (4UL)
 
#define timer_xpic_app_timer_irq_raw_bf_align0_Msk   (0xfffffff0UL)
 
#define timer_xpic_app_timer_irq_raw_systime_s_irq_Pos   (3UL)
 
#define timer_xpic_app_timer_irq_raw_systime_s_irq_Msk   (0x8UL)
 
#define timer_xpic_app_timer_irq_raw_timer2_irq_Pos   (2UL)
 
#define timer_xpic_app_timer_irq_raw_timer2_irq_Msk   (0x4UL)
 
#define timer_xpic_app_timer_irq_raw_timer1_irq_Pos   (1UL)
 
#define timer_xpic_app_timer_irq_raw_timer1_irq_Msk   (0x2UL)
 
#define timer_xpic_app_timer_irq_raw_timer0_irq_Pos   (0UL)
 
#define timer_xpic_app_timer_irq_raw_timer0_irq_Msk   (0x1UL)
 
#define timer_xpic_app_timer_irq_masked_bf_align0_Pos   (4UL)
 
#define timer_xpic_app_timer_irq_masked_bf_align0_Msk   (0xfffffff0UL)
 
#define timer_xpic_app_timer_irq_masked_systime_s_irq_Pos   (3UL)
 
#define timer_xpic_app_timer_irq_masked_systime_s_irq_Msk   (0x8UL)
 
#define timer_xpic_app_timer_irq_masked_timer2_irq_Pos   (2UL)
 
#define timer_xpic_app_timer_irq_masked_timer2_irq_Msk   (0x4UL)
 
#define timer_xpic_app_timer_irq_masked_timer1_irq_Pos   (1UL)
 
#define timer_xpic_app_timer_irq_masked_timer1_irq_Msk   (0x2UL)
 
#define timer_xpic_app_timer_irq_masked_timer0_irq_Pos   (0UL)
 
#define timer_xpic_app_timer_irq_masked_timer0_irq_Msk   (0x1UL)
 
#define timer_xpic_app_timer_irq_msk_set_bf_align0_Pos   (4UL)
 
#define timer_xpic_app_timer_irq_msk_set_bf_align0_Msk   (0xfffffff0UL)
 
#define timer_xpic_app_timer_irq_msk_set_systime_s_irq_Pos   (3UL)
 
#define timer_xpic_app_timer_irq_msk_set_systime_s_irq_Msk   (0x8UL)
 
#define timer_xpic_app_timer_irq_msk_set_timer2_irq_Pos   (2UL)
 
#define timer_xpic_app_timer_irq_msk_set_timer2_irq_Msk   (0x4UL)
 
#define timer_xpic_app_timer_irq_msk_set_timer1_irq_Pos   (1UL)
 
#define timer_xpic_app_timer_irq_msk_set_timer1_irq_Msk   (0x2UL)
 
#define timer_xpic_app_timer_irq_msk_set_timer0_irq_Pos   (0UL)
 
#define timer_xpic_app_timer_irq_msk_set_timer0_irq_Msk   (0x1UL)
 
#define timer_xpic_app_timer_irq_msk_reset_bf_align0_Pos   (4UL)
 
#define timer_xpic_app_timer_irq_msk_reset_bf_align0_Msk   (0xfffffff0UL)
 
#define timer_xpic_app_timer_irq_msk_reset_systime_s_irq_Pos   (3UL)
 
#define timer_xpic_app_timer_irq_msk_reset_systime_s_irq_Msk   (0x8UL)
 
#define timer_xpic_app_timer_irq_msk_reset_timer2_irq_Pos   (2UL)
 
#define timer_xpic_app_timer_irq_msk_reset_timer2_irq_Msk   (0x4UL)
 
#define timer_xpic_app_timer_irq_msk_reset_timer1_irq_Pos   (1UL)
 
#define timer_xpic_app_timer_irq_msk_reset_timer1_irq_Msk   (0x2UL)
 
#define timer_xpic_app_timer_irq_msk_reset_timer0_irq_Pos   (0UL)
 
#define timer_xpic_app_timer_irq_msk_reset_timer0_irq_Msk   (0x1UL)
 
#define timer_xpic_app_timer_systime_config_bf_align0_Pos   (2UL)
 
#define timer_xpic_app_timer_systime_config_bf_align0_Msk   (0xfffffffcUL)
 
#define timer_xpic_app_timer_systime_config_systime_config_Pos   (0UL)
 
#define timer_xpic_app_timer_systime_config_systime_config_Msk   (0x3UL)
 
#define wdg_xpic_app_xpic_wdg_trig_write_enable_Pos   (31UL)
 
#define wdg_xpic_app_xpic_wdg_trig_write_enable_Msk   (0x80000000UL)
 
#define wdg_xpic_app_xpic_wdg_trig_bf_align2_Pos   (29UL)
 
#define wdg_xpic_app_xpic_wdg_trig_bf_align2_Msk   (0x60000000UL)
 
#define wdg_xpic_app_xpic_wdg_trig_wdg_counter_trigger_w_Pos   (28UL)
 
#define wdg_xpic_app_xpic_wdg_trig_wdg_counter_trigger_w_Msk   (0x10000000UL)
 
#define wdg_xpic_app_xpic_wdg_trig_bf_align1_Pos   (25UL)
 
#define wdg_xpic_app_xpic_wdg_trig_bf_align1_Msk   (0xe000000UL)
 
#define wdg_xpic_app_xpic_wdg_trig_irq_req_watchdog_Pos   (24UL)
 
#define wdg_xpic_app_xpic_wdg_trig_irq_req_watchdog_Msk   (0x1000000UL)
 
#define wdg_xpic_app_xpic_wdg_trig_bf_align0_Pos   (20UL)
 
#define wdg_xpic_app_xpic_wdg_trig_bf_align0_Msk   (0xf00000UL)
 
#define wdg_xpic_app_xpic_wdg_trig_wdg_access_code_Pos   (0UL)
 
#define wdg_xpic_app_xpic_wdg_trig_wdg_access_code_Msk   (0xfffffUL)
 
#define wdg_xpic_app_xpic_wdg_counter_bf_align0_Pos   (17UL)
 
#define wdg_xpic_app_xpic_wdg_counter_bf_align0_Msk   (0xfffe0000UL)
 
#define wdg_xpic_app_xpic_wdg_counter_val_Pos   (0UL)
 
#define wdg_xpic_app_xpic_wdg_counter_val_Msk   (0x1ffffUL)
 
#define wdg_xpic_app_xpic_wdg_xpic_irq_timeout_bf_align0_Pos   (16UL)
 
#define wdg_xpic_app_xpic_wdg_xpic_irq_timeout_bf_align0_Msk   (0xffff0000UL)
 
#define wdg_xpic_app_xpic_wdg_xpic_irq_timeout_val_Pos   (0UL)
 
#define wdg_xpic_app_xpic_wdg_xpic_irq_timeout_val_Msk   (0xffffUL)
 
#define wdg_xpic_app_xpic_wdg_arm_irq_timeout_bf_align0_Pos   (16UL)
 
#define wdg_xpic_app_xpic_wdg_arm_irq_timeout_bf_align0_Msk   (0xffff0000UL)
 
#define wdg_xpic_app_xpic_wdg_arm_irq_timeout_val_Pos   (0UL)
 
#define wdg_xpic_app_xpic_wdg_arm_irq_timeout_val_Msk   (0xffffUL)
 
#define wdg_xpic_app_xpic_wdg_irq_raw_bf_align0_Pos   (1UL)
 
#define wdg_xpic_app_xpic_wdg_irq_raw_bf_align0_Msk   (0xfffffffeUL)
 
#define wdg_xpic_app_xpic_wdg_irq_raw_wdg_arm_irq_Pos   (0UL)
 
#define wdg_xpic_app_xpic_wdg_irq_raw_wdg_arm_irq_Msk   (0x1UL)
 
#define wdg_xpic_app_xpic_wdg_irq_masked_bf_align0_Pos   (1UL)
 
#define wdg_xpic_app_xpic_wdg_irq_masked_bf_align0_Msk   (0xfffffffeUL)
 
#define wdg_xpic_app_xpic_wdg_irq_masked_wdg_arm_irq_Pos   (0UL)
 
#define wdg_xpic_app_xpic_wdg_irq_masked_wdg_arm_irq_Msk   (0x1UL)
 
#define wdg_xpic_app_xpic_wdg_irq_msk_set_bf_align0_Pos   (1UL)
 
#define wdg_xpic_app_xpic_wdg_irq_msk_set_bf_align0_Msk   (0xfffffffeUL)
 
#define wdg_xpic_app_xpic_wdg_irq_msk_set_wdg_arm_irq_Pos   (0UL)
 
#define wdg_xpic_app_xpic_wdg_irq_msk_set_wdg_arm_irq_Msk   (0x1UL)
 
#define wdg_xpic_app_xpic_wdg_irq_msk_reset_bf_align0_Pos   (1UL)
 
#define wdg_xpic_app_xpic_wdg_irq_msk_reset_bf_align0_Msk   (0xfffffffeUL)
 
#define wdg_xpic_app_xpic_wdg_irq_msk_reset_wdg_arm_irq_Pos   (0UL)
 
#define wdg_xpic_app_xpic_wdg_irq_msk_reset_wdg_arm_irq_Msk   (0x1UL)
 
#define mcp_xpic_app_hs_irq_set_raw_hs_irq_set_bits_Pos   (0UL)
 
#define mcp_xpic_app_hs_irq_set_raw_hs_irq_set_bits_Msk   (0xffffffffUL)
 
#define mcp_xpic_app_hs_irq_reset_raw_hs_irq_reset_bits_Pos   (0UL)
 
#define mcp_xpic_app_hs_irq_reset_raw_hs_irq_reset_bits_Msk   (0xffffffffUL)
 
#define mcp_xpic_app_hs_irq_set_mask_hs_irq_set_mask_Pos   (0UL)
 
#define mcp_xpic_app_hs_irq_set_mask_hs_irq_set_mask_Msk   (0xffffffffUL)
 
#define mcp_xpic_app_hs_irq_reset_mask_hs_irq_reset_mask_Pos   (0UL)
 
#define mcp_xpic_app_hs_irq_reset_mask_hs_irq_reset_mask_Msk   (0xffffffffUL)
 
#define mcp_xpic_app_hs_irq_masked_hs_irq_masked_Pos   (0UL)
 
#define mcp_xpic_app_hs_irq_masked_hs_irq_masked_Msk   (0xffffffffUL)
 
#define systime_lt_xpic_app_intlogic_lt_systime_com_ns_val_Pos   (0UL)
 
#define systime_lt_xpic_app_intlogic_lt_systime_com_ns_val_Msk   (0xffffffffUL)
 
#define systime_lt_xpic_app_intlogic_lt_systime_com_s_val_Pos   (0UL)
 
#define systime_lt_xpic_app_intlogic_lt_systime_com_s_val_Msk   (0xffffffffUL)
 
#define systime_lt_xpic_app_intlogic_lt_systime_com_uc_ns_val_Pos   (0UL)
 
#define systime_lt_xpic_app_intlogic_lt_systime_com_uc_ns_val_Msk   (0xffffffffUL)
 
#define systime_lt_xpic_app_intlogic_lt_systime_com_uc_s_val_Pos   (0UL)
 
#define systime_lt_xpic_app_intlogic_lt_systime_com_uc_s_val_Msk   (0xffffffffUL)
 
#define systime_lt_xpic_app_intlogic_lt_systime_app_ns_val_Pos   (0UL)
 
#define systime_lt_xpic_app_intlogic_lt_systime_app_ns_val_Msk   (0xffffffffUL)
 
#define systime_lt_xpic_app_intlogic_lt_systime_app_s_val_Pos   (0UL)
 
#define systime_lt_xpic_app_intlogic_lt_systime_app_s_val_Msk   (0xffffffffUL)
 
#define systime_lt_xpic_app_intlogic_lt_systimes_latch_bf_align0_Pos   (6UL)
 
#define systime_lt_xpic_app_intlogic_lt_systimes_latch_bf_align0_Msk   (0xffffffc0UL)
 
#define systime_lt_xpic_app_intlogic_lt_systimes_latch_systime_app_s_Pos   (5UL)
 
#define systime_lt_xpic_app_intlogic_lt_systimes_latch_systime_app_s_Msk   (0x20UL)
 
#define systime_lt_xpic_app_intlogic_lt_systimes_latch_systime_app_ns_Pos   (4UL)
 
#define systime_lt_xpic_app_intlogic_lt_systimes_latch_systime_app_ns_Msk   (0x10UL)
 
#define systime_lt_xpic_app_intlogic_lt_systimes_latch_systime_com_uc_s_Pos   (3UL)
 
#define systime_lt_xpic_app_intlogic_lt_systimes_latch_systime_com_uc_s_Msk   (0x8UL)
 
#define systime_lt_xpic_app_intlogic_lt_systimes_latch_systime_com_uc_ns_Pos   (2UL)
 
#define systime_lt_xpic_app_intlogic_lt_systimes_latch_systime_com_uc_ns_Msk   (0x4UL)
 
#define systime_lt_xpic_app_intlogic_lt_systimes_latch_systime_com_s_Pos   (1UL)
 
#define systime_lt_xpic_app_intlogic_lt_systimes_latch_systime_com_s_Msk   (0x2UL)
 
#define systime_lt_xpic_app_intlogic_lt_systimes_latch_systime_com_ns_Pos   (0UL)
 
#define systime_lt_xpic_app_intlogic_lt_systimes_latch_systime_com_ns_Msk   (0x1UL)
 
#define gpio_xpic_app_gpio_app_cfg_bf_align0_Pos   (13UL)
 
#define gpio_xpic_app_gpio_app_cfg_bf_align0_Msk   (0xffffe000UL)
 
#define gpio_xpic_app_gpio_app_cfg_blink_once_Pos   (12UL)
 
#define gpio_xpic_app_gpio_app_cfg_blink_once_Msk   (0x1000UL)
 
#define gpio_xpic_app_gpio_app_cfg_blink_len_Pos   (7UL)
 
#define gpio_xpic_app_gpio_app_cfg_blink_len_Msk   (0xf80UL)
 
#define gpio_xpic_app_gpio_app_cfg_count_ref_Pos   (5UL)
 
#define gpio_xpic_app_gpio_app_cfg_count_ref_Msk   (0x60UL)
 
#define gpio_xpic_app_gpio_app_cfg_inv_Pos   (4UL)
 
#define gpio_xpic_app_gpio_app_cfg_inv_Msk   (0x10UL)
 
#define gpio_xpic_app_gpio_app_cfg_mode_Pos   (0UL)
 
#define gpio_xpic_app_gpio_app_cfg_mode_Msk   (0xfUL)
 
#define gpio_xpic_app_gpio_app_tc_val_Pos   (0UL)
 
#define gpio_xpic_app_gpio_app_tc_val_Msk   (0xffffffffUL)
 
#define gpio_xpic_app_gpio_app_counter_ctrl_bf_align0_Pos   (10UL)
 
#define gpio_xpic_app_gpio_app_counter_ctrl_bf_align0_Msk   (0xfffffc00UL)
 
#define gpio_xpic_app_gpio_app_counter_ctrl_gpio_ref_Pos   (7UL)
 
#define gpio_xpic_app_gpio_app_counter_ctrl_gpio_ref_Msk   (0x380UL)
 
#define gpio_xpic_app_gpio_app_counter_ctrl_event_act_Pos   (5UL)
 
#define gpio_xpic_app_gpio_app_counter_ctrl_event_act_Msk   (0x60UL)
 
#define gpio_xpic_app_gpio_app_counter_ctrl_once_Pos   (4UL)
 
#define gpio_xpic_app_gpio_app_counter_ctrl_once_Msk   (0x10UL)
 
#define gpio_xpic_app_gpio_app_counter_ctrl_sel_event_Pos   (3UL)
 
#define gpio_xpic_app_gpio_app_counter_ctrl_sel_event_Msk   (0x8UL)
 
#define gpio_xpic_app_gpio_app_counter_ctrl_irq_en_Pos   (2UL)
 
#define gpio_xpic_app_gpio_app_counter_ctrl_irq_en_Msk   (0x4UL)
 
#define gpio_xpic_app_gpio_app_counter_ctrl_sym_nasym_Pos   (1UL)
 
#define gpio_xpic_app_gpio_app_counter_ctrl_sym_nasym_Msk   (0x2UL)
 
#define gpio_xpic_app_gpio_app_counter_ctrl_run_Pos   (0UL)
 
#define gpio_xpic_app_gpio_app_counter_ctrl_run_Msk   (0x1UL)
 
#define gpio_xpic_app_gpio_app_counter_max_val_Pos   (0UL)
 
#define gpio_xpic_app_gpio_app_counter_max_val_Msk   (0xffffffffUL)
 
#define gpio_xpic_app_gpio_app_counter_cnt_val_Pos   (0UL)
 
#define gpio_xpic_app_gpio_app_counter_cnt_val_Msk   (0xffffffffUL)
 
#define gpio_xpic_app_gpio_app_line_bf_align0_Pos   (8UL)
 
#define gpio_xpic_app_gpio_app_line_bf_align0_Msk   (0xffffff00UL)
 
#define gpio_xpic_app_gpio_app_line_val_Pos   (0UL)
 
#define gpio_xpic_app_gpio_app_line_val_Msk   (0xffUL)
 
#define gpio_xpic_app_gpio_app_in_bf_align0_Pos   (8UL)
 
#define gpio_xpic_app_gpio_app_in_bf_align0_Msk   (0xffffff00UL)
 
#define gpio_xpic_app_gpio_app_in_val_Pos   (0UL)
 
#define gpio_xpic_app_gpio_app_in_val_Msk   (0xffUL)
 
#define gpio_xpic_app_gpio_app_irq_raw_bf_align0_Pos   (8UL)
 
#define gpio_xpic_app_gpio_app_irq_raw_bf_align0_Msk   (0xffffff00UL)
 
#define gpio_xpic_app_gpio_app_irq_raw_gpio_app7_Pos   (7UL)
 
#define gpio_xpic_app_gpio_app_irq_raw_gpio_app7_Msk   (0x80UL)
 
#define gpio_xpic_app_gpio_app_irq_raw_gpio_app6_Pos   (6UL)
 
#define gpio_xpic_app_gpio_app_irq_raw_gpio_app6_Msk   (0x40UL)
 
#define gpio_xpic_app_gpio_app_irq_raw_gpio_app5_Pos   (5UL)
 
#define gpio_xpic_app_gpio_app_irq_raw_gpio_app5_Msk   (0x20UL)
 
#define gpio_xpic_app_gpio_app_irq_raw_gpio_app4_Pos   (4UL)
 
#define gpio_xpic_app_gpio_app_irq_raw_gpio_app4_Msk   (0x10UL)
 
#define gpio_xpic_app_gpio_app_irq_raw_gpio_app3_Pos   (3UL)
 
#define gpio_xpic_app_gpio_app_irq_raw_gpio_app3_Msk   (0x8UL)
 
#define gpio_xpic_app_gpio_app_irq_raw_gpio_app2_Pos   (2UL)
 
#define gpio_xpic_app_gpio_app_irq_raw_gpio_app2_Msk   (0x4UL)
 
#define gpio_xpic_app_gpio_app_irq_raw_gpio_app1_Pos   (1UL)
 
#define gpio_xpic_app_gpio_app_irq_raw_gpio_app1_Msk   (0x2UL)
 
#define gpio_xpic_app_gpio_app_irq_raw_gpio_app0_Pos   (0UL)
 
#define gpio_xpic_app_gpio_app_irq_raw_gpio_app0_Msk   (0x1UL)
 
#define gpio_xpic_app_gpio_app_irq_masked_bf_align0_Pos   (8UL)
 
#define gpio_xpic_app_gpio_app_irq_masked_bf_align0_Msk   (0xffffff00UL)
 
#define gpio_xpic_app_gpio_app_irq_masked_gpio_app7_Pos   (7UL)
 
#define gpio_xpic_app_gpio_app_irq_masked_gpio_app7_Msk   (0x80UL)
 
#define gpio_xpic_app_gpio_app_irq_masked_gpio_app6_Pos   (6UL)
 
#define gpio_xpic_app_gpio_app_irq_masked_gpio_app6_Msk   (0x40UL)
 
#define gpio_xpic_app_gpio_app_irq_masked_gpio_app5_Pos   (5UL)
 
#define gpio_xpic_app_gpio_app_irq_masked_gpio_app5_Msk   (0x20UL)
 
#define gpio_xpic_app_gpio_app_irq_masked_gpio_app4_Pos   (4UL)
 
#define gpio_xpic_app_gpio_app_irq_masked_gpio_app4_Msk   (0x10UL)
 
#define gpio_xpic_app_gpio_app_irq_masked_gpio_app3_Pos   (3UL)
 
#define gpio_xpic_app_gpio_app_irq_masked_gpio_app3_Msk   (0x8UL)
 
#define gpio_xpic_app_gpio_app_irq_masked_gpio_app2_Pos   (2UL)
 
#define gpio_xpic_app_gpio_app_irq_masked_gpio_app2_Msk   (0x4UL)
 
#define gpio_xpic_app_gpio_app_irq_masked_gpio_app1_Pos   (1UL)
 
#define gpio_xpic_app_gpio_app_irq_masked_gpio_app1_Msk   (0x2UL)
 
#define gpio_xpic_app_gpio_app_irq_masked_gpio_app0_Pos   (0UL)
 
#define gpio_xpic_app_gpio_app_irq_masked_gpio_app0_Msk   (0x1UL)
 
#define gpio_xpic_app_gpio_app_irq_mask_set_bf_align0_Pos   (8UL)
 
#define gpio_xpic_app_gpio_app_irq_mask_set_bf_align0_Msk   (0xffffff00UL)
 
#define gpio_xpic_app_gpio_app_irq_mask_set_gpio_app7_Pos   (7UL)
 
#define gpio_xpic_app_gpio_app_irq_mask_set_gpio_app7_Msk   (0x80UL)
 
#define gpio_xpic_app_gpio_app_irq_mask_set_gpio_app6_Pos   (6UL)
 
#define gpio_xpic_app_gpio_app_irq_mask_set_gpio_app6_Msk   (0x40UL)
 
#define gpio_xpic_app_gpio_app_irq_mask_set_gpio_app5_Pos   (5UL)
 
#define gpio_xpic_app_gpio_app_irq_mask_set_gpio_app5_Msk   (0x20UL)
 
#define gpio_xpic_app_gpio_app_irq_mask_set_gpio_app4_Pos   (4UL)
 
#define gpio_xpic_app_gpio_app_irq_mask_set_gpio_app4_Msk   (0x10UL)
 
#define gpio_xpic_app_gpio_app_irq_mask_set_gpio_app3_Pos   (3UL)
 
#define gpio_xpic_app_gpio_app_irq_mask_set_gpio_app3_Msk   (0x8UL)
 
#define gpio_xpic_app_gpio_app_irq_mask_set_gpio_app2_Pos   (2UL)
 
#define gpio_xpic_app_gpio_app_irq_mask_set_gpio_app2_Msk   (0x4UL)
 
#define gpio_xpic_app_gpio_app_irq_mask_set_gpio_app1_Pos   (1UL)
 
#define gpio_xpic_app_gpio_app_irq_mask_set_gpio_app1_Msk   (0x2UL)
 
#define gpio_xpic_app_gpio_app_irq_mask_set_gpio_app0_Pos   (0UL)
 
#define gpio_xpic_app_gpio_app_irq_mask_set_gpio_app0_Msk   (0x1UL)
 
#define gpio_xpic_app_gpio_app_irq_mask_rst_bf_align0_Pos   (8UL)
 
#define gpio_xpic_app_gpio_app_irq_mask_rst_bf_align0_Msk   (0xffffff00UL)
 
#define gpio_xpic_app_gpio_app_irq_mask_rst_gpio_app7_Pos   (7UL)
 
#define gpio_xpic_app_gpio_app_irq_mask_rst_gpio_app7_Msk   (0x80UL)
 
#define gpio_xpic_app_gpio_app_irq_mask_rst_gpio_app6_Pos   (6UL)
 
#define gpio_xpic_app_gpio_app_irq_mask_rst_gpio_app6_Msk   (0x40UL)
 
#define gpio_xpic_app_gpio_app_irq_mask_rst_gpio_app5_Pos   (5UL)
 
#define gpio_xpic_app_gpio_app_irq_mask_rst_gpio_app5_Msk   (0x20UL)
 
#define gpio_xpic_app_gpio_app_irq_mask_rst_gpio_app4_Pos   (4UL)
 
#define gpio_xpic_app_gpio_app_irq_mask_rst_gpio_app4_Msk   (0x10UL)
 
#define gpio_xpic_app_gpio_app_irq_mask_rst_gpio_app3_Pos   (3UL)
 
#define gpio_xpic_app_gpio_app_irq_mask_rst_gpio_app3_Msk   (0x8UL)
 
#define gpio_xpic_app_gpio_app_irq_mask_rst_gpio_app2_Pos   (2UL)
 
#define gpio_xpic_app_gpio_app_irq_mask_rst_gpio_app2_Msk   (0x4UL)
 
#define gpio_xpic_app_gpio_app_irq_mask_rst_gpio_app1_Pos   (1UL)
 
#define gpio_xpic_app_gpio_app_irq_mask_rst_gpio_app1_Msk   (0x2UL)
 
#define gpio_xpic_app_gpio_app_irq_mask_rst_gpio_app0_Pos   (0UL)
 
#define gpio_xpic_app_gpio_app_irq_mask_rst_gpio_app0_Msk   (0x1UL)
 
#define gpio_xpic_app_gpio_app_cnt_irq_raw_bf_align0_Pos   (3UL)
 
#define gpio_xpic_app_gpio_app_cnt_irq_raw_bf_align0_Msk   (0xfffffff8UL)
 
#define gpio_xpic_app_gpio_app_cnt_irq_raw_cnt2_Pos   (2UL)
 
#define gpio_xpic_app_gpio_app_cnt_irq_raw_cnt2_Msk   (0x4UL)
 
#define gpio_xpic_app_gpio_app_cnt_irq_raw_cnt1_Pos   (1UL)
 
#define gpio_xpic_app_gpio_app_cnt_irq_raw_cnt1_Msk   (0x2UL)
 
#define gpio_xpic_app_gpio_app_cnt_irq_raw_cnt0_Pos   (0UL)
 
#define gpio_xpic_app_gpio_app_cnt_irq_raw_cnt0_Msk   (0x1UL)
 
#define gpio_xpic_app_gpio_app_cnt_irq_masked_bf_align0_Pos   (3UL)
 
#define gpio_xpic_app_gpio_app_cnt_irq_masked_bf_align0_Msk   (0xfffffff8UL)
 
#define gpio_xpic_app_gpio_app_cnt_irq_masked_cnt2_Pos   (2UL)
 
#define gpio_xpic_app_gpio_app_cnt_irq_masked_cnt2_Msk   (0x4UL)
 
#define gpio_xpic_app_gpio_app_cnt_irq_masked_cnt1_Pos   (1UL)
 
#define gpio_xpic_app_gpio_app_cnt_irq_masked_cnt1_Msk   (0x2UL)
 
#define gpio_xpic_app_gpio_app_cnt_irq_masked_cnt0_Pos   (0UL)
 
#define gpio_xpic_app_gpio_app_cnt_irq_masked_cnt0_Msk   (0x1UL)
 
#define gpio_xpic_app_gpio_app_cnt_irq_mask_set_bf_align0_Pos   (3UL)
 
#define gpio_xpic_app_gpio_app_cnt_irq_mask_set_bf_align0_Msk   (0xfffffff8UL)
 
#define gpio_xpic_app_gpio_app_cnt_irq_mask_set_cnt2_Pos   (2UL)
 
#define gpio_xpic_app_gpio_app_cnt_irq_mask_set_cnt2_Msk   (0x4UL)
 
#define gpio_xpic_app_gpio_app_cnt_irq_mask_set_cnt1_Pos   (1UL)
 
#define gpio_xpic_app_gpio_app_cnt_irq_mask_set_cnt1_Msk   (0x2UL)
 
#define gpio_xpic_app_gpio_app_cnt_irq_mask_set_cnt0_Pos   (0UL)
 
#define gpio_xpic_app_gpio_app_cnt_irq_mask_set_cnt0_Msk   (0x1UL)
 
#define gpio_xpic_app_gpio_app_cnt_irq_mask_rst_bf_align0_Pos   (3UL)
 
#define gpio_xpic_app_gpio_app_cnt_irq_mask_rst_bf_align0_Msk   (0xfffffff8UL)
 
#define gpio_xpic_app_gpio_app_cnt_irq_mask_rst_cnt2_Pos   (2UL)
 
#define gpio_xpic_app_gpio_app_cnt_irq_mask_rst_cnt2_Msk   (0x4UL)
 
#define gpio_xpic_app_gpio_app_cnt_irq_mask_rst_cnt1_Pos   (1UL)
 
#define gpio_xpic_app_gpio_app_cnt_irq_mask_rst_cnt1_Msk   (0x2UL)
 
#define gpio_xpic_app_gpio_app_cnt_irq_mask_rst_cnt0_Pos   (0UL)
 
#define gpio_xpic_app_gpio_app_cnt_irq_mask_rst_cnt0_Msk   (0x1UL)
 
#define uart_xpic_app_uartdr_bf_align0_Pos   (11UL)
 
#define uart_xpic_app_uartdr_bf_align0_Msk   (0xfffff800UL)
 
#define uart_xpic_app_uartdr_BE_Pos   (10UL)
 
#define uart_xpic_app_uartdr_BE_Msk   (0x400UL)
 
#define uart_xpic_app_uartdr_PE_Pos   (9UL)
 
#define uart_xpic_app_uartdr_PE_Msk   (0x200UL)
 
#define uart_xpic_app_uartdr_FE_Pos   (8UL)
 
#define uart_xpic_app_uartdr_FE_Msk   (0x100UL)
 
#define uart_xpic_app_uartdr_DATA_Pos   (0UL)
 
#define uart_xpic_app_uartdr_DATA_Msk   (0xffUL)
 
#define uart_xpic_app_uartrsr_bf_align0_Pos   (4UL)
 
#define uart_xpic_app_uartrsr_bf_align0_Msk   (0xfffffff0UL)
 
#define uart_xpic_app_uartrsr_OE_Pos   (3UL)
 
#define uart_xpic_app_uartrsr_OE_Msk   (0x8UL)
 
#define uart_xpic_app_uartrsr_BE_Pos   (2UL)
 
#define uart_xpic_app_uartrsr_BE_Msk   (0x4UL)
 
#define uart_xpic_app_uartrsr_PE_Pos   (1UL)
 
#define uart_xpic_app_uartrsr_PE_Msk   (0x2UL)
 
#define uart_xpic_app_uartrsr_FE_Pos   (0UL)
 
#define uart_xpic_app_uartrsr_FE_Msk   (0x1UL)
 
#define uart_xpic_app_uartlcr_h_bf_align0_Pos   (7UL)
 
#define uart_xpic_app_uartlcr_h_bf_align0_Msk   (0xffffff80UL)
 
#define uart_xpic_app_uartlcr_h_WLEN_Pos   (5UL)
 
#define uart_xpic_app_uartlcr_h_WLEN_Msk   (0x60UL)
 
#define uart_xpic_app_uartlcr_h_FEN_Pos   (4UL)
 
#define uart_xpic_app_uartlcr_h_FEN_Msk   (0x10UL)
 
#define uart_xpic_app_uartlcr_h_STP2_Pos   (3UL)
 
#define uart_xpic_app_uartlcr_h_STP2_Msk   (0x8UL)
 
#define uart_xpic_app_uartlcr_h_EPS_Pos   (2UL)
 
#define uart_xpic_app_uartlcr_h_EPS_Msk   (0x4UL)
 
#define uart_xpic_app_uartlcr_h_PEN_Pos   (1UL)
 
#define uart_xpic_app_uartlcr_h_PEN_Msk   (0x2UL)
 
#define uart_xpic_app_uartlcr_h_BRK_Pos   (0UL)
 
#define uart_xpic_app_uartlcr_h_BRK_Msk   (0x1UL)
 
#define uart_xpic_app_uartlcr_m_bf_align0_Pos   (8UL)
 
#define uart_xpic_app_uartlcr_m_bf_align0_Msk   (0xffffff00UL)
 
#define uart_xpic_app_uartlcr_m_BAUDDIVMS_Pos   (0UL)
 
#define uart_xpic_app_uartlcr_m_BAUDDIVMS_Msk   (0xffUL)
 
#define uart_xpic_app_uartlcr_l_bf_align0_Pos   (8UL)
 
#define uart_xpic_app_uartlcr_l_bf_align0_Msk   (0xffffff00UL)
 
#define uart_xpic_app_uartlcr_l_BAUDDIVLS_Pos   (0UL)
 
#define uart_xpic_app_uartlcr_l_BAUDDIVLS_Msk   (0xffUL)
 
#define uart_xpic_app_uartcr_bf_align0_Pos   (9UL)
 
#define uart_xpic_app_uartcr_bf_align0_Msk   (0xfffffe00UL)
 
#define uart_xpic_app_uartcr_TX_RX_LOOP_Pos   (8UL)
 
#define uart_xpic_app_uartcr_TX_RX_LOOP_Msk   (0x100UL)
 
#define uart_xpic_app_uartcr_LBE_Pos   (7UL)
 
#define uart_xpic_app_uartcr_LBE_Msk   (0x80UL)
 
#define uart_xpic_app_uartcr_RTIE_Pos   (6UL)
 
#define uart_xpic_app_uartcr_RTIE_Msk   (0x40UL)
 
#define uart_xpic_app_uartcr_TIE_Pos   (5UL)
 
#define uart_xpic_app_uartcr_TIE_Msk   (0x20UL)
 
#define uart_xpic_app_uartcr_RIE_Pos   (4UL)
 
#define uart_xpic_app_uartcr_RIE_Msk   (0x10UL)
 
#define uart_xpic_app_uartcr_MSIE_Pos   (3UL)
 
#define uart_xpic_app_uartcr_MSIE_Msk   (0x8UL)
 
#define uart_xpic_app_uartcr_SIRLP_Pos   (2UL)
 
#define uart_xpic_app_uartcr_SIRLP_Msk   (0x4UL)
 
#define uart_xpic_app_uartcr_SIREN_Pos   (1UL)
 
#define uart_xpic_app_uartcr_SIREN_Msk   (0x2UL)
 
#define uart_xpic_app_uartcr_uartEN_Pos   (0UL)
 
#define uart_xpic_app_uartcr_uartEN_Msk   (0x1UL)
 
#define uart_xpic_app_uartfr_bf_align0_Pos   (8UL)
 
#define uart_xpic_app_uartfr_bf_align0_Msk   (0xffffff00UL)
 
#define uart_xpic_app_uartfr_TXFE_Pos   (7UL)
 
#define uart_xpic_app_uartfr_TXFE_Msk   (0x80UL)
 
#define uart_xpic_app_uartfr_RXFF_Pos   (6UL)
 
#define uart_xpic_app_uartfr_RXFF_Msk   (0x40UL)
 
#define uart_xpic_app_uartfr_TXFF_Pos   (5UL)
 
#define uart_xpic_app_uartfr_TXFF_Msk   (0x20UL)
 
#define uart_xpic_app_uartfr_RXFE_Pos   (4UL)
 
#define uart_xpic_app_uartfr_RXFE_Msk   (0x10UL)
 
#define uart_xpic_app_uartfr_BUSY_Pos   (3UL)
 
#define uart_xpic_app_uartfr_BUSY_Msk   (0x8UL)
 
#define uart_xpic_app_uartfr_DCD_Pos   (2UL)
 
#define uart_xpic_app_uartfr_DCD_Msk   (0x4UL)
 
#define uart_xpic_app_uartfr_DSR_Pos   (1UL)
 
#define uart_xpic_app_uartfr_DSR_Msk   (0x2UL)
 
#define uart_xpic_app_uartfr_CTS_Pos   (0UL)
 
#define uart_xpic_app_uartfr_CTS_Msk   (0x1UL)
 
#define uart_xpic_app_uartiir_bf_align0_Pos   (4UL)
 
#define uart_xpic_app_uartiir_bf_align0_Msk   (0xfffffff0UL)
 
#define uart_xpic_app_uartiir_RTIS_Pos   (3UL)
 
#define uart_xpic_app_uartiir_RTIS_Msk   (0x8UL)
 
#define uart_xpic_app_uartiir_TIS_Pos   (2UL)
 
#define uart_xpic_app_uartiir_TIS_Msk   (0x4UL)
 
#define uart_xpic_app_uartiir_RIS_Pos   (1UL)
 
#define uart_xpic_app_uartiir_RIS_Msk   (0x2UL)
 
#define uart_xpic_app_uartiir_MIS_Pos   (0UL)
 
#define uart_xpic_app_uartiir_MIS_Msk   (0x1UL)
 
#define uart_xpic_app_uartilpr_bf_align0_Pos   (8UL)
 
#define uart_xpic_app_uartilpr_bf_align0_Msk   (0xffffff00UL)
 
#define uart_xpic_app_uartilpr_ILPDVSR_Pos   (0UL)
 
#define uart_xpic_app_uartilpr_ILPDVSR_Msk   (0xffUL)
 
#define uart_xpic_app_uartrts_bf_align0_Pos   (8UL)
 
#define uart_xpic_app_uartrts_bf_align0_Msk   (0xffffff00UL)
 
#define uart_xpic_app_uartrts_STICK_Pos   (7UL)
 
#define uart_xpic_app_uartrts_STICK_Msk   (0x80UL)
 
#define uart_xpic_app_uartrts_CTS_pol_Pos   (6UL)
 
#define uart_xpic_app_uartrts_CTS_pol_Msk   (0x40UL)
 
#define uart_xpic_app_uartrts_CTS_ctr_Pos   (5UL)
 
#define uart_xpic_app_uartrts_CTS_ctr_Msk   (0x20UL)
 
#define uart_xpic_app_uartrts_RTS_pol_Pos   (4UL)
 
#define uart_xpic_app_uartrts_RTS_pol_Msk   (0x10UL)
 
#define uart_xpic_app_uartrts_MOD2_Pos   (3UL)
 
#define uart_xpic_app_uartrts_MOD2_Msk   (0x8UL)
 
#define uart_xpic_app_uartrts_COUNT_Pos   (2UL)
 
#define uart_xpic_app_uartrts_COUNT_Msk   (0x4UL)
 
#define uart_xpic_app_uartrts_RTS_Pos   (1UL)
 
#define uart_xpic_app_uartrts_RTS_Msk   (0x2UL)
 
#define uart_xpic_app_uartrts_AUTO_Pos   (0UL)
 
#define uart_xpic_app_uartrts_AUTO_Msk   (0x1UL)
 
#define uart_xpic_app_uartforerun_bf_align0_Pos   (8UL)
 
#define uart_xpic_app_uartforerun_bf_align0_Msk   (0xffffff00UL)
 
#define uart_xpic_app_uartforerun_FORERUN_Pos   (0UL)
 
#define uart_xpic_app_uartforerun_FORERUN_Msk   (0xffUL)
 
#define uart_xpic_app_uarttrail_bf_align0_Pos   (8UL)
 
#define uart_xpic_app_uarttrail_bf_align0_Msk   (0xffffff00UL)
 
#define uart_xpic_app_uarttrail_TRAIL_Pos   (0UL)
 
#define uart_xpic_app_uarttrail_TRAIL_Msk   (0xffUL)
 
#define uart_xpic_app_uartdrvout_bf_align0_Pos   (2UL)
 
#define uart_xpic_app_uartdrvout_bf_align0_Msk   (0xfffffffcUL)
 
#define uart_xpic_app_uartdrvout_DRVRTS_Pos   (1UL)
 
#define uart_xpic_app_uartdrvout_DRVRTS_Msk   (0x2UL)
 
#define uart_xpic_app_uartdrvout_DRVTX_Pos   (0UL)
 
#define uart_xpic_app_uartdrvout_DRVTX_Msk   (0x1UL)
 
#define uart_xpic_app_uartcr_2_bf_align0_Pos   (2UL)
 
#define uart_xpic_app_uartcr_2_bf_align0_Msk   (0xfffffffcUL)
 
#define uart_xpic_app_uartcr_2_oversampling_8x_Pos   (1UL)
 
#define uart_xpic_app_uartcr_2_oversampling_8x_Msk   (0x2UL)
 
#define uart_xpic_app_uartcr_2_Baud_Rate_Mode_Pos   (0UL)
 
#define uart_xpic_app_uartcr_2_Baud_Rate_Mode_Msk   (0x1UL)
 
#define uart_xpic_app_uartrxiflsel_bf_align0_Pos   (6UL)
 
#define uart_xpic_app_uartrxiflsel_bf_align0_Msk   (0xffffffc0UL)
 
#define uart_xpic_app_uartrxiflsel_RXDMA_Pos   (5UL)
 
#define uart_xpic_app_uartrxiflsel_RXDMA_Msk   (0x20UL)
 
#define uart_xpic_app_uartrxiflsel_RXIFLSEL_Pos   (0UL)
 
#define uart_xpic_app_uartrxiflsel_RXIFLSEL_Msk   (0x1fUL)
 
#define uart_xpic_app_uarttxiflsel_bf_align0_Pos   (6UL)
 
#define uart_xpic_app_uarttxiflsel_bf_align0_Msk   (0xffffffc0UL)
 
#define uart_xpic_app_uarttxiflsel_TXDMA_Pos   (5UL)
 
#define uart_xpic_app_uarttxiflsel_TXDMA_Msk   (0x20UL)
 
#define uart_xpic_app_uarttxiflsel_TXIFLSEL_Pos   (0UL)
 
#define uart_xpic_app_uarttxiflsel_TXIFLSEL_Msk   (0x1fUL)
 
#define i2c_xpic_app_i2c_mcr_bf_align1_Pos   (19UL)
 
#define i2c_xpic_app_i2c_mcr_bf_align1_Msk   (0xfff80000UL)
 
#define i2c_xpic_app_i2c_mcr_en_timeout_Pos   (18UL)
 
#define i2c_xpic_app_i2c_mcr_en_timeout_Msk   (0x40000UL)
 
#define i2c_xpic_app_i2c_mcr_rst_i2c_Pos   (17UL)
 
#define i2c_xpic_app_i2c_mcr_rst_i2c_Msk   (0x20000UL)
 
#define i2c_xpic_app_i2c_mcr_pio_mode_Pos   (16UL)
 
#define i2c_xpic_app_i2c_mcr_pio_mode_Msk   (0x10000UL)
 
#define i2c_xpic_app_i2c_mcr_bf_align0_Pos   (11UL)
 
#define i2c_xpic_app_i2c_mcr_bf_align0_Msk   (0xf800UL)
 
#define i2c_xpic_app_i2c_mcr_sadr_Pos   (4UL)
 
#define i2c_xpic_app_i2c_mcr_sadr_Msk   (0x7f0UL)
 
#define i2c_xpic_app_i2c_mcr_mode_Pos   (1UL)
 
#define i2c_xpic_app_i2c_mcr_mode_Msk   (0xeUL)
 
#define i2c_xpic_app_i2c_mcr_en_i2c_Pos   (0UL)
 
#define i2c_xpic_app_i2c_mcr_en_i2c_Msk   (0x1UL)
 
#define i2c_xpic_app_i2c_scr_bf_align2_Pos   (21UL)
 
#define i2c_xpic_app_i2c_scr_bf_align2_Msk   (0xffe00000UL)
 
#define i2c_xpic_app_i2c_scr_autoreset_ac_start_Pos   (20UL)
 
#define i2c_xpic_app_i2c_scr_autoreset_ac_start_Msk   (0x100000UL)
 
#define i2c_xpic_app_i2c_scr_bf_align1_Pos   (19UL)
 
#define i2c_xpic_app_i2c_scr_bf_align1_Msk   (0x80000UL)
 
#define i2c_xpic_app_i2c_scr_ac_gcall_Pos   (18UL)
 
#define i2c_xpic_app_i2c_scr_ac_gcall_Msk   (0x40000UL)
 
#define i2c_xpic_app_i2c_scr_ac_start_Pos   (17UL)
 
#define i2c_xpic_app_i2c_scr_ac_start_Msk   (0x20000UL)
 
#define i2c_xpic_app_i2c_scr_ac_srx_Pos   (16UL)
 
#define i2c_xpic_app_i2c_scr_ac_srx_Msk   (0x10000UL)
 
#define i2c_xpic_app_i2c_scr_bf_align0_Pos   (11UL)
 
#define i2c_xpic_app_i2c_scr_bf_align0_Msk   (0xf800UL)
 
#define i2c_xpic_app_i2c_scr_sid10_Pos   (10UL)
 
#define i2c_xpic_app_i2c_scr_sid10_Msk   (0x400UL)
 
#define i2c_xpic_app_i2c_scr_sid_Pos   (0UL)
 
#define i2c_xpic_app_i2c_scr_sid_Msk   (0x3ffUL)
 
#define i2c_xpic_app_i2c_cmd_bf_align2_Pos   (28UL)
 
#define i2c_xpic_app_i2c_cmd_bf_align2_Msk   (0xf0000000UL)
 
#define i2c_xpic_app_i2c_cmd_acpollmax_Pos   (20UL)
 
#define i2c_xpic_app_i2c_cmd_acpollmax_Msk   (0xff00000UL)
 
#define i2c_xpic_app_i2c_cmd_bf_align1_Pos   (18UL)
 
#define i2c_xpic_app_i2c_cmd_bf_align1_Msk   (0xc0000UL)
 
#define i2c_xpic_app_i2c_cmd_tsize_Pos   (8UL)
 
#define i2c_xpic_app_i2c_cmd_tsize_Msk   (0x3ff00UL)
 
#define i2c_xpic_app_i2c_cmd_bf_align0_Pos   (4UL)
 
#define i2c_xpic_app_i2c_cmd_bf_align0_Msk   (0xf0UL)
 
#define i2c_xpic_app_i2c_cmd_cmd_Pos   (1UL)
 
#define i2c_xpic_app_i2c_cmd_cmd_Msk   (0xeUL)
 
#define i2c_xpic_app_i2c_cmd_nwr_Pos   (0UL)
 
#define i2c_xpic_app_i2c_cmd_nwr_Msk   (0x1UL)
 
#define i2c_xpic_app_i2c_mdr_bf_align0_Pos   (8UL)
 
#define i2c_xpic_app_i2c_mdr_bf_align0_Msk   (0xffffff00UL)
 
#define i2c_xpic_app_i2c_mdr_mdata_Pos   (0UL)
 
#define i2c_xpic_app_i2c_mdr_mdata_Msk   (0xffUL)
 
#define i2c_xpic_app_i2c_sdr_bf_align0_Pos   (8UL)
 
#define i2c_xpic_app_i2c_sdr_bf_align0_Msk   (0xffffff00UL)
 
#define i2c_xpic_app_i2c_sdr_sdata_Pos   (0UL)
 
#define i2c_xpic_app_i2c_sdr_sdata_Msk   (0xffUL)
 
#define i2c_xpic_app_i2c_mfifo_cr_bf_align1_Pos   (9UL)
 
#define i2c_xpic_app_i2c_mfifo_cr_bf_align1_Msk   (0xfffffe00UL)
 
#define i2c_xpic_app_i2c_mfifo_cr_mfifo_clr_Pos   (8UL)
 
#define i2c_xpic_app_i2c_mfifo_cr_mfifo_clr_Msk   (0x100UL)
 
#define i2c_xpic_app_i2c_mfifo_cr_bf_align0_Pos   (4UL)
 
#define i2c_xpic_app_i2c_mfifo_cr_bf_align0_Msk   (0xf0UL)
 
#define i2c_xpic_app_i2c_mfifo_cr_mfifo_wm_Pos   (0UL)
 
#define i2c_xpic_app_i2c_mfifo_cr_mfifo_wm_Msk   (0xfUL)
 
#define i2c_xpic_app_i2c_sfifo_cr_bf_align1_Pos   (9UL)
 
#define i2c_xpic_app_i2c_sfifo_cr_bf_align1_Msk   (0xfffffe00UL)
 
#define i2c_xpic_app_i2c_sfifo_cr_sfifo_clr_Pos   (8UL)
 
#define i2c_xpic_app_i2c_sfifo_cr_sfifo_clr_Msk   (0x100UL)
 
#define i2c_xpic_app_i2c_sfifo_cr_bf_align0_Pos   (4UL)
 
#define i2c_xpic_app_i2c_sfifo_cr_bf_align0_Msk   (0xf0UL)
 
#define i2c_xpic_app_i2c_sfifo_cr_sfifo_wm_Pos   (0UL)
 
#define i2c_xpic_app_i2c_sfifo_cr_sfifo_wm_Msk   (0xfUL)
 
#define i2c_xpic_app_i2c_sr_sda_state_Pos   (31UL)
 
#define i2c_xpic_app_i2c_sr_sda_state_Msk   (0x80000000UL)
 
#define i2c_xpic_app_i2c_sr_scl_state_Pos   (30UL)
 
#define i2c_xpic_app_i2c_sr_scl_state_Msk   (0x40000000UL)
 
#define i2c_xpic_app_i2c_sr_bf_align2_Pos   (29UL)
 
#define i2c_xpic_app_i2c_sr_bf_align2_Msk   (0x20000000UL)
 
#define i2c_xpic_app_i2c_sr_timeout_Pos   (28UL)
 
#define i2c_xpic_app_i2c_sr_timeout_Msk   (0x10000000UL)
 
#define i2c_xpic_app_i2c_sr_sid10_aced_Pos   (27UL)
 
#define i2c_xpic_app_i2c_sr_sid10_aced_Msk   (0x8000000UL)
 
#define i2c_xpic_app_i2c_sr_gcall_aced_Pos   (26UL)
 
#define i2c_xpic_app_i2c_sr_gcall_aced_Msk   (0x4000000UL)
 
#define i2c_xpic_app_i2c_sr_nwr_aced_Pos   (25UL)
 
#define i2c_xpic_app_i2c_sr_nwr_aced_Msk   (0x2000000UL)
 
#define i2c_xpic_app_i2c_sr_last_ac_Pos   (24UL)
 
#define i2c_xpic_app_i2c_sr_last_ac_Msk   (0x1000000UL)
 
#define i2c_xpic_app_i2c_sr_slave_access_Pos   (23UL)
 
#define i2c_xpic_app_i2c_sr_slave_access_Msk   (0x800000UL)
 
#define i2c_xpic_app_i2c_sr_started_Pos   (22UL)
 
#define i2c_xpic_app_i2c_sr_started_Msk   (0x400000UL)
 
#define i2c_xpic_app_i2c_sr_nwr_Pos   (21UL)
 
#define i2c_xpic_app_i2c_sr_nwr_Msk   (0x200000UL)
 
#define i2c_xpic_app_i2c_sr_bus_master_Pos   (20UL)
 
#define i2c_xpic_app_i2c_sr_bus_master_Msk   (0x100000UL)
 
#define i2c_xpic_app_i2c_sr_sfifo_err_undr_Pos   (19UL)
 
#define i2c_xpic_app_i2c_sr_sfifo_err_undr_Msk   (0x80000UL)
 
#define i2c_xpic_app_i2c_sr_sfifo_err_ovfl_Pos   (18UL)
 
#define i2c_xpic_app_i2c_sr_sfifo_err_ovfl_Msk   (0x40000UL)
 
#define i2c_xpic_app_i2c_sr_sfifo_full_Pos   (17UL)
 
#define i2c_xpic_app_i2c_sr_sfifo_full_Msk   (0x20000UL)
 
#define i2c_xpic_app_i2c_sr_sfifo_empty_Pos   (16UL)
 
#define i2c_xpic_app_i2c_sr_sfifo_empty_Msk   (0x10000UL)
 
#define i2c_xpic_app_i2c_sr_bf_align1_Pos   (15UL)
 
#define i2c_xpic_app_i2c_sr_bf_align1_Msk   (0x8000UL)
 
#define i2c_xpic_app_i2c_sr_sfifo_level_Pos   (10UL)
 
#define i2c_xpic_app_i2c_sr_sfifo_level_Msk   (0x7c00UL)
 
#define i2c_xpic_app_i2c_sr_mfifo_err_undr_Pos   (9UL)
 
#define i2c_xpic_app_i2c_sr_mfifo_err_undr_Msk   (0x200UL)
 
#define i2c_xpic_app_i2c_sr_mfifo_err_ovfl_Pos   (8UL)
 
#define i2c_xpic_app_i2c_sr_mfifo_err_ovfl_Msk   (0x100UL)
 
#define i2c_xpic_app_i2c_sr_mfifo_full_Pos   (7UL)
 
#define i2c_xpic_app_i2c_sr_mfifo_full_Msk   (0x80UL)
 
#define i2c_xpic_app_i2c_sr_mfifo_empty_Pos   (6UL)
 
#define i2c_xpic_app_i2c_sr_mfifo_empty_Msk   (0x40UL)
 
#define i2c_xpic_app_i2c_sr_bf_align0_Pos   (5UL)
 
#define i2c_xpic_app_i2c_sr_bf_align0_Msk   (0x20UL)
 
#define i2c_xpic_app_i2c_sr_mfifo_level_Pos   (0UL)
 
#define i2c_xpic_app_i2c_sr_mfifo_level_Msk   (0x1fUL)
 
#define i2c_xpic_app_i2c_irqmsk_bf_align0_Pos   (7UL)
 
#define i2c_xpic_app_i2c_irqmsk_bf_align0_Msk   (0xffffff80UL)
 
#define i2c_xpic_app_i2c_irqmsk_sreq_Pos   (6UL)
 
#define i2c_xpic_app_i2c_irqmsk_sreq_Msk   (0x40UL)
 
#define i2c_xpic_app_i2c_irqmsk_sfifo_req_Pos   (5UL)
 
#define i2c_xpic_app_i2c_irqmsk_sfifo_req_Msk   (0x20UL)
 
#define i2c_xpic_app_i2c_irqmsk_mfifo_req_Pos   (4UL)
 
#define i2c_xpic_app_i2c_irqmsk_mfifo_req_Msk   (0x10UL)
 
#define i2c_xpic_app_i2c_irqmsk_bus_busy_Pos   (3UL)
 
#define i2c_xpic_app_i2c_irqmsk_bus_busy_Msk   (0x8UL)
 
#define i2c_xpic_app_i2c_irqmsk_fifo_err_Pos   (2UL)
 
#define i2c_xpic_app_i2c_irqmsk_fifo_err_Msk   (0x4UL)
 
#define i2c_xpic_app_i2c_irqmsk_cmd_err_Pos   (1UL)
 
#define i2c_xpic_app_i2c_irqmsk_cmd_err_Msk   (0x2UL)
 
#define i2c_xpic_app_i2c_irqmsk_cmd_ok_Pos   (0UL)
 
#define i2c_xpic_app_i2c_irqmsk_cmd_ok_Msk   (0x1UL)
 
#define i2c_xpic_app_i2c_irqsr_bf_align0_Pos   (7UL)
 
#define i2c_xpic_app_i2c_irqsr_bf_align0_Msk   (0xffffff80UL)
 
#define i2c_xpic_app_i2c_irqsr_sreq_Pos   (6UL)
 
#define i2c_xpic_app_i2c_irqsr_sreq_Msk   (0x40UL)
 
#define i2c_xpic_app_i2c_irqsr_sfifo_req_Pos   (5UL)
 
#define i2c_xpic_app_i2c_irqsr_sfifo_req_Msk   (0x20UL)
 
#define i2c_xpic_app_i2c_irqsr_mfifo_req_Pos   (4UL)
 
#define i2c_xpic_app_i2c_irqsr_mfifo_req_Msk   (0x10UL)
 
#define i2c_xpic_app_i2c_irqsr_bus_busy_Pos   (3UL)
 
#define i2c_xpic_app_i2c_irqsr_bus_busy_Msk   (0x8UL)
 
#define i2c_xpic_app_i2c_irqsr_fifo_err_Pos   (2UL)
 
#define i2c_xpic_app_i2c_irqsr_fifo_err_Msk   (0x4UL)
 
#define i2c_xpic_app_i2c_irqsr_cmd_err_Pos   (1UL)
 
#define i2c_xpic_app_i2c_irqsr_cmd_err_Msk   (0x2UL)
 
#define i2c_xpic_app_i2c_irqsr_cmd_ok_Pos   (0UL)
 
#define i2c_xpic_app_i2c_irqsr_cmd_ok_Msk   (0x1UL)
 
#define i2c_xpic_app_i2c_irqmsked_bf_align0_Pos   (7UL)
 
#define i2c_xpic_app_i2c_irqmsked_bf_align0_Msk   (0xffffff80UL)
 
#define i2c_xpic_app_i2c_irqmsked_sreq_Pos   (6UL)
 
#define i2c_xpic_app_i2c_irqmsked_sreq_Msk   (0x40UL)
 
#define i2c_xpic_app_i2c_irqmsked_sfifo_req_Pos   (5UL)
 
#define i2c_xpic_app_i2c_irqmsked_sfifo_req_Msk   (0x20UL)
 
#define i2c_xpic_app_i2c_irqmsked_mfifo_req_Pos   (4UL)
 
#define i2c_xpic_app_i2c_irqmsked_mfifo_req_Msk   (0x10UL)
 
#define i2c_xpic_app_i2c_irqmsked_bus_busy_Pos   (3UL)
 
#define i2c_xpic_app_i2c_irqmsked_bus_busy_Msk   (0x8UL)
 
#define i2c_xpic_app_i2c_irqmsked_fifo_err_Pos   (2UL)
 
#define i2c_xpic_app_i2c_irqmsked_fifo_err_Msk   (0x4UL)
 
#define i2c_xpic_app_i2c_irqmsked_cmd_err_Pos   (1UL)
 
#define i2c_xpic_app_i2c_irqmsked_cmd_err_Msk   (0x2UL)
 
#define i2c_xpic_app_i2c_irqmsked_cmd_ok_Pos   (0UL)
 
#define i2c_xpic_app_i2c_irqmsked_cmd_ok_Msk   (0x1UL)
 
#define i2c_xpic_app_i2c_dmacr_bf_align0_Pos   (4UL)
 
#define i2c_xpic_app_i2c_dmacr_bf_align0_Msk   (0xfffffff0UL)
 
#define i2c_xpic_app_i2c_dmacr_sdmab_en_Pos   (3UL)
 
#define i2c_xpic_app_i2c_dmacr_sdmab_en_Msk   (0x8UL)
 
#define i2c_xpic_app_i2c_dmacr_sdmas_en_Pos   (2UL)
 
#define i2c_xpic_app_i2c_dmacr_sdmas_en_Msk   (0x4UL)
 
#define i2c_xpic_app_i2c_dmacr_mdmab_en_Pos   (1UL)
 
#define i2c_xpic_app_i2c_dmacr_mdmab_en_Msk   (0x2UL)
 
#define i2c_xpic_app_i2c_dmacr_mdmas_en_Pos   (0UL)
 
#define i2c_xpic_app_i2c_dmacr_mdmas_en_Msk   (0x1UL)
 
#define i2c_xpic_app_i2c_pio_bf_align1_Pos   (7UL)
 
#define i2c_xpic_app_i2c_pio_bf_align1_Msk   (0xffffff80UL)
 
#define i2c_xpic_app_i2c_pio_sda_in_ro_Pos   (6UL)
 
#define i2c_xpic_app_i2c_pio_sda_in_ro_Msk   (0x40UL)
 
#define i2c_xpic_app_i2c_pio_sda_oe_Pos   (5UL)
 
#define i2c_xpic_app_i2c_pio_sda_oe_Msk   (0x20UL)
 
#define i2c_xpic_app_i2c_pio_sda_out_Pos   (4UL)
 
#define i2c_xpic_app_i2c_pio_sda_out_Msk   (0x10UL)
 
#define i2c_xpic_app_i2c_pio_bf_align0_Pos   (3UL)
 
#define i2c_xpic_app_i2c_pio_bf_align0_Msk   (0x8UL)
 
#define i2c_xpic_app_i2c_pio_scl_in_ro_Pos   (2UL)
 
#define i2c_xpic_app_i2c_pio_scl_in_ro_Msk   (0x4UL)
 
#define i2c_xpic_app_i2c_pio_scl_oe_Pos   (1UL)
 
#define i2c_xpic_app_i2c_pio_scl_oe_Msk   (0x2UL)
 
#define i2c_xpic_app_i2c_pio_scl_out_Pos   (0UL)
 
#define i2c_xpic_app_i2c_pio_scl_out_Msk   (0x1UL)
 
#define spi_xpic_app_spi_cr0_netx100_comp_Pos   (31UL)
 
#define spi_xpic_app_spi_cr0_netx100_comp_Msk   (0x80000000UL)
 
#define spi_xpic_app_spi_cr0_bf_align3_Pos   (29UL)
 
#define spi_xpic_app_spi_cr0_bf_align3_Msk   (0x60000000UL)
 
#define spi_xpic_app_spi_cr0_slave_sig_early_Pos   (28UL)
 
#define spi_xpic_app_spi_cr0_slave_sig_early_Msk   (0x10000000UL)
 
#define spi_xpic_app_spi_cr0_filter_in_Pos   (27UL)
 
#define spi_xpic_app_spi_cr0_filter_in_Msk   (0x8000000UL)
 
#define spi_xpic_app_spi_cr0_bf_align2_Pos   (26UL)
 
#define spi_xpic_app_spi_cr0_bf_align2_Msk   (0x4000000UL)
 
#define spi_xpic_app_spi_cr0_format_Pos   (24UL)
 
#define spi_xpic_app_spi_cr0_format_Msk   (0x3000000UL)
 
#define spi_xpic_app_spi_cr0_bf_align1_Pos   (20UL)
 
#define spi_xpic_app_spi_cr0_bf_align1_Msk   (0xf00000UL)
 
#define spi_xpic_app_spi_cr0_sck_muladd_Pos   (8UL)
 
#define spi_xpic_app_spi_cr0_sck_muladd_Msk   (0xfff00UL)
 
#define spi_xpic_app_spi_cr0_SPH_Pos   (7UL)
 
#define spi_xpic_app_spi_cr0_SPH_Msk   (0x80UL)
 
#define spi_xpic_app_spi_cr0_SPO_Pos   (6UL)
 
#define spi_xpic_app_spi_cr0_SPO_Msk   (0x40UL)
 
#define spi_xpic_app_spi_cr0_bf_align0_Pos   (4UL)
 
#define spi_xpic_app_spi_cr0_bf_align0_Msk   (0x30UL)
 
#define spi_xpic_app_spi_cr0_datasize_Pos   (0UL)
 
#define spi_xpic_app_spi_cr0_datasize_Msk   (0xfUL)
 
#define spi_xpic_app_spi_cr1_bf_align3_Pos   (29UL)
 
#define spi_xpic_app_spi_cr1_bf_align3_Msk   (0xe0000000UL)
 
#define spi_xpic_app_spi_cr1_rx_fifo_clr_Pos   (28UL)
 
#define spi_xpic_app_spi_cr1_rx_fifo_clr_Msk   (0x10000000UL)
 
#define spi_xpic_app_spi_cr1_rx_fifo_wm_Pos   (24UL)
 
#define spi_xpic_app_spi_cr1_rx_fifo_wm_Msk   (0xf000000UL)
 
#define spi_xpic_app_spi_cr1_bf_align2_Pos   (21UL)
 
#define spi_xpic_app_spi_cr1_bf_align2_Msk   (0xe00000UL)
 
#define spi_xpic_app_spi_cr1_tx_fifo_clr_Pos   (20UL)
 
#define spi_xpic_app_spi_cr1_tx_fifo_clr_Msk   (0x100000UL)
 
#define spi_xpic_app_spi_cr1_tx_fifo_wm_Pos   (16UL)
 
#define spi_xpic_app_spi_cr1_tx_fifo_wm_Msk   (0xf0000UL)
 
#define spi_xpic_app_spi_cr1_bf_align1_Pos   (12UL)
 
#define spi_xpic_app_spi_cr1_bf_align1_Msk   (0xf000UL)
 
#define spi_xpic_app_spi_cr1_fss_static_Pos   (11UL)
 
#define spi_xpic_app_spi_cr1_fss_static_Msk   (0x800UL)
 
#define spi_xpic_app_spi_cr1_fss_Pos   (8UL)
 
#define spi_xpic_app_spi_cr1_fss_Msk   (0x700UL)
 
#define spi_xpic_app_spi_cr1_bf_align0_Pos   (4UL)
 
#define spi_xpic_app_spi_cr1_bf_align0_Msk   (0xf0UL)
 
#define spi_xpic_app_spi_cr1_SOD_Pos   (3UL)
 
#define spi_xpic_app_spi_cr1_SOD_Msk   (0x8UL)
 
#define spi_xpic_app_spi_cr1_MS_Pos   (2UL)
 
#define spi_xpic_app_spi_cr1_MS_Msk   (0x4UL)
 
#define spi_xpic_app_spi_cr1_SSE_Pos   (1UL)
 
#define spi_xpic_app_spi_cr1_SSE_Msk   (0x2UL)
 
#define spi_xpic_app_spi_cr1_LBM_Pos   (0UL)
 
#define spi_xpic_app_spi_cr1_LBM_Msk   (0x1UL)
 
#define spi_xpic_app_spi_dr_bf_align0_Pos   (17UL)
 
#define spi_xpic_app_spi_dr_bf_align0_Msk   (0xfffe0000UL)
 
#define spi_xpic_app_spi_dr_data_Pos   (0UL)
 
#define spi_xpic_app_spi_dr_data_Msk   (0x1ffffUL)
 
#define spi_xpic_app_spi_sr_rx_fifo_err_undr_Pos   (31UL)
 
#define spi_xpic_app_spi_sr_rx_fifo_err_undr_Msk   (0x80000000UL)
 
#define spi_xpic_app_spi_sr_rx_fifo_err_ovfl_Pos   (30UL)
 
#define spi_xpic_app_spi_sr_rx_fifo_err_ovfl_Msk   (0x40000000UL)
 
#define spi_xpic_app_spi_sr_bf_align2_Pos   (29UL)
 
#define spi_xpic_app_spi_sr_bf_align2_Msk   (0x20000000UL)
 
#define spi_xpic_app_spi_sr_rx_fifo_level_Pos   (24UL)
 
#define spi_xpic_app_spi_sr_rx_fifo_level_Msk   (0x1f000000UL)
 
#define spi_xpic_app_spi_sr_tx_fifo_err_undr_Pos   (23UL)
 
#define spi_xpic_app_spi_sr_tx_fifo_err_undr_Msk   (0x800000UL)
 
#define spi_xpic_app_spi_sr_tx_fifo_err_ovfl_Pos   (22UL)
 
#define spi_xpic_app_spi_sr_tx_fifo_err_ovfl_Msk   (0x400000UL)
 
#define spi_xpic_app_spi_sr_bf_align1_Pos   (21UL)
 
#define spi_xpic_app_spi_sr_bf_align1_Msk   (0x200000UL)
 
#define spi_xpic_app_spi_sr_tx_fifo_level_Pos   (16UL)
 
#define spi_xpic_app_spi_sr_tx_fifo_level_Msk   (0x1f0000UL)
 
#define spi_xpic_app_spi_sr_bf_align0_Pos   (5UL)
 
#define spi_xpic_app_spi_sr_bf_align0_Msk   (0xffe0UL)
 
#define spi_xpic_app_spi_sr_BSY_Pos   (4UL)
 
#define spi_xpic_app_spi_sr_BSY_Msk   (0x10UL)
 
#define spi_xpic_app_spi_sr_RFF_Pos   (3UL)
 
#define spi_xpic_app_spi_sr_RFF_Msk   (0x8UL)
 
#define spi_xpic_app_spi_sr_RNE_Pos   (2UL)
 
#define spi_xpic_app_spi_sr_RNE_Msk   (0x4UL)
 
#define spi_xpic_app_spi_sr_TNF_Pos   (1UL)
 
#define spi_xpic_app_spi_sr_TNF_Msk   (0x2UL)
 
#define spi_xpic_app_spi_sr_TFE_Pos   (0UL)
 
#define spi_xpic_app_spi_sr_TFE_Msk   (0x1UL)
 
#define spi_xpic_app_spi_imsc_bf_align0_Pos   (7UL)
 
#define spi_xpic_app_spi_imsc_bf_align0_Msk   (0xffffff80UL)
 
#define spi_xpic_app_spi_imsc_txeim_Pos   (6UL)
 
#define spi_xpic_app_spi_imsc_txeim_Msk   (0x40UL)
 
#define spi_xpic_app_spi_imsc_rxfim_Pos   (5UL)
 
#define spi_xpic_app_spi_imsc_rxfim_Msk   (0x20UL)
 
#define spi_xpic_app_spi_imsc_rxneim_Pos   (4UL)
 
#define spi_xpic_app_spi_imsc_rxneim_Msk   (0x10UL)
 
#define spi_xpic_app_spi_imsc_TXIM_Pos   (3UL)
 
#define spi_xpic_app_spi_imsc_TXIM_Msk   (0x8UL)
 
#define spi_xpic_app_spi_imsc_RXIM_Pos   (2UL)
 
#define spi_xpic_app_spi_imsc_RXIM_Msk   (0x4UL)
 
#define spi_xpic_app_spi_imsc_RTIM_Pos   (1UL)
 
#define spi_xpic_app_spi_imsc_RTIM_Msk   (0x2UL)
 
#define spi_xpic_app_spi_imsc_RORIM_Pos   (0UL)
 
#define spi_xpic_app_spi_imsc_RORIM_Msk   (0x1UL)
 
#define spi_xpic_app_spi_ris_bf_align0_Pos   (7UL)
 
#define spi_xpic_app_spi_ris_bf_align0_Msk   (0xffffff80UL)
 
#define spi_xpic_app_spi_ris_txeris_Pos   (6UL)
 
#define spi_xpic_app_spi_ris_txeris_Msk   (0x40UL)
 
#define spi_xpic_app_spi_ris_rxfris_Pos   (5UL)
 
#define spi_xpic_app_spi_ris_rxfris_Msk   (0x20UL)
 
#define spi_xpic_app_spi_ris_rxneris_Pos   (4UL)
 
#define spi_xpic_app_spi_ris_rxneris_Msk   (0x10UL)
 
#define spi_xpic_app_spi_ris_TXRIS_Pos   (3UL)
 
#define spi_xpic_app_spi_ris_TXRIS_Msk   (0x8UL)
 
#define spi_xpic_app_spi_ris_RXRIS_Pos   (2UL)
 
#define spi_xpic_app_spi_ris_RXRIS_Msk   (0x4UL)
 
#define spi_xpic_app_spi_ris_RTRIS_Pos   (1UL)
 
#define spi_xpic_app_spi_ris_RTRIS_Msk   (0x2UL)
 
#define spi_xpic_app_spi_ris_RORRIS_Pos   (0UL)
 
#define spi_xpic_app_spi_ris_RORRIS_Msk   (0x1UL)
 
#define spi_xpic_app_spi_mis_bf_align0_Pos   (7UL)
 
#define spi_xpic_app_spi_mis_bf_align0_Msk   (0xffffff80UL)
 
#define spi_xpic_app_spi_mis_txemis_Pos   (6UL)
 
#define spi_xpic_app_spi_mis_txemis_Msk   (0x40UL)
 
#define spi_xpic_app_spi_mis_rxfmis_Pos   (5UL)
 
#define spi_xpic_app_spi_mis_rxfmis_Msk   (0x20UL)
 
#define spi_xpic_app_spi_mis_rxnemis_Pos   (4UL)
 
#define spi_xpic_app_spi_mis_rxnemis_Msk   (0x10UL)
 
#define spi_xpic_app_spi_mis_TXMIS_Pos   (3UL)
 
#define spi_xpic_app_spi_mis_TXMIS_Msk   (0x8UL)
 
#define spi_xpic_app_spi_mis_RXMIS_Pos   (2UL)
 
#define spi_xpic_app_spi_mis_RXMIS_Msk   (0x4UL)
 
#define spi_xpic_app_spi_mis_RTMIS_Pos   (1UL)
 
#define spi_xpic_app_spi_mis_RTMIS_Msk   (0x2UL)
 
#define spi_xpic_app_spi_mis_RORMIS_Pos   (0UL)
 
#define spi_xpic_app_spi_mis_RORMIS_Msk   (0x1UL)
 
#define spi_xpic_app_spi_icr_bf_align0_Pos   (7UL)
 
#define spi_xpic_app_spi_icr_bf_align0_Msk   (0xffffff80UL)
 
#define spi_xpic_app_spi_icr_txeic_Pos   (6UL)
 
#define spi_xpic_app_spi_icr_txeic_Msk   (0x40UL)
 
#define spi_xpic_app_spi_icr_rxfic_Pos   (5UL)
 
#define spi_xpic_app_spi_icr_rxfic_Msk   (0x20UL)
 
#define spi_xpic_app_spi_icr_rxneic_Pos   (4UL)
 
#define spi_xpic_app_spi_icr_rxneic_Msk   (0x10UL)
 
#define spi_xpic_app_spi_icr_TXIC_Pos   (3UL)
 
#define spi_xpic_app_spi_icr_TXIC_Msk   (0x8UL)
 
#define spi_xpic_app_spi_icr_RXIC_Pos   (2UL)
 
#define spi_xpic_app_spi_icr_RXIC_Msk   (0x4UL)
 
#define spi_xpic_app_spi_icr_RTIC_Pos   (1UL)
 
#define spi_xpic_app_spi_icr_RTIC_Msk   (0x2UL)
 
#define spi_xpic_app_spi_icr_RORIC_Pos   (0UL)
 
#define spi_xpic_app_spi_icr_RORIC_Msk   (0x1UL)
 
#define spi_xpic_app_spi_dmacr_bf_align0_Pos   (2UL)
 
#define spi_xpic_app_spi_dmacr_bf_align0_Msk   (0xfffffffcUL)
 
#define spi_xpic_app_spi_dmacr_TXDMAE_Pos   (1UL)
 
#define spi_xpic_app_spi_dmacr_TXDMAE_Msk   (0x2UL)
 
#define spi_xpic_app_spi_dmacr_RXDMAE_Pos   (0UL)
 
#define spi_xpic_app_spi_dmacr_RXDMAE_Msk   (0x1UL)
 
#define spi_xpic_app_spi_data_register_bf_align0_Pos   (18UL)
 
#define spi_xpic_app_spi_data_register_bf_align0_Msk   (0xfffc0000UL)
 
#define spi_xpic_app_spi_data_register_dr_valid1_Pos   (17UL)
 
#define spi_xpic_app_spi_data_register_dr_valid1_Msk   (0x20000UL)
 
#define spi_xpic_app_spi_data_register_dr_valid0_Pos   (16UL)
 
#define spi_xpic_app_spi_data_register_dr_valid0_Msk   (0x10000UL)
 
#define spi_xpic_app_spi_data_register_data_byte_1_Pos   (8UL)
 
#define spi_xpic_app_spi_data_register_data_byte_1_Msk   (0xff00UL)
 
#define spi_xpic_app_spi_data_register_data_byte_0_Pos   (0UL)
 
#define spi_xpic_app_spi_data_register_data_byte_0_Msk   (0xffUL)
 
#define spi_xpic_app_spi_status_register_bf_align0_Pos   (26UL)
 
#define spi_xpic_app_spi_status_register_bf_align0_Msk   (0xfc000000UL)
 
#define spi_xpic_app_spi_status_register_SR_selected_Pos   (25UL)
 
#define spi_xpic_app_spi_status_register_SR_selected_Msk   (0x2000000UL)
 
#define spi_xpic_app_spi_status_register_SR_out_full_Pos   (24UL)
 
#define spi_xpic_app_spi_status_register_SR_out_full_Msk   (0x1000000UL)
 
#define spi_xpic_app_spi_status_register_SR_out_empty_Pos   (23UL)
 
#define spi_xpic_app_spi_status_register_SR_out_empty_Msk   (0x800000UL)
 
#define spi_xpic_app_spi_status_register_SR_out_fw_Pos   (22UL)
 
#define spi_xpic_app_spi_status_register_SR_out_fw_Msk   (0x400000UL)
 
#define spi_xpic_app_spi_status_register_SR_out_fuel_Pos   (21UL)
 
#define spi_xpic_app_spi_status_register_SR_out_fuel_Msk   (0x200000UL)
 
#define spi_xpic_app_spi_status_register_SR_in_full_Pos   (20UL)
 
#define spi_xpic_app_spi_status_register_SR_in_full_Msk   (0x100000UL)
 
#define spi_xpic_app_spi_status_register_SR_in_recdata_Pos   (19UL)
 
#define spi_xpic_app_spi_status_register_SR_in_recdata_Msk   (0x80000UL)
 
#define spi_xpic_app_spi_status_register_SR_in_fuel_Pos   (18UL)
 
#define spi_xpic_app_spi_status_register_SR_in_fuel_Msk   (0x40000UL)
 
#define spi_xpic_app_spi_status_register_SR_out_fuel_val_Pos   (9UL)
 
#define spi_xpic_app_spi_status_register_SR_out_fuel_val_Msk   (0x3fe00UL)
 
#define spi_xpic_app_spi_status_register_SR_in_fuel_val_Pos   (0UL)
 
#define spi_xpic_app_spi_status_register_SR_in_fuel_val_Msk   (0x1ffUL)
 
#define spi_xpic_app_spi_control_register_CR_en_Pos   (31UL)
 
#define spi_xpic_app_spi_control_register_CR_en_Msk   (0x80000000UL)
 
#define spi_xpic_app_spi_control_register_CR_ms_Pos   (30UL)
 
#define spi_xpic_app_spi_control_register_CR_ms_Msk   (0x40000000UL)
 
#define spi_xpic_app_spi_control_register_CR_cpol_Pos   (29UL)
 
#define spi_xpic_app_spi_control_register_CR_cpol_Msk   (0x20000000UL)
 
#define spi_xpic_app_spi_control_register_CR_ncpha_Pos   (28UL)
 
#define spi_xpic_app_spi_control_register_CR_ncpha_Msk   (0x10000000UL)
 
#define spi_xpic_app_spi_control_register_CR_burst_Pos   (25UL)
 
#define spi_xpic_app_spi_control_register_CR_burst_Msk   (0xe000000UL)
 
#define spi_xpic_app_spi_control_register_CR_burstdelay_Pos   (22UL)
 
#define spi_xpic_app_spi_control_register_CR_burstdelay_Msk   (0x1c00000UL)
 
#define spi_xpic_app_spi_control_register_CR_clr_outfifo_Pos   (21UL)
 
#define spi_xpic_app_spi_control_register_CR_clr_outfifo_Msk   (0x200000UL)
 
#define spi_xpic_app_spi_control_register_CR_clr_infifo_Pos   (20UL)
 
#define spi_xpic_app_spi_control_register_CR_clr_infifo_Msk   (0x100000UL)
 
#define spi_xpic_app_spi_control_register_bf_align1_Pos   (12UL)
 
#define spi_xpic_app_spi_control_register_bf_align1_Msk   (0xff000UL)
 
#define spi_xpic_app_spi_control_register_CS_mode_Pos   (11UL)
 
#define spi_xpic_app_spi_control_register_CS_mode_Msk   (0x800UL)
 
#define spi_xpic_app_spi_control_register_CR_ss_Pos   (8UL)
 
#define spi_xpic_app_spi_control_register_CR_ss_Msk   (0x700UL)
 
#define spi_xpic_app_spi_control_register_CR_write_Pos   (7UL)
 
#define spi_xpic_app_spi_control_register_CR_write_Msk   (0x80UL)
 
#define spi_xpic_app_spi_control_register_CR_read_Pos   (6UL)
 
#define spi_xpic_app_spi_control_register_CR_read_Msk   (0x40UL)
 
#define spi_xpic_app_spi_control_register_bf_align0_Pos   (5UL)
 
#define spi_xpic_app_spi_control_register_bf_align0_Msk   (0x20UL)
 
#define spi_xpic_app_spi_control_register_CR_speed_Pos   (1UL)
 
#define spi_xpic_app_spi_control_register_CR_speed_Msk   (0x1eUL)
 
#define spi_xpic_app_spi_control_register_CR_softreset_Pos   (0UL)
 
#define spi_xpic_app_spi_control_register_CR_softreset_Msk   (0x1UL)
 
#define spi_xpic_app_spi_interrupt_control_register_bf_align0_Pos   (25UL)
 
#define spi_xpic_app_spi_interrupt_control_register_bf_align0_Msk   (0xfe000000UL)
 
#define spi_xpic_app_spi_interrupt_control_register_IR_out_full_en_Pos   (24UL)
 
#define spi_xpic_app_spi_interrupt_control_register_IR_out_full_en_Msk   (0x1000000UL)
 
#define spi_xpic_app_spi_interrupt_control_register_IR_out_empty_en_Pos   (23UL)
 
#define spi_xpic_app_spi_interrupt_control_register_IR_out_empty_en_Msk   (0x800000UL)
 
#define spi_xpic_app_spi_interrupt_control_register_IR_out_fw_en_Pos   (22UL)
 
#define spi_xpic_app_spi_interrupt_control_register_IR_out_fw_en_Msk   (0x400000UL)
 
#define spi_xpic_app_spi_interrupt_control_register_IR_out_fuel_en_Pos   (21UL)
 
#define spi_xpic_app_spi_interrupt_control_register_IR_out_fuel_en_Msk   (0x200000UL)
 
#define spi_xpic_app_spi_interrupt_control_register_IR_in_full_en_Pos   (20UL)
 
#define spi_xpic_app_spi_interrupt_control_register_IR_in_full_en_Msk   (0x100000UL)
 
#define spi_xpic_app_spi_interrupt_control_register_IR_in_recdata_en_Pos   (19UL)
 
#define spi_xpic_app_spi_interrupt_control_register_IR_in_recdata_en_Msk   (0x80000UL)
 
#define spi_xpic_app_spi_interrupt_control_register_IR_in_fuel_en_Pos   (18UL)
 
#define spi_xpic_app_spi_interrupt_control_register_IR_in_fuel_en_Msk   (0x40000UL)
 
#define spi_xpic_app_spi_interrupt_control_register_IR_out_fuel_Pos   (9UL)
 
#define spi_xpic_app_spi_interrupt_control_register_IR_out_fuel_Msk   (0x3fe00UL)
 
#define spi_xpic_app_spi_interrupt_control_register_IR_in_fuel_Pos   (0UL)
 
#define spi_xpic_app_spi_interrupt_control_register_IR_in_fuel_Msk   (0x1ffUL)
 
#define xlink0_xlink_cfg_end_spl_Pos   (28UL)
 
#define xlink0_xlink_cfg_end_spl_Msk   (0xf0000000UL)
 
#define xlink0_xlink_cfg_start_spl_Pos   (24UL)
 
#define xlink0_xlink_cfg_start_spl_Msk   (0xf000000UL)
 
#define xlink0_xlink_cfg_bits2rec_Pos   (20UL)
 
#define xlink0_xlink_cfg_bits2rec_Msk   (0xf00000UL)
 
#define xlink0_xlink_cfg_cnt_da_Pos   (19UL)
 
#define xlink0_xlink_cfg_cnt_da_Msk   (0x80000UL)
 
#define xlink0_xlink_cfg_bclk2oe_en_Pos   (18UL)
 
#define xlink0_xlink_cfg_bclk2oe_en_Msk   (0x40000UL)
 
#define xlink0_xlink_cfg_fb_en_Pos   (17UL)
 
#define xlink0_xlink_cfg_fb_en_Msk   (0x20000UL)
 
#define xlink0_xlink_cfg_xlink_en_Pos   (16UL)
 
#define xlink0_xlink_cfg_xlink_en_Msk   (0x10000UL)
 
#define xlink0_xlink_cfg_rate_inc_Pos   (0UL)
 
#define xlink0_xlink_cfg_rate_inc_Msk   (0xffffUL)
 
#define xlink0_xlink_tx_bf_align0_Pos   (18UL)
 
#define xlink0_xlink_tx_bf_align0_Msk   (0xfffc0000UL)
 
#define xlink0_xlink_tx_idle_ro_Pos   (17UL)
 
#define xlink0_xlink_tx_idle_ro_Msk   (0x20000UL)
 
#define xlink0_xlink_tx_rdy_ro_Pos   (16UL)
 
#define xlink0_xlink_tx_rdy_ro_Msk   (0x10000UL)
 
#define xlink0_xlink_tx_hold_Pos   (0UL)
 
#define xlink0_xlink_tx_hold_Msk   (0xffffUL)
 
#define xlink0_xlink_rx_bf_align1_Pos   (22UL)
 
#define xlink0_xlink_rx_bf_align1_Msk   (0xffc00000UL)
 
#define xlink0_xlink_rx_spl_err_ro_Pos   (21UL)
 
#define xlink0_xlink_rx_spl_err_ro_Msk   (0x200000UL)
 
#define xlink0_xlink_rx_ovf_err_ro_Pos   (20UL)
 
#define xlink0_xlink_rx_ovf_err_ro_Msk   (0x100000UL)
 
#define xlink0_xlink_rx_rxd_ro_Pos   (19UL)
 
#define xlink0_xlink_rx_rxd_ro_Msk   (0x80000UL)
 
#define xlink0_xlink_rx_bf_align0_Pos   (17UL)
 
#define xlink0_xlink_rx_bf_align0_Msk   (0x60000UL)
 
#define xlink0_xlink_rx_rdy_ro_Pos   (16UL)
 
#define xlink0_xlink_rx_rdy_ro_Msk   (0x10000UL)
 
#define xlink0_xlink_rx_hold_ro_Pos   (0UL)
 
#define xlink0_xlink_rx_hold_ro_Msk   (0xffffUL)
 
#define xlink0_xlink_stat_bf_align0_Pos   (25UL)
 
#define xlink0_xlink_stat_bf_align0_Msk   (0xfe000000UL)
 
#define xlink0_xlink_stat_filter_en_Pos   (24UL)
 
#define xlink0_xlink_stat_filter_en_Msk   (0x1000000UL)
 
#define xlink0_xlink_stat_set_wakeup_Pos   (23UL)
 
#define xlink0_xlink_stat_set_wakeup_Msk   (0x800000UL)
 
#define xlink0_xlink_stat_set_txoe_Pos   (22UL)
 
#define xlink0_xlink_stat_set_txoe_Msk   (0x400000UL)
 
#define xlink0_xlink_stat_set_tx_Pos   (21UL)
 
#define xlink0_xlink_stat_set_tx_Msk   (0x200000UL)
 
#define xlink0_xlink_stat_io_mode_Pos   (20UL)
 
#define xlink0_xlink_stat_io_mode_Msk   (0x100000UL)
 
#define xlink0_xlink_stat_txoe_ro_Pos   (19UL)
 
#define xlink0_xlink_stat_txoe_ro_Msk   (0x80000UL)
 
#define xlink0_xlink_stat_rxo_ro_Pos   (18UL)
 
#define xlink0_xlink_stat_rxo_ro_Msk   (0x40000UL)
 
#define xlink0_xlink_stat_txo_ro_Pos   (17UL)
 
#define xlink0_xlink_stat_txo_ro_Msk   (0x20000UL)
 
#define xlink0_xlink_stat_bit_clk_ro_Pos   (16UL)
 
#define xlink0_xlink_stat_bit_clk_ro_Msk   (0x10000UL)
 
#define xlink0_xlink_stat_bit_cnt_ro_Pos   (0UL)
 
#define xlink0_xlink_stat_bit_cnt_ro_Msk   (0xffffUL)
 
#define xlink1_xlink_cfg_end_spl_Pos   (28UL)
 
#define xlink1_xlink_cfg_end_spl_Msk   (0xf0000000UL)
 
#define xlink1_xlink_cfg_start_spl_Pos   (24UL)
 
#define xlink1_xlink_cfg_start_spl_Msk   (0xf000000UL)
 
#define xlink1_xlink_cfg_bits2rec_Pos   (20UL)
 
#define xlink1_xlink_cfg_bits2rec_Msk   (0xf00000UL)
 
#define xlink1_xlink_cfg_cnt_da_Pos   (19UL)
 
#define xlink1_xlink_cfg_cnt_da_Msk   (0x80000UL)
 
#define xlink1_xlink_cfg_bclk2oe_en_Pos   (18UL)
 
#define xlink1_xlink_cfg_bclk2oe_en_Msk   (0x40000UL)
 
#define xlink1_xlink_cfg_fb_en_Pos   (17UL)
 
#define xlink1_xlink_cfg_fb_en_Msk   (0x20000UL)
 
#define xlink1_xlink_cfg_xlink_en_Pos   (16UL)
 
#define xlink1_xlink_cfg_xlink_en_Msk   (0x10000UL)
 
#define xlink1_xlink_cfg_rate_inc_Pos   (0UL)
 
#define xlink1_xlink_cfg_rate_inc_Msk   (0xffffUL)
 
#define xlink1_xlink_tx_bf_align0_Pos   (18UL)
 
#define xlink1_xlink_tx_bf_align0_Msk   (0xfffc0000UL)
 
#define xlink1_xlink_tx_idle_ro_Pos   (17UL)
 
#define xlink1_xlink_tx_idle_ro_Msk   (0x20000UL)
 
#define xlink1_xlink_tx_rdy_ro_Pos   (16UL)
 
#define xlink1_xlink_tx_rdy_ro_Msk   (0x10000UL)
 
#define xlink1_xlink_tx_hold_Pos   (0UL)
 
#define xlink1_xlink_tx_hold_Msk   (0xffffUL)
 
#define xlink1_xlink_rx_bf_align1_Pos   (22UL)
 
#define xlink1_xlink_rx_bf_align1_Msk   (0xffc00000UL)
 
#define xlink1_xlink_rx_spl_err_ro_Pos   (21UL)
 
#define xlink1_xlink_rx_spl_err_ro_Msk   (0x200000UL)
 
#define xlink1_xlink_rx_ovf_err_ro_Pos   (20UL)
 
#define xlink1_xlink_rx_ovf_err_ro_Msk   (0x100000UL)
 
#define xlink1_xlink_rx_rxd_ro_Pos   (19UL)
 
#define xlink1_xlink_rx_rxd_ro_Msk   (0x80000UL)
 
#define xlink1_xlink_rx_bf_align0_Pos   (17UL)
 
#define xlink1_xlink_rx_bf_align0_Msk   (0x60000UL)
 
#define xlink1_xlink_rx_rdy_ro_Pos   (16UL)
 
#define xlink1_xlink_rx_rdy_ro_Msk   (0x10000UL)
 
#define xlink1_xlink_rx_hold_ro_Pos   (0UL)
 
#define xlink1_xlink_rx_hold_ro_Msk   (0xffffUL)
 
#define xlink1_xlink_stat_bf_align0_Pos   (25UL)
 
#define xlink1_xlink_stat_bf_align0_Msk   (0xfe000000UL)
 
#define xlink1_xlink_stat_filter_en_Pos   (24UL)
 
#define xlink1_xlink_stat_filter_en_Msk   (0x1000000UL)
 
#define xlink1_xlink_stat_set_wakeup_Pos   (23UL)
 
#define xlink1_xlink_stat_set_wakeup_Msk   (0x800000UL)
 
#define xlink1_xlink_stat_set_txoe_Pos   (22UL)
 
#define xlink1_xlink_stat_set_txoe_Msk   (0x400000UL)
 
#define xlink1_xlink_stat_set_tx_Pos   (21UL)
 
#define xlink1_xlink_stat_set_tx_Msk   (0x200000UL)
 
#define xlink1_xlink_stat_io_mode_Pos   (20UL)
 
#define xlink1_xlink_stat_io_mode_Msk   (0x100000UL)
 
#define xlink1_xlink_stat_txoe_ro_Pos   (19UL)
 
#define xlink1_xlink_stat_txoe_ro_Msk   (0x80000UL)
 
#define xlink1_xlink_stat_rxo_ro_Pos   (18UL)
 
#define xlink1_xlink_stat_rxo_ro_Msk   (0x40000UL)
 
#define xlink1_xlink_stat_txo_ro_Pos   (17UL)
 
#define xlink1_xlink_stat_txo_ro_Msk   (0x20000UL)
 
#define xlink1_xlink_stat_bit_clk_ro_Pos   (16UL)
 
#define xlink1_xlink_stat_bit_clk_ro_Msk   (0x10000UL)
 
#define xlink1_xlink_stat_bit_cnt_ro_Pos   (0UL)
 
#define xlink1_xlink_stat_bit_cnt_ro_Msk   (0xffffUL)
 
#define xlink2_xlink_cfg_end_spl_Pos   (28UL)
 
#define xlink2_xlink_cfg_end_spl_Msk   (0xf0000000UL)
 
#define xlink2_xlink_cfg_start_spl_Pos   (24UL)
 
#define xlink2_xlink_cfg_start_spl_Msk   (0xf000000UL)
 
#define xlink2_xlink_cfg_bits2rec_Pos   (20UL)
 
#define xlink2_xlink_cfg_bits2rec_Msk   (0xf00000UL)
 
#define xlink2_xlink_cfg_cnt_da_Pos   (19UL)
 
#define xlink2_xlink_cfg_cnt_da_Msk   (0x80000UL)
 
#define xlink2_xlink_cfg_bclk2oe_en_Pos   (18UL)
 
#define xlink2_xlink_cfg_bclk2oe_en_Msk   (0x40000UL)
 
#define xlink2_xlink_cfg_fb_en_Pos   (17UL)
 
#define xlink2_xlink_cfg_fb_en_Msk   (0x20000UL)
 
#define xlink2_xlink_cfg_xlink_en_Pos   (16UL)
 
#define xlink2_xlink_cfg_xlink_en_Msk   (0x10000UL)
 
#define xlink2_xlink_cfg_rate_inc_Pos   (0UL)
 
#define xlink2_xlink_cfg_rate_inc_Msk   (0xffffUL)
 
#define xlink2_xlink_tx_bf_align0_Pos   (18UL)
 
#define xlink2_xlink_tx_bf_align0_Msk   (0xfffc0000UL)
 
#define xlink2_xlink_tx_idle_ro_Pos   (17UL)
 
#define xlink2_xlink_tx_idle_ro_Msk   (0x20000UL)
 
#define xlink2_xlink_tx_rdy_ro_Pos   (16UL)
 
#define xlink2_xlink_tx_rdy_ro_Msk   (0x10000UL)
 
#define xlink2_xlink_tx_hold_Pos   (0UL)
 
#define xlink2_xlink_tx_hold_Msk   (0xffffUL)
 
#define xlink2_xlink_rx_bf_align1_Pos   (22UL)
 
#define xlink2_xlink_rx_bf_align1_Msk   (0xffc00000UL)
 
#define xlink2_xlink_rx_spl_err_ro_Pos   (21UL)
 
#define xlink2_xlink_rx_spl_err_ro_Msk   (0x200000UL)
 
#define xlink2_xlink_rx_ovf_err_ro_Pos   (20UL)
 
#define xlink2_xlink_rx_ovf_err_ro_Msk   (0x100000UL)
 
#define xlink2_xlink_rx_rxd_ro_Pos   (19UL)
 
#define xlink2_xlink_rx_rxd_ro_Msk   (0x80000UL)
 
#define xlink2_xlink_rx_bf_align0_Pos   (17UL)
 
#define xlink2_xlink_rx_bf_align0_Msk   (0x60000UL)
 
#define xlink2_xlink_rx_rdy_ro_Pos   (16UL)
 
#define xlink2_xlink_rx_rdy_ro_Msk   (0x10000UL)
 
#define xlink2_xlink_rx_hold_ro_Pos   (0UL)
 
#define xlink2_xlink_rx_hold_ro_Msk   (0xffffUL)
 
#define xlink2_xlink_stat_bf_align0_Pos   (25UL)
 
#define xlink2_xlink_stat_bf_align0_Msk   (0xfe000000UL)
 
#define xlink2_xlink_stat_filter_en_Pos   (24UL)
 
#define xlink2_xlink_stat_filter_en_Msk   (0x1000000UL)
 
#define xlink2_xlink_stat_set_wakeup_Pos   (23UL)
 
#define xlink2_xlink_stat_set_wakeup_Msk   (0x800000UL)
 
#define xlink2_xlink_stat_set_txoe_Pos   (22UL)
 
#define xlink2_xlink_stat_set_txoe_Msk   (0x400000UL)
 
#define xlink2_xlink_stat_set_tx_Pos   (21UL)
 
#define xlink2_xlink_stat_set_tx_Msk   (0x200000UL)
 
#define xlink2_xlink_stat_io_mode_Pos   (20UL)
 
#define xlink2_xlink_stat_io_mode_Msk   (0x100000UL)
 
#define xlink2_xlink_stat_txoe_ro_Pos   (19UL)
 
#define xlink2_xlink_stat_txoe_ro_Msk   (0x80000UL)
 
#define xlink2_xlink_stat_rxo_ro_Pos   (18UL)
 
#define xlink2_xlink_stat_rxo_ro_Msk   (0x40000UL)
 
#define xlink2_xlink_stat_txo_ro_Pos   (17UL)
 
#define xlink2_xlink_stat_txo_ro_Msk   (0x20000UL)
 
#define xlink2_xlink_stat_bit_clk_ro_Pos   (16UL)
 
#define xlink2_xlink_stat_bit_clk_ro_Msk   (0x10000UL)
 
#define xlink2_xlink_stat_bit_cnt_ro_Pos   (0UL)
 
#define xlink2_xlink_stat_bit_cnt_ro_Msk   (0xffffUL)
 
#define xlink3_xlink_cfg_end_spl_Pos   (28UL)
 
#define xlink3_xlink_cfg_end_spl_Msk   (0xf0000000UL)
 
#define xlink3_xlink_cfg_start_spl_Pos   (24UL)
 
#define xlink3_xlink_cfg_start_spl_Msk   (0xf000000UL)
 
#define xlink3_xlink_cfg_bits2rec_Pos   (20UL)
 
#define xlink3_xlink_cfg_bits2rec_Msk   (0xf00000UL)
 
#define xlink3_xlink_cfg_cnt_da_Pos   (19UL)
 
#define xlink3_xlink_cfg_cnt_da_Msk   (0x80000UL)
 
#define xlink3_xlink_cfg_bclk2oe_en_Pos   (18UL)
 
#define xlink3_xlink_cfg_bclk2oe_en_Msk   (0x40000UL)
 
#define xlink3_xlink_cfg_fb_en_Pos   (17UL)
 
#define xlink3_xlink_cfg_fb_en_Msk   (0x20000UL)
 
#define xlink3_xlink_cfg_xlink_en_Pos   (16UL)
 
#define xlink3_xlink_cfg_xlink_en_Msk   (0x10000UL)
 
#define xlink3_xlink_cfg_rate_inc_Pos   (0UL)
 
#define xlink3_xlink_cfg_rate_inc_Msk   (0xffffUL)
 
#define xlink3_xlink_tx_bf_align0_Pos   (18UL)
 
#define xlink3_xlink_tx_bf_align0_Msk   (0xfffc0000UL)
 
#define xlink3_xlink_tx_idle_ro_Pos   (17UL)
 
#define xlink3_xlink_tx_idle_ro_Msk   (0x20000UL)
 
#define xlink3_xlink_tx_rdy_ro_Pos   (16UL)
 
#define xlink3_xlink_tx_rdy_ro_Msk   (0x10000UL)
 
#define xlink3_xlink_tx_hold_Pos   (0UL)
 
#define xlink3_xlink_tx_hold_Msk   (0xffffUL)
 
#define xlink3_xlink_rx_bf_align1_Pos   (22UL)
 
#define xlink3_xlink_rx_bf_align1_Msk   (0xffc00000UL)
 
#define xlink3_xlink_rx_spl_err_ro_Pos   (21UL)
 
#define xlink3_xlink_rx_spl_err_ro_Msk   (0x200000UL)
 
#define xlink3_xlink_rx_ovf_err_ro_Pos   (20UL)
 
#define xlink3_xlink_rx_ovf_err_ro_Msk   (0x100000UL)
 
#define xlink3_xlink_rx_rxd_ro_Pos   (19UL)
 
#define xlink3_xlink_rx_rxd_ro_Msk   (0x80000UL)
 
#define xlink3_xlink_rx_bf_align0_Pos   (17UL)
 
#define xlink3_xlink_rx_bf_align0_Msk   (0x60000UL)
 
#define xlink3_xlink_rx_rdy_ro_Pos   (16UL)
 
#define xlink3_xlink_rx_rdy_ro_Msk   (0x10000UL)
 
#define xlink3_xlink_rx_hold_ro_Pos   (0UL)
 
#define xlink3_xlink_rx_hold_ro_Msk   (0xffffUL)
 
#define xlink3_xlink_stat_bf_align0_Pos   (25UL)
 
#define xlink3_xlink_stat_bf_align0_Msk   (0xfe000000UL)
 
#define xlink3_xlink_stat_filter_en_Pos   (24UL)
 
#define xlink3_xlink_stat_filter_en_Msk   (0x1000000UL)
 
#define xlink3_xlink_stat_set_wakeup_Pos   (23UL)
 
#define xlink3_xlink_stat_set_wakeup_Msk   (0x800000UL)
 
#define xlink3_xlink_stat_set_txoe_Pos   (22UL)
 
#define xlink3_xlink_stat_set_txoe_Msk   (0x400000UL)
 
#define xlink3_xlink_stat_set_tx_Pos   (21UL)
 
#define xlink3_xlink_stat_set_tx_Msk   (0x200000UL)
 
#define xlink3_xlink_stat_io_mode_Pos   (20UL)
 
#define xlink3_xlink_stat_io_mode_Msk   (0x100000UL)
 
#define xlink3_xlink_stat_txoe_ro_Pos   (19UL)
 
#define xlink3_xlink_stat_txoe_ro_Msk   (0x80000UL)
 
#define xlink3_xlink_stat_rxo_ro_Pos   (18UL)
 
#define xlink3_xlink_stat_rxo_ro_Msk   (0x40000UL)
 
#define xlink3_xlink_stat_txo_ro_Pos   (17UL)
 
#define xlink3_xlink_stat_txo_ro_Msk   (0x20000UL)
 
#define xlink3_xlink_stat_bit_clk_ro_Pos   (16UL)
 
#define xlink3_xlink_stat_bit_clk_ro_Msk   (0x10000UL)
 
#define xlink3_xlink_stat_bit_cnt_ro_Pos   (0UL)
 
#define xlink3_xlink_stat_bit_cnt_ro_Msk   (0xffffUL)
 
#define xlink4_xlink_cfg_end_spl_Pos   (28UL)
 
#define xlink4_xlink_cfg_end_spl_Msk   (0xf0000000UL)
 
#define xlink4_xlink_cfg_start_spl_Pos   (24UL)
 
#define xlink4_xlink_cfg_start_spl_Msk   (0xf000000UL)
 
#define xlink4_xlink_cfg_bits2rec_Pos   (20UL)
 
#define xlink4_xlink_cfg_bits2rec_Msk   (0xf00000UL)
 
#define xlink4_xlink_cfg_cnt_da_Pos   (19UL)
 
#define xlink4_xlink_cfg_cnt_da_Msk   (0x80000UL)
 
#define xlink4_xlink_cfg_bclk2oe_en_Pos   (18UL)
 
#define xlink4_xlink_cfg_bclk2oe_en_Msk   (0x40000UL)
 
#define xlink4_xlink_cfg_fb_en_Pos   (17UL)
 
#define xlink4_xlink_cfg_fb_en_Msk   (0x20000UL)
 
#define xlink4_xlink_cfg_xlink_en_Pos   (16UL)
 
#define xlink4_xlink_cfg_xlink_en_Msk   (0x10000UL)
 
#define xlink4_xlink_cfg_rate_inc_Pos   (0UL)
 
#define xlink4_xlink_cfg_rate_inc_Msk   (0xffffUL)
 
#define xlink4_xlink_tx_bf_align0_Pos   (18UL)
 
#define xlink4_xlink_tx_bf_align0_Msk   (0xfffc0000UL)
 
#define xlink4_xlink_tx_idle_ro_Pos   (17UL)
 
#define xlink4_xlink_tx_idle_ro_Msk   (0x20000UL)
 
#define xlink4_xlink_tx_rdy_ro_Pos   (16UL)
 
#define xlink4_xlink_tx_rdy_ro_Msk   (0x10000UL)
 
#define xlink4_xlink_tx_hold_Pos   (0UL)
 
#define xlink4_xlink_tx_hold_Msk   (0xffffUL)
 
#define xlink4_xlink_rx_bf_align1_Pos   (22UL)
 
#define xlink4_xlink_rx_bf_align1_Msk   (0xffc00000UL)
 
#define xlink4_xlink_rx_spl_err_ro_Pos   (21UL)
 
#define xlink4_xlink_rx_spl_err_ro_Msk   (0x200000UL)
 
#define xlink4_xlink_rx_ovf_err_ro_Pos   (20UL)
 
#define xlink4_xlink_rx_ovf_err_ro_Msk   (0x100000UL)
 
#define xlink4_xlink_rx_rxd_ro_Pos   (19UL)
 
#define xlink4_xlink_rx_rxd_ro_Msk   (0x80000UL)
 
#define xlink4_xlink_rx_bf_align0_Pos   (17UL)
 
#define xlink4_xlink_rx_bf_align0_Msk   (0x60000UL)
 
#define xlink4_xlink_rx_rdy_ro_Pos   (16UL)
 
#define xlink4_xlink_rx_rdy_ro_Msk   (0x10000UL)
 
#define xlink4_xlink_rx_hold_ro_Pos   (0UL)
 
#define xlink4_xlink_rx_hold_ro_Msk   (0xffffUL)
 
#define xlink4_xlink_stat_bf_align0_Pos   (25UL)
 
#define xlink4_xlink_stat_bf_align0_Msk   (0xfe000000UL)
 
#define xlink4_xlink_stat_filter_en_Pos   (24UL)
 
#define xlink4_xlink_stat_filter_en_Msk   (0x1000000UL)
 
#define xlink4_xlink_stat_set_wakeup_Pos   (23UL)
 
#define xlink4_xlink_stat_set_wakeup_Msk   (0x800000UL)
 
#define xlink4_xlink_stat_set_txoe_Pos   (22UL)
 
#define xlink4_xlink_stat_set_txoe_Msk   (0x400000UL)
 
#define xlink4_xlink_stat_set_tx_Pos   (21UL)
 
#define xlink4_xlink_stat_set_tx_Msk   (0x200000UL)
 
#define xlink4_xlink_stat_io_mode_Pos   (20UL)
 
#define xlink4_xlink_stat_io_mode_Msk   (0x100000UL)
 
#define xlink4_xlink_stat_txoe_ro_Pos   (19UL)
 
#define xlink4_xlink_stat_txoe_ro_Msk   (0x80000UL)
 
#define xlink4_xlink_stat_rxo_ro_Pos   (18UL)
 
#define xlink4_xlink_stat_rxo_ro_Msk   (0x40000UL)
 
#define xlink4_xlink_stat_txo_ro_Pos   (17UL)
 
#define xlink4_xlink_stat_txo_ro_Msk   (0x20000UL)
 
#define xlink4_xlink_stat_bit_clk_ro_Pos   (16UL)
 
#define xlink4_xlink_stat_bit_clk_ro_Msk   (0x10000UL)
 
#define xlink4_xlink_stat_bit_cnt_ro_Pos   (0UL)
 
#define xlink4_xlink_stat_bit_cnt_ro_Msk   (0xffffUL)
 
#define xlink5_xlink_cfg_end_spl_Pos   (28UL)
 
#define xlink5_xlink_cfg_end_spl_Msk   (0xf0000000UL)
 
#define xlink5_xlink_cfg_start_spl_Pos   (24UL)
 
#define xlink5_xlink_cfg_start_spl_Msk   (0xf000000UL)
 
#define xlink5_xlink_cfg_bits2rec_Pos   (20UL)
 
#define xlink5_xlink_cfg_bits2rec_Msk   (0xf00000UL)
 
#define xlink5_xlink_cfg_cnt_da_Pos   (19UL)
 
#define xlink5_xlink_cfg_cnt_da_Msk   (0x80000UL)
 
#define xlink5_xlink_cfg_bclk2oe_en_Pos   (18UL)
 
#define xlink5_xlink_cfg_bclk2oe_en_Msk   (0x40000UL)
 
#define xlink5_xlink_cfg_fb_en_Pos   (17UL)
 
#define xlink5_xlink_cfg_fb_en_Msk   (0x20000UL)
 
#define xlink5_xlink_cfg_xlink_en_Pos   (16UL)
 
#define xlink5_xlink_cfg_xlink_en_Msk   (0x10000UL)
 
#define xlink5_xlink_cfg_rate_inc_Pos   (0UL)
 
#define xlink5_xlink_cfg_rate_inc_Msk   (0xffffUL)
 
#define xlink5_xlink_tx_bf_align0_Pos   (18UL)
 
#define xlink5_xlink_tx_bf_align0_Msk   (0xfffc0000UL)
 
#define xlink5_xlink_tx_idle_ro_Pos   (17UL)
 
#define xlink5_xlink_tx_idle_ro_Msk   (0x20000UL)
 
#define xlink5_xlink_tx_rdy_ro_Pos   (16UL)
 
#define xlink5_xlink_tx_rdy_ro_Msk   (0x10000UL)
 
#define xlink5_xlink_tx_hold_Pos   (0UL)
 
#define xlink5_xlink_tx_hold_Msk   (0xffffUL)
 
#define xlink5_xlink_rx_bf_align1_Pos   (22UL)
 
#define xlink5_xlink_rx_bf_align1_Msk   (0xffc00000UL)
 
#define xlink5_xlink_rx_spl_err_ro_Pos   (21UL)
 
#define xlink5_xlink_rx_spl_err_ro_Msk   (0x200000UL)
 
#define xlink5_xlink_rx_ovf_err_ro_Pos   (20UL)
 
#define xlink5_xlink_rx_ovf_err_ro_Msk   (0x100000UL)
 
#define xlink5_xlink_rx_rxd_ro_Pos   (19UL)
 
#define xlink5_xlink_rx_rxd_ro_Msk   (0x80000UL)
 
#define xlink5_xlink_rx_bf_align0_Pos   (17UL)
 
#define xlink5_xlink_rx_bf_align0_Msk   (0x60000UL)
 
#define xlink5_xlink_rx_rdy_ro_Pos   (16UL)
 
#define xlink5_xlink_rx_rdy_ro_Msk   (0x10000UL)
 
#define xlink5_xlink_rx_hold_ro_Pos   (0UL)
 
#define xlink5_xlink_rx_hold_ro_Msk   (0xffffUL)
 
#define xlink5_xlink_stat_bf_align0_Pos   (25UL)
 
#define xlink5_xlink_stat_bf_align0_Msk   (0xfe000000UL)
 
#define xlink5_xlink_stat_filter_en_Pos   (24UL)
 
#define xlink5_xlink_stat_filter_en_Msk   (0x1000000UL)
 
#define xlink5_xlink_stat_set_wakeup_Pos   (23UL)
 
#define xlink5_xlink_stat_set_wakeup_Msk   (0x800000UL)
 
#define xlink5_xlink_stat_set_txoe_Pos   (22UL)
 
#define xlink5_xlink_stat_set_txoe_Msk   (0x400000UL)
 
#define xlink5_xlink_stat_set_tx_Pos   (21UL)
 
#define xlink5_xlink_stat_set_tx_Msk   (0x200000UL)
 
#define xlink5_xlink_stat_io_mode_Pos   (20UL)
 
#define xlink5_xlink_stat_io_mode_Msk   (0x100000UL)
 
#define xlink5_xlink_stat_txoe_ro_Pos   (19UL)
 
#define xlink5_xlink_stat_txoe_ro_Msk   (0x80000UL)
 
#define xlink5_xlink_stat_rxo_ro_Pos   (18UL)
 
#define xlink5_xlink_stat_rxo_ro_Msk   (0x40000UL)
 
#define xlink5_xlink_stat_txo_ro_Pos   (17UL)
 
#define xlink5_xlink_stat_txo_ro_Msk   (0x20000UL)
 
#define xlink5_xlink_stat_bit_clk_ro_Pos   (16UL)
 
#define xlink5_xlink_stat_bit_clk_ro_Msk   (0x10000UL)
 
#define xlink5_xlink_stat_bit_cnt_ro_Pos   (0UL)
 
#define xlink5_xlink_stat_bit_cnt_ro_Msk   (0xffffUL)
 
#define xlink6_xlink_cfg_end_spl_Pos   (28UL)
 
#define xlink6_xlink_cfg_end_spl_Msk   (0xf0000000UL)
 
#define xlink6_xlink_cfg_start_spl_Pos   (24UL)
 
#define xlink6_xlink_cfg_start_spl_Msk   (0xf000000UL)
 
#define xlink6_xlink_cfg_bits2rec_Pos   (20UL)
 
#define xlink6_xlink_cfg_bits2rec_Msk   (0xf00000UL)
 
#define xlink6_xlink_cfg_cnt_da_Pos   (19UL)
 
#define xlink6_xlink_cfg_cnt_da_Msk   (0x80000UL)
 
#define xlink6_xlink_cfg_bclk2oe_en_Pos   (18UL)
 
#define xlink6_xlink_cfg_bclk2oe_en_Msk   (0x40000UL)
 
#define xlink6_xlink_cfg_fb_en_Pos   (17UL)
 
#define xlink6_xlink_cfg_fb_en_Msk   (0x20000UL)
 
#define xlink6_xlink_cfg_xlink_en_Pos   (16UL)
 
#define xlink6_xlink_cfg_xlink_en_Msk   (0x10000UL)
 
#define xlink6_xlink_cfg_rate_inc_Pos   (0UL)
 
#define xlink6_xlink_cfg_rate_inc_Msk   (0xffffUL)
 
#define xlink6_xlink_tx_bf_align0_Pos   (18UL)
 
#define xlink6_xlink_tx_bf_align0_Msk   (0xfffc0000UL)
 
#define xlink6_xlink_tx_idle_ro_Pos   (17UL)
 
#define xlink6_xlink_tx_idle_ro_Msk   (0x20000UL)
 
#define xlink6_xlink_tx_rdy_ro_Pos   (16UL)
 
#define xlink6_xlink_tx_rdy_ro_Msk   (0x10000UL)
 
#define xlink6_xlink_tx_hold_Pos   (0UL)
 
#define xlink6_xlink_tx_hold_Msk   (0xffffUL)
 
#define xlink6_xlink_rx_bf_align1_Pos   (22UL)
 
#define xlink6_xlink_rx_bf_align1_Msk   (0xffc00000UL)
 
#define xlink6_xlink_rx_spl_err_ro_Pos   (21UL)
 
#define xlink6_xlink_rx_spl_err_ro_Msk   (0x200000UL)
 
#define xlink6_xlink_rx_ovf_err_ro_Pos   (20UL)
 
#define xlink6_xlink_rx_ovf_err_ro_Msk   (0x100000UL)
 
#define xlink6_xlink_rx_rxd_ro_Pos   (19UL)
 
#define xlink6_xlink_rx_rxd_ro_Msk   (0x80000UL)
 
#define xlink6_xlink_rx_bf_align0_Pos   (17UL)
 
#define xlink6_xlink_rx_bf_align0_Msk   (0x60000UL)
 
#define xlink6_xlink_rx_rdy_ro_Pos   (16UL)
 
#define xlink6_xlink_rx_rdy_ro_Msk   (0x10000UL)
 
#define xlink6_xlink_rx_hold_ro_Pos   (0UL)
 
#define xlink6_xlink_rx_hold_ro_Msk   (0xffffUL)
 
#define xlink6_xlink_stat_bf_align0_Pos   (25UL)
 
#define xlink6_xlink_stat_bf_align0_Msk   (0xfe000000UL)
 
#define xlink6_xlink_stat_filter_en_Pos   (24UL)
 
#define xlink6_xlink_stat_filter_en_Msk   (0x1000000UL)
 
#define xlink6_xlink_stat_set_wakeup_Pos   (23UL)
 
#define xlink6_xlink_stat_set_wakeup_Msk   (0x800000UL)
 
#define xlink6_xlink_stat_set_txoe_Pos   (22UL)
 
#define xlink6_xlink_stat_set_txoe_Msk   (0x400000UL)
 
#define xlink6_xlink_stat_set_tx_Pos   (21UL)
 
#define xlink6_xlink_stat_set_tx_Msk   (0x200000UL)
 
#define xlink6_xlink_stat_io_mode_Pos   (20UL)
 
#define xlink6_xlink_stat_io_mode_Msk   (0x100000UL)
 
#define xlink6_xlink_stat_txoe_ro_Pos   (19UL)
 
#define xlink6_xlink_stat_txoe_ro_Msk   (0x80000UL)
 
#define xlink6_xlink_stat_rxo_ro_Pos   (18UL)
 
#define xlink6_xlink_stat_rxo_ro_Msk   (0x40000UL)
 
#define xlink6_xlink_stat_txo_ro_Pos   (17UL)
 
#define xlink6_xlink_stat_txo_ro_Msk   (0x20000UL)
 
#define xlink6_xlink_stat_bit_clk_ro_Pos   (16UL)
 
#define xlink6_xlink_stat_bit_clk_ro_Msk   (0x10000UL)
 
#define xlink6_xlink_stat_bit_cnt_ro_Pos   (0UL)
 
#define xlink6_xlink_stat_bit_cnt_ro_Msk   (0xffffUL)
 
#define xlink7_xlink_cfg_end_spl_Pos   (28UL)
 
#define xlink7_xlink_cfg_end_spl_Msk   (0xf0000000UL)
 
#define xlink7_xlink_cfg_start_spl_Pos   (24UL)
 
#define xlink7_xlink_cfg_start_spl_Msk   (0xf000000UL)
 
#define xlink7_xlink_cfg_bits2rec_Pos   (20UL)
 
#define xlink7_xlink_cfg_bits2rec_Msk   (0xf00000UL)
 
#define xlink7_xlink_cfg_cnt_da_Pos   (19UL)
 
#define xlink7_xlink_cfg_cnt_da_Msk   (0x80000UL)
 
#define xlink7_xlink_cfg_bclk2oe_en_Pos   (18UL)
 
#define xlink7_xlink_cfg_bclk2oe_en_Msk   (0x40000UL)
 
#define xlink7_xlink_cfg_fb_en_Pos   (17UL)
 
#define xlink7_xlink_cfg_fb_en_Msk   (0x20000UL)
 
#define xlink7_xlink_cfg_xlink_en_Pos   (16UL)
 
#define xlink7_xlink_cfg_xlink_en_Msk   (0x10000UL)
 
#define xlink7_xlink_cfg_rate_inc_Pos   (0UL)
 
#define xlink7_xlink_cfg_rate_inc_Msk   (0xffffUL)
 
#define xlink7_xlink_tx_bf_align0_Pos   (18UL)
 
#define xlink7_xlink_tx_bf_align0_Msk   (0xfffc0000UL)
 
#define xlink7_xlink_tx_idle_ro_Pos   (17UL)
 
#define xlink7_xlink_tx_idle_ro_Msk   (0x20000UL)
 
#define xlink7_xlink_tx_rdy_ro_Pos   (16UL)
 
#define xlink7_xlink_tx_rdy_ro_Msk   (0x10000UL)
 
#define xlink7_xlink_tx_hold_Pos   (0UL)
 
#define xlink7_xlink_tx_hold_Msk   (0xffffUL)
 
#define xlink7_xlink_rx_bf_align1_Pos   (22UL)
 
#define xlink7_xlink_rx_bf_align1_Msk   (0xffc00000UL)
 
#define xlink7_xlink_rx_spl_err_ro_Pos   (21UL)
 
#define xlink7_xlink_rx_spl_err_ro_Msk   (0x200000UL)
 
#define xlink7_xlink_rx_ovf_err_ro_Pos   (20UL)
 
#define xlink7_xlink_rx_ovf_err_ro_Msk   (0x100000UL)
 
#define xlink7_xlink_rx_rxd_ro_Pos   (19UL)
 
#define xlink7_xlink_rx_rxd_ro_Msk   (0x80000UL)
 
#define xlink7_xlink_rx_bf_align0_Pos   (17UL)
 
#define xlink7_xlink_rx_bf_align0_Msk   (0x60000UL)
 
#define xlink7_xlink_rx_rdy_ro_Pos   (16UL)
 
#define xlink7_xlink_rx_rdy_ro_Msk   (0x10000UL)
 
#define xlink7_xlink_rx_hold_ro_Pos   (0UL)
 
#define xlink7_xlink_rx_hold_ro_Msk   (0xffffUL)
 
#define xlink7_xlink_stat_bf_align0_Pos   (25UL)
 
#define xlink7_xlink_stat_bf_align0_Msk   (0xfe000000UL)
 
#define xlink7_xlink_stat_filter_en_Pos   (24UL)
 
#define xlink7_xlink_stat_filter_en_Msk   (0x1000000UL)
 
#define xlink7_xlink_stat_set_wakeup_Pos   (23UL)
 
#define xlink7_xlink_stat_set_wakeup_Msk   (0x800000UL)
 
#define xlink7_xlink_stat_set_txoe_Pos   (22UL)
 
#define xlink7_xlink_stat_set_txoe_Msk   (0x400000UL)
 
#define xlink7_xlink_stat_set_tx_Pos   (21UL)
 
#define xlink7_xlink_stat_set_tx_Msk   (0x200000UL)
 
#define xlink7_xlink_stat_io_mode_Pos   (20UL)
 
#define xlink7_xlink_stat_io_mode_Msk   (0x100000UL)
 
#define xlink7_xlink_stat_txoe_ro_Pos   (19UL)
 
#define xlink7_xlink_stat_txoe_ro_Msk   (0x80000UL)
 
#define xlink7_xlink_stat_rxo_ro_Pos   (18UL)
 
#define xlink7_xlink_stat_rxo_ro_Msk   (0x40000UL)
 
#define xlink7_xlink_stat_txo_ro_Pos   (17UL)
 
#define xlink7_xlink_stat_txo_ro_Msk   (0x20000UL)
 
#define xlink7_xlink_stat_bit_clk_ro_Pos   (16UL)
 
#define xlink7_xlink_stat_bit_clk_ro_Msk   (0x10000UL)
 
#define xlink7_xlink_stat_bit_cnt_ro_Pos   (0UL)
 
#define xlink7_xlink_stat_bit_cnt_ro_Msk   (0xffffUL)
 
#define io_link_irq_io_link_irq_raw_bf_align7_Pos   (31UL)
 
#define io_link_irq_io_link_irq_raw_bf_align7_Msk   (0x80000000UL)
 
#define io_link_irq_io_link_irq_raw_xlink7_shift_en_Pos   (30UL)
 
#define io_link_irq_io_link_irq_raw_xlink7_shift_en_Msk   (0x40000000UL)
 
#define io_link_irq_io_link_irq_raw_xlink7_rx_next_Pos   (29UL)
 
#define io_link_irq_io_link_irq_raw_xlink7_rx_next_Msk   (0x20000000UL)
 
#define io_link_irq_io_link_irq_raw_xlink7_tx_next_Pos   (28UL)
 
#define io_link_irq_io_link_irq_raw_xlink7_tx_next_Msk   (0x10000000UL)
 
#define io_link_irq_io_link_irq_raw_bf_align6_Pos   (27UL)
 
#define io_link_irq_io_link_irq_raw_bf_align6_Msk   (0x8000000UL)
 
#define io_link_irq_io_link_irq_raw_xlink6_shift_en_Pos   (26UL)
 
#define io_link_irq_io_link_irq_raw_xlink6_shift_en_Msk   (0x4000000UL)
 
#define io_link_irq_io_link_irq_raw_xlink6_rx_next_Pos   (25UL)
 
#define io_link_irq_io_link_irq_raw_xlink6_rx_next_Msk   (0x2000000UL)
 
#define io_link_irq_io_link_irq_raw_xlink6_tx_next_Pos   (24UL)
 
#define io_link_irq_io_link_irq_raw_xlink6_tx_next_Msk   (0x1000000UL)
 
#define io_link_irq_io_link_irq_raw_bf_align5_Pos   (23UL)
 
#define io_link_irq_io_link_irq_raw_bf_align5_Msk   (0x800000UL)
 
#define io_link_irq_io_link_irq_raw_xlink5_shift_en_Pos   (22UL)
 
#define io_link_irq_io_link_irq_raw_xlink5_shift_en_Msk   (0x400000UL)
 
#define io_link_irq_io_link_irq_raw_xlink5_rx_next_Pos   (21UL)
 
#define io_link_irq_io_link_irq_raw_xlink5_rx_next_Msk   (0x200000UL)
 
#define io_link_irq_io_link_irq_raw_xlink5_tx_next_Pos   (20UL)
 
#define io_link_irq_io_link_irq_raw_xlink5_tx_next_Msk   (0x100000UL)
 
#define io_link_irq_io_link_irq_raw_bf_align4_Pos   (19UL)
 
#define io_link_irq_io_link_irq_raw_bf_align4_Msk   (0x80000UL)
 
#define io_link_irq_io_link_irq_raw_xlink4_shift_en_Pos   (18UL)
 
#define io_link_irq_io_link_irq_raw_xlink4_shift_en_Msk   (0x40000UL)
 
#define io_link_irq_io_link_irq_raw_xlink4_rx_next_Pos   (17UL)
 
#define io_link_irq_io_link_irq_raw_xlink4_rx_next_Msk   (0x20000UL)
 
#define io_link_irq_io_link_irq_raw_xlink4_tx_next_Pos   (16UL)
 
#define io_link_irq_io_link_irq_raw_xlink4_tx_next_Msk   (0x10000UL)
 
#define io_link_irq_io_link_irq_raw_bf_align3_Pos   (15UL)
 
#define io_link_irq_io_link_irq_raw_bf_align3_Msk   (0x8000UL)
 
#define io_link_irq_io_link_irq_raw_xlink3_shift_en_Pos   (14UL)
 
#define io_link_irq_io_link_irq_raw_xlink3_shift_en_Msk   (0x4000UL)
 
#define io_link_irq_io_link_irq_raw_xlink3_rx_next_Pos   (13UL)
 
#define io_link_irq_io_link_irq_raw_xlink3_rx_next_Msk   (0x2000UL)
 
#define io_link_irq_io_link_irq_raw_xlink3_tx_next_Pos   (12UL)
 
#define io_link_irq_io_link_irq_raw_xlink3_tx_next_Msk   (0x1000UL)
 
#define io_link_irq_io_link_irq_raw_bf_align2_Pos   (11UL)
 
#define io_link_irq_io_link_irq_raw_bf_align2_Msk   (0x800UL)
 
#define io_link_irq_io_link_irq_raw_xlink2_shift_en_Pos   (10UL)
 
#define io_link_irq_io_link_irq_raw_xlink2_shift_en_Msk   (0x400UL)
 
#define io_link_irq_io_link_irq_raw_xlink2_rx_next_Pos   (9UL)
 
#define io_link_irq_io_link_irq_raw_xlink2_rx_next_Msk   (0x200UL)
 
#define io_link_irq_io_link_irq_raw_xlink2_tx_next_Pos   (8UL)
 
#define io_link_irq_io_link_irq_raw_xlink2_tx_next_Msk   (0x100UL)
 
#define io_link_irq_io_link_irq_raw_bf_align1_Pos   (7UL)
 
#define io_link_irq_io_link_irq_raw_bf_align1_Msk   (0x80UL)
 
#define io_link_irq_io_link_irq_raw_xlink1_shift_en_Pos   (6UL)
 
#define io_link_irq_io_link_irq_raw_xlink1_shift_en_Msk   (0x40UL)
 
#define io_link_irq_io_link_irq_raw_xlink1_rx_next_Pos   (5UL)
 
#define io_link_irq_io_link_irq_raw_xlink1_rx_next_Msk   (0x20UL)
 
#define io_link_irq_io_link_irq_raw_xlink1_tx_next_Pos   (4UL)
 
#define io_link_irq_io_link_irq_raw_xlink1_tx_next_Msk   (0x10UL)
 
#define io_link_irq_io_link_irq_raw_bf_align0_Pos   (3UL)
 
#define io_link_irq_io_link_irq_raw_bf_align0_Msk   (0x8UL)
 
#define io_link_irq_io_link_irq_raw_xlink0_shift_en_Pos   (2UL)
 
#define io_link_irq_io_link_irq_raw_xlink0_shift_en_Msk   (0x4UL)
 
#define io_link_irq_io_link_irq_raw_xlink0_rx_next_Pos   (1UL)
 
#define io_link_irq_io_link_irq_raw_xlink0_rx_next_Msk   (0x2UL)
 
#define io_link_irq_io_link_irq_raw_xlink0_tx_next_Pos   (0UL)
 
#define io_link_irq_io_link_irq_raw_xlink0_tx_next_Msk   (0x1UL)
 
#define io_link_irq_io_link_irq_masked_bf_align7_Pos   (31UL)
 
#define io_link_irq_io_link_irq_masked_bf_align7_Msk   (0x80000000UL)
 
#define io_link_irq_io_link_irq_masked_xlink7_shift_en_Pos   (30UL)
 
#define io_link_irq_io_link_irq_masked_xlink7_shift_en_Msk   (0x40000000UL)
 
#define io_link_irq_io_link_irq_masked_xlink7_rx_next_Pos   (29UL)
 
#define io_link_irq_io_link_irq_masked_xlink7_rx_next_Msk   (0x20000000UL)
 
#define io_link_irq_io_link_irq_masked_xlink7_tx_next_Pos   (28UL)
 
#define io_link_irq_io_link_irq_masked_xlink7_tx_next_Msk   (0x10000000UL)
 
#define io_link_irq_io_link_irq_masked_bf_align6_Pos   (27UL)
 
#define io_link_irq_io_link_irq_masked_bf_align6_Msk   (0x8000000UL)
 
#define io_link_irq_io_link_irq_masked_xlink6_shift_en_Pos   (26UL)
 
#define io_link_irq_io_link_irq_masked_xlink6_shift_en_Msk   (0x4000000UL)
 
#define io_link_irq_io_link_irq_masked_xlink6_rx_next_Pos   (25UL)
 
#define io_link_irq_io_link_irq_masked_xlink6_rx_next_Msk   (0x2000000UL)
 
#define io_link_irq_io_link_irq_masked_xlink6_tx_next_Pos   (24UL)
 
#define io_link_irq_io_link_irq_masked_xlink6_tx_next_Msk   (0x1000000UL)
 
#define io_link_irq_io_link_irq_masked_bf_align5_Pos   (23UL)
 
#define io_link_irq_io_link_irq_masked_bf_align5_Msk   (0x800000UL)
 
#define io_link_irq_io_link_irq_masked_xlink5_shift_en_Pos   (22UL)
 
#define io_link_irq_io_link_irq_masked_xlink5_shift_en_Msk   (0x400000UL)
 
#define io_link_irq_io_link_irq_masked_xlink5_rx_next_Pos   (21UL)
 
#define io_link_irq_io_link_irq_masked_xlink5_rx_next_Msk   (0x200000UL)
 
#define io_link_irq_io_link_irq_masked_xlink5_tx_next_Pos   (20UL)
 
#define io_link_irq_io_link_irq_masked_xlink5_tx_next_Msk   (0x100000UL)
 
#define io_link_irq_io_link_irq_masked_bf_align4_Pos   (19UL)
 
#define io_link_irq_io_link_irq_masked_bf_align4_Msk   (0x80000UL)
 
#define io_link_irq_io_link_irq_masked_xlink4_shift_en_Pos   (18UL)
 
#define io_link_irq_io_link_irq_masked_xlink4_shift_en_Msk   (0x40000UL)
 
#define io_link_irq_io_link_irq_masked_xlink4_rx_next_Pos   (17UL)
 
#define io_link_irq_io_link_irq_masked_xlink4_rx_next_Msk   (0x20000UL)
 
#define io_link_irq_io_link_irq_masked_xlink4_tx_next_Pos   (16UL)
 
#define io_link_irq_io_link_irq_masked_xlink4_tx_next_Msk   (0x10000UL)
 
#define io_link_irq_io_link_irq_masked_bf_align3_Pos   (15UL)
 
#define io_link_irq_io_link_irq_masked_bf_align3_Msk   (0x8000UL)
 
#define io_link_irq_io_link_irq_masked_xlink3_shift_en_Pos   (14UL)
 
#define io_link_irq_io_link_irq_masked_xlink3_shift_en_Msk   (0x4000UL)
 
#define io_link_irq_io_link_irq_masked_xlink3_rx_next_Pos   (13UL)
 
#define io_link_irq_io_link_irq_masked_xlink3_rx_next_Msk   (0x2000UL)
 
#define io_link_irq_io_link_irq_masked_xlink3_tx_next_Pos   (12UL)
 
#define io_link_irq_io_link_irq_masked_xlink3_tx_next_Msk   (0x1000UL)
 
#define io_link_irq_io_link_irq_masked_bf_align2_Pos   (11UL)
 
#define io_link_irq_io_link_irq_masked_bf_align2_Msk   (0x800UL)
 
#define io_link_irq_io_link_irq_masked_xlink2_shift_en_Pos   (10UL)
 
#define io_link_irq_io_link_irq_masked_xlink2_shift_en_Msk   (0x400UL)
 
#define io_link_irq_io_link_irq_masked_xlink2_rx_next_Pos   (9UL)
 
#define io_link_irq_io_link_irq_masked_xlink2_rx_next_Msk   (0x200UL)
 
#define io_link_irq_io_link_irq_masked_xlink2_tx_next_Pos   (8UL)
 
#define io_link_irq_io_link_irq_masked_xlink2_tx_next_Msk   (0x100UL)
 
#define io_link_irq_io_link_irq_masked_bf_align1_Pos   (7UL)
 
#define io_link_irq_io_link_irq_masked_bf_align1_Msk   (0x80UL)
 
#define io_link_irq_io_link_irq_masked_xlink1_shift_en_Pos   (6UL)
 
#define io_link_irq_io_link_irq_masked_xlink1_shift_en_Msk   (0x40UL)
 
#define io_link_irq_io_link_irq_masked_xlink1_rx_next_Pos   (5UL)
 
#define io_link_irq_io_link_irq_masked_xlink1_rx_next_Msk   (0x20UL)
 
#define io_link_irq_io_link_irq_masked_xlink1_tx_next_Pos   (4UL)
 
#define io_link_irq_io_link_irq_masked_xlink1_tx_next_Msk   (0x10UL)
 
#define io_link_irq_io_link_irq_masked_bf_align0_Pos   (3UL)
 
#define io_link_irq_io_link_irq_masked_bf_align0_Msk   (0x8UL)
 
#define io_link_irq_io_link_irq_masked_xlink0_shift_en_Pos   (2UL)
 
#define io_link_irq_io_link_irq_masked_xlink0_shift_en_Msk   (0x4UL)
 
#define io_link_irq_io_link_irq_masked_xlink0_rx_next_Pos   (1UL)
 
#define io_link_irq_io_link_irq_masked_xlink0_rx_next_Msk   (0x2UL)
 
#define io_link_irq_io_link_irq_masked_xlink0_tx_next_Pos   (0UL)
 
#define io_link_irq_io_link_irq_masked_xlink0_tx_next_Msk   (0x1UL)
 
#define io_link_irq_io_link_irq_msk_set_bf_align7_Pos   (31UL)
 
#define io_link_irq_io_link_irq_msk_set_bf_align7_Msk   (0x80000000UL)
 
#define io_link_irq_io_link_irq_msk_set_xlink7_shift_en_Pos   (30UL)
 
#define io_link_irq_io_link_irq_msk_set_xlink7_shift_en_Msk   (0x40000000UL)
 
#define io_link_irq_io_link_irq_msk_set_xlink7_rx_next_Pos   (29UL)
 
#define io_link_irq_io_link_irq_msk_set_xlink7_rx_next_Msk   (0x20000000UL)
 
#define io_link_irq_io_link_irq_msk_set_xlink7_tx_next_Pos   (28UL)
 
#define io_link_irq_io_link_irq_msk_set_xlink7_tx_next_Msk   (0x10000000UL)
 
#define io_link_irq_io_link_irq_msk_set_bf_align6_Pos   (27UL)
 
#define io_link_irq_io_link_irq_msk_set_bf_align6_Msk   (0x8000000UL)
 
#define io_link_irq_io_link_irq_msk_set_xlink6_shift_en_Pos   (26UL)
 
#define io_link_irq_io_link_irq_msk_set_xlink6_shift_en_Msk   (0x4000000UL)
 
#define io_link_irq_io_link_irq_msk_set_xlink6_rx_next_Pos   (25UL)
 
#define io_link_irq_io_link_irq_msk_set_xlink6_rx_next_Msk   (0x2000000UL)
 
#define io_link_irq_io_link_irq_msk_set_xlink6_tx_next_Pos   (24UL)
 
#define io_link_irq_io_link_irq_msk_set_xlink6_tx_next_Msk   (0x1000000UL)
 
#define io_link_irq_io_link_irq_msk_set_bf_align5_Pos   (23UL)
 
#define io_link_irq_io_link_irq_msk_set_bf_align5_Msk   (0x800000UL)
 
#define io_link_irq_io_link_irq_msk_set_xlink5_shift_en_Pos   (22UL)
 
#define io_link_irq_io_link_irq_msk_set_xlink5_shift_en_Msk   (0x400000UL)
 
#define io_link_irq_io_link_irq_msk_set_xlink5_rx_next_Pos   (21UL)
 
#define io_link_irq_io_link_irq_msk_set_xlink5_rx_next_Msk   (0x200000UL)
 
#define io_link_irq_io_link_irq_msk_set_xlink5_tx_next_Pos   (20UL)
 
#define io_link_irq_io_link_irq_msk_set_xlink5_tx_next_Msk   (0x100000UL)
 
#define io_link_irq_io_link_irq_msk_set_bf_align4_Pos   (19UL)
 
#define io_link_irq_io_link_irq_msk_set_bf_align4_Msk   (0x80000UL)
 
#define io_link_irq_io_link_irq_msk_set_xlink4_shift_en_Pos   (18UL)
 
#define io_link_irq_io_link_irq_msk_set_xlink4_shift_en_Msk   (0x40000UL)
 
#define io_link_irq_io_link_irq_msk_set_xlink4_rx_next_Pos   (17UL)
 
#define io_link_irq_io_link_irq_msk_set_xlink4_rx_next_Msk   (0x20000UL)
 
#define io_link_irq_io_link_irq_msk_set_xlink4_tx_next_Pos   (16UL)
 
#define io_link_irq_io_link_irq_msk_set_xlink4_tx_next_Msk   (0x10000UL)
 
#define io_link_irq_io_link_irq_msk_set_bf_align3_Pos   (15UL)
 
#define io_link_irq_io_link_irq_msk_set_bf_align3_Msk   (0x8000UL)
 
#define io_link_irq_io_link_irq_msk_set_xlink3_shift_en_Pos   (14UL)
 
#define io_link_irq_io_link_irq_msk_set_xlink3_shift_en_Msk   (0x4000UL)
 
#define io_link_irq_io_link_irq_msk_set_xlink3_rx_next_Pos   (13UL)
 
#define io_link_irq_io_link_irq_msk_set_xlink3_rx_next_Msk   (0x2000UL)
 
#define io_link_irq_io_link_irq_msk_set_xlink3_tx_next_Pos   (12UL)
 
#define io_link_irq_io_link_irq_msk_set_xlink3_tx_next_Msk   (0x1000UL)
 
#define io_link_irq_io_link_irq_msk_set_bf_align2_Pos   (11UL)
 
#define io_link_irq_io_link_irq_msk_set_bf_align2_Msk   (0x800UL)
 
#define io_link_irq_io_link_irq_msk_set_xlink2_shift_en_Pos   (10UL)
 
#define io_link_irq_io_link_irq_msk_set_xlink2_shift_en_Msk   (0x400UL)
 
#define io_link_irq_io_link_irq_msk_set_xlink2_rx_next_Pos   (9UL)
 
#define io_link_irq_io_link_irq_msk_set_xlink2_rx_next_Msk   (0x200UL)
 
#define io_link_irq_io_link_irq_msk_set_xlink2_tx_next_Pos   (8UL)
 
#define io_link_irq_io_link_irq_msk_set_xlink2_tx_next_Msk   (0x100UL)
 
#define io_link_irq_io_link_irq_msk_set_bf_align1_Pos   (7UL)
 
#define io_link_irq_io_link_irq_msk_set_bf_align1_Msk   (0x80UL)
 
#define io_link_irq_io_link_irq_msk_set_xlink1_shift_en_Pos   (6UL)
 
#define io_link_irq_io_link_irq_msk_set_xlink1_shift_en_Msk   (0x40UL)
 
#define io_link_irq_io_link_irq_msk_set_xlink1_rx_next_Pos   (5UL)
 
#define io_link_irq_io_link_irq_msk_set_xlink1_rx_next_Msk   (0x20UL)
 
#define io_link_irq_io_link_irq_msk_set_xlink1_tx_next_Pos   (4UL)
 
#define io_link_irq_io_link_irq_msk_set_xlink1_tx_next_Msk   (0x10UL)
 
#define io_link_irq_io_link_irq_msk_set_bf_align0_Pos   (3UL)
 
#define io_link_irq_io_link_irq_msk_set_bf_align0_Msk   (0x8UL)
 
#define io_link_irq_io_link_irq_msk_set_xlink0_shift_en_Pos   (2UL)
 
#define io_link_irq_io_link_irq_msk_set_xlink0_shift_en_Msk   (0x4UL)
 
#define io_link_irq_io_link_irq_msk_set_xlink0_rx_next_Pos   (1UL)
 
#define io_link_irq_io_link_irq_msk_set_xlink0_rx_next_Msk   (0x2UL)
 
#define io_link_irq_io_link_irq_msk_set_xlink0_tx_next_Pos   (0UL)
 
#define io_link_irq_io_link_irq_msk_set_xlink0_tx_next_Msk   (0x1UL)
 
#define io_link_irq_io_link_irq_msk_reset_bf_align7_Pos   (31UL)
 
#define io_link_irq_io_link_irq_msk_reset_bf_align7_Msk   (0x80000000UL)
 
#define io_link_irq_io_link_irq_msk_reset_xlink7_shift_en_Pos   (30UL)
 
#define io_link_irq_io_link_irq_msk_reset_xlink7_shift_en_Msk   (0x40000000UL)
 
#define io_link_irq_io_link_irq_msk_reset_xlink7_rx_next_Pos   (29UL)
 
#define io_link_irq_io_link_irq_msk_reset_xlink7_rx_next_Msk   (0x20000000UL)
 
#define io_link_irq_io_link_irq_msk_reset_xlink7_tx_next_Pos   (28UL)
 
#define io_link_irq_io_link_irq_msk_reset_xlink7_tx_next_Msk   (0x10000000UL)
 
#define io_link_irq_io_link_irq_msk_reset_bf_align6_Pos   (27UL)
 
#define io_link_irq_io_link_irq_msk_reset_bf_align6_Msk   (0x8000000UL)
 
#define io_link_irq_io_link_irq_msk_reset_xlink6_shift_en_Pos   (26UL)
 
#define io_link_irq_io_link_irq_msk_reset_xlink6_shift_en_Msk   (0x4000000UL)
 
#define io_link_irq_io_link_irq_msk_reset_xlink6_rx_next_Pos   (25UL)
 
#define io_link_irq_io_link_irq_msk_reset_xlink6_rx_next_Msk   (0x2000000UL)
 
#define io_link_irq_io_link_irq_msk_reset_xlink6_tx_next_Pos   (24UL)
 
#define io_link_irq_io_link_irq_msk_reset_xlink6_tx_next_Msk   (0x1000000UL)
 
#define io_link_irq_io_link_irq_msk_reset_bf_align5_Pos   (23UL)
 
#define io_link_irq_io_link_irq_msk_reset_bf_align5_Msk   (0x800000UL)
 
#define io_link_irq_io_link_irq_msk_reset_xlink5_shift_en_Pos   (22UL)
 
#define io_link_irq_io_link_irq_msk_reset_xlink5_shift_en_Msk   (0x400000UL)
 
#define io_link_irq_io_link_irq_msk_reset_xlink5_rx_next_Pos   (21UL)
 
#define io_link_irq_io_link_irq_msk_reset_xlink5_rx_next_Msk   (0x200000UL)
 
#define io_link_irq_io_link_irq_msk_reset_xlink5_tx_next_Pos   (20UL)
 
#define io_link_irq_io_link_irq_msk_reset_xlink5_tx_next_Msk   (0x100000UL)
 
#define io_link_irq_io_link_irq_msk_reset_bf_align4_Pos   (19UL)
 
#define io_link_irq_io_link_irq_msk_reset_bf_align4_Msk   (0x80000UL)
 
#define io_link_irq_io_link_irq_msk_reset_xlink4_shift_en_Pos   (18UL)
 
#define io_link_irq_io_link_irq_msk_reset_xlink4_shift_en_Msk   (0x40000UL)
 
#define io_link_irq_io_link_irq_msk_reset_xlink4_rx_next_Pos   (17UL)
 
#define io_link_irq_io_link_irq_msk_reset_xlink4_rx_next_Msk   (0x20000UL)
 
#define io_link_irq_io_link_irq_msk_reset_xlink4_tx_next_Pos   (16UL)
 
#define io_link_irq_io_link_irq_msk_reset_xlink4_tx_next_Msk   (0x10000UL)
 
#define io_link_irq_io_link_irq_msk_reset_bf_align3_Pos   (15UL)
 
#define io_link_irq_io_link_irq_msk_reset_bf_align3_Msk   (0x8000UL)
 
#define io_link_irq_io_link_irq_msk_reset_xlink3_shift_en_Pos   (14UL)
 
#define io_link_irq_io_link_irq_msk_reset_xlink3_shift_en_Msk   (0x4000UL)
 
#define io_link_irq_io_link_irq_msk_reset_xlink3_rx_next_Pos   (13UL)
 
#define io_link_irq_io_link_irq_msk_reset_xlink3_rx_next_Msk   (0x2000UL)
 
#define io_link_irq_io_link_irq_msk_reset_xlink3_tx_next_Pos   (12UL)
 
#define io_link_irq_io_link_irq_msk_reset_xlink3_tx_next_Msk   (0x1000UL)
 
#define io_link_irq_io_link_irq_msk_reset_bf_align2_Pos   (11UL)
 
#define io_link_irq_io_link_irq_msk_reset_bf_align2_Msk   (0x800UL)
 
#define io_link_irq_io_link_irq_msk_reset_xlink2_shift_en_Pos   (10UL)
 
#define io_link_irq_io_link_irq_msk_reset_xlink2_shift_en_Msk   (0x400UL)
 
#define io_link_irq_io_link_irq_msk_reset_xlink2_rx_next_Pos   (9UL)
 
#define io_link_irq_io_link_irq_msk_reset_xlink2_rx_next_Msk   (0x200UL)
 
#define io_link_irq_io_link_irq_msk_reset_xlink2_tx_next_Pos   (8UL)
 
#define io_link_irq_io_link_irq_msk_reset_xlink2_tx_next_Msk   (0x100UL)
 
#define io_link_irq_io_link_irq_msk_reset_bf_align1_Pos   (7UL)
 
#define io_link_irq_io_link_irq_msk_reset_bf_align1_Msk   (0x80UL)
 
#define io_link_irq_io_link_irq_msk_reset_xlink1_shift_en_Pos   (6UL)
 
#define io_link_irq_io_link_irq_msk_reset_xlink1_shift_en_Msk   (0x40UL)
 
#define io_link_irq_io_link_irq_msk_reset_xlink1_rx_next_Pos   (5UL)
 
#define io_link_irq_io_link_irq_msk_reset_xlink1_rx_next_Msk   (0x20UL)
 
#define io_link_irq_io_link_irq_msk_reset_xlink1_tx_next_Pos   (4UL)
 
#define io_link_irq_io_link_irq_msk_reset_xlink1_tx_next_Msk   (0x10UL)
 
#define io_link_irq_io_link_irq_msk_reset_bf_align0_Pos   (3UL)
 
#define io_link_irq_io_link_irq_msk_reset_bf_align0_Msk   (0x8UL)
 
#define io_link_irq_io_link_irq_msk_reset_xlink0_shift_en_Pos   (2UL)
 
#define io_link_irq_io_link_irq_msk_reset_xlink0_shift_en_Msk   (0x4UL)
 
#define io_link_irq_io_link_irq_msk_reset_xlink0_rx_next_Pos   (1UL)
 
#define io_link_irq_io_link_irq_msk_reset_xlink0_rx_next_Msk   (0x2UL)
 
#define io_link_irq_io_link_irq_msk_reset_xlink0_tx_next_Pos   (0UL)
 
#define io_link_irq_io_link_irq_msk_reset_xlink0_tx_next_Msk   (0x1UL)
 

Typedefs

typedef dmac_app_ch_Type dmac_app_ch_ARRAYType[1]
 

Enumerations

enum  IRQn_Type {
  Reset_IRQn = -15,
  NonMaskableInt_IRQn = -14,
  HardFault_IRQn = -13,
  MemoryManagement_IRQn = -12,
  BusFault_IRQn = -11,
  UsageFault_IRQn = -10,
  SVCall_IRQn = -5,
  DebugMonitor_IRQn = -4,
  PendSV_IRQn = -2,
  SysTick_IRQn = -1,
  timer_app0_IRQn = 1,
  timer_app1_IRQn = 2,
  timer_app2_IRQn = 3,
  timer_app_systime_s_IRQn = 4,
  wdg_app_IRQn = 5,
  dmac_app_IRQn = 6,
  mcp_app_IRQn = 7,
  uart_IRQn = 8,
  i2c_app_IRQn = 9,
  i2c_xpic_app_IRQn = 10,
  ecc_app_IRQn = 11,
  xpic_debug_app_IRQn = 12,
  wdg_xpic_app_arm_IRQn = 13,
  nfifo_arm_app_IRQn = 14,
  io_link_irq_xpic_app_IRQn = 15,
  spi0_app_IRQn = 16,
  spi1_app_IRQn = 17,
  spi2_app_IRQn = 18,
  spi_xpic_app_IRQn = 19,
  uart_app_IRQn = 20,
  uart_xpic_app_IRQn = 21,
  bod_IRQn = 22,
  clk_sup_IRQn = 23,
  sqi_IRQn = 24,
  hif_pio_arm_IRQn = 25,
  eth_IRQn = 26,
  hash_IRQn = 27,
  aes_IRQn = 28,
  mtgy_IRQn = 29,
  hif_rdy_to_IRQn = 30,
  idpm_com_host_IRQn = 31,
  hs_com_host_hsc0_IRQn = 32,
  hs_com_host_hsc1_IRQn = 33,
  hs_com_host_hsc2_IRQn = 34,
  hs_com_host_hsc3_IRQn = 35,
  hs_com_host_hsc4_IRQn = 36,
  hs_com_host_hsc5_IRQn = 37,
  hs_com_host_hsc6_IRQn = 38,
  hs_com_host_hsc7_IRQn = 39,
  hs_com_host_hsc8to15_IRQn = 40,
  endat_app0_IRQn = 41,
  endat_app1_IRQn = 42,
  biss_app0_IRQn = 43,
  biss_app1_IRQn = 44,
  madc_seq0_IRQn = 45,
  madc_seq1_IRQn = 46,
  madc_seq2_IRQn = 47,
  madc_seq3_IRQn = 48,
  mpwm_IRQn = 49,
  menc_app_irq_enc0_IRQn = 50,
  menc_app_irq_enc1_IRQn = 51,
  menc_app_irq_cap_mp_IRQn = 52,
  menc_app_irq_err_IRQn = 53,
  gpio_app0_IRQn = 54,
  gpio_app1_IRQn = 55,
  gpio_app2_IRQn = 56,
  gpio_app3_IRQn = 57,
  gpio_app4_IRQn = 58,
  gpio_app5_IRQn = 59,
  gpio_app6_IRQn = 60,
  gpio_app7_IRQn = 61,
  gpio_app_timer0_IRQn = 62,
  gpio_app_timer1_IRQn = 63,
  gpio_app_timer2_IRQn = 64,
  pio0_app_IRQn = 65,
  pio1_app_IRQn = 66,
  pio2_app_IRQn = 67,
  pio3_app_IRQn = 68,
  trigger_out_edge0_IRQn = 69,
  trigger_out_edge1_IRQn = 70,
  can_ctrl0_app_IRQn = 71,
  can_ctrl1_app_IRQn = 72,
  sqi0_app_IRQn = 73,
  sqi1_app_IRQn = 74,
  fpu_arm_app_IRQn = 77
}